JPH0356069A - 共振コンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、一石型スイッチング電源に接続され、一次側
スナバ回路を用いた共振コンバータに関する。

［従来の技術］ 従来の一石型スイッチング電源に接続され、次側スナバ
回路を用いた共振コンバータとしては、例えば第１ｌ図
に示すようなものがある。

第１１図において、１は入力電源、２は出力トランス３
の１次巻線、４は出力トランス３の２次巻線、５は出力
整流用のダイオード、６は出力平滑用のコンデンサ、７
はインバータトランジスタである。インバータトランジ
スタ７にはスナバ用ダイオード８およびスナバ用のコン
デンサ９がそれぞれ並列に接続され、これらのダイオー
ド８およびコンデンサ９がスナバ回路を構成している。

したがって、第１２図に示すように、インバータ電圧ｅ
１のピーク値ＥｌｌａｚがＥｌｍｔｘ＜２Ｅ（Ｅは電源
電圧）のとき、出力トランス３のインバータトランジス
タ７のオフ時のリセットが終了すると（Ｔｌ、参照）、
Ｅｌｍ＊ｘを初期値として、２πＦ丁での周期で正弦波
振動をしながら、インバータ電圧ｅ１が電源電圧Ｅを中
心に低下していく。この場合、インバータ電圧ｅ１のピ
ーク値Ｅｌｍｒｘが低下しはじめる出力トランス３のリ
セットが終了した時からコンデンサ９を流れる電流ｉＣ
は０からｌ次巻線２側に流れはじめ、Ｅｌｎｕｘが電源
電圧Ｅに等しくなるとき（Ｔ２、参照）、−Ｉｃｍａｗ
となり、また、ＥＩＩＩＩＩＸが最小値となるＴ３でＯ
となる。

［発明が解決しようとする課題コ しかしながら、このような従来の共振コンバータにあっ
ては、インバータ電圧ｅ１が電源電圧Ｅ一ピーク値Ｅ　
ｌ　＋ｕｘという電圧以下には低下しないため、最も低
下したとき、すなわちＥ−Ｅｌｍａ！というタイミング
でインバータトランジスタをオフからオンに切り換えて
も、インバータトランジスタには土Ｃ（Ｅ−Ｅｌ用）２
・ｆ　［Ｗ］で２ 示される損失が発生するという問題点があった。

なお、この損失はスイッチング周波数ｆに比例するため
、高周波数化を困難にしている原因の１つとなっている
。

本発明は、このような従来の問題点に鑑みてなされたも
のであってＥ１！Ｉｌ■〈２Ｅであっても、出力トラン
スがリセット終了してインバータ電圧ｅ１が低下してき
たとき、ｅ１をｅ１≦０にまで低下させてから、インバ
ータトランジスタをオフからオンに切り換えることによ
り、インバータトランジスタのオフからオン時の損失を
少なくするようにした共振コンバータを提供することを
目的としている。

［課題を解決するための手段］ 前記目的を達成するために、本発明は、スイッチング手
段の一端を出力トランスの１次巻線に他端を入力電源の
マイナス側に接続し、前記スイッチング手段にダイオー
ドおよびスナバ用のコンデンサを並列に接続した共振コ
ンバータにおいて、前記コンデンサに、スナバ用の他の
コンデンサとスイッチからなる直列回路を並列に接続し
たものである。

［作用］ 本発明においては、インバータ電圧ｅ１のピーク値Ｅ１
ｆｆｌ！ｘがＥｌｎａｘ　＜２Ｅ　（Ｅ　：電源電圧）
であっても、出力トランスがリセット終了してインバー
タ電圧ｅ１が低下してきたとき、所定のタイミングでス
イッチをオフとし、スナバ用のコンデンサのうちの一方
のコンデンサの容量に切り換えて、インバータ電圧ｅ１
をｅ１≦０とし、この期間中にスイッチング手段をオフ
からオンとすることにより、スイッチング手段のオフか
らオン時の損失をなくすことができる。

また、スナバ用のコンデンサの容量を大きくすことかで
きるので、スイッチング手段のオンからオフ時のインバ
ータ電圧の時間的変化率を小さくすることができ、スイ
ッチング手段のオンからオフ時の損失も低減することが
できる。

［実施例］ 以下、本発明の実施例を図面に基づいて説明する。

第ｌ図および第２図は本発明の第１実施例を示す図であ
る。

まず、構成を説明すると、第１図において、１１は出力
トランスであり、出力トランス１１はｌ次巻線１２、鉄
心１３および２次巻線１４を有している。２次巻線１４
には出力平滑用コンデンサ１５が並列に接続され、また
、２次巻線ｌ４には出力整流用のダイオード１６が直列
に接続されている。

１７は電源電圧Ｅを出力する入力電源であり、入力電源
１７のプラス側には１次巻線１２が接続され、この１次
巻線１２と入力電源１７のマイナス側との間にはスイッ
チング手段としてのインバータトランジスタ１８が接続
されている。

インバータトランジスタ１８には、インパータ電圧ｅ１
が負になるのを防止するためのダイオード１９およびス
ナバ用コンデンサ２０が並列に接続されている。２■は
他のスナバ用のコンデンサ２２とスイッチ２３とが直列
に接続された直列回路であり、この直列回路２１は、コ
ンデンサ２０に並列に接続されている。

なお、図中、Ｌは出力トランス１１の１次巻線１２のイ
ンダクタンスを、ｉＣはスナバ用コンデンサ２０．２２
を流れる電流を、それぞれ示す。

また、インバータトランジスタ１８としてＮ型ＭＯＳＦ
ＥＴ．またはＰ型ＭＯＳＦＥＴを使用すれば、ＭＯＳＦ
ＥＴの内蔵ダイオードで、前記ダイオード１９の代用と
することができる。

次に、第２図に基づいて動作を説明する。

第２図において、トランジスタインバータ１８がオンか
らオフになると、フライバック電圧、すなわちインバー
タ電圧ｅ１が発生し、このインバータ電圧ｅ１のピーク
値ＥｌａｕｘがＥｌｌｌｌ！！＜２Ｅ　（Ｅは電源電圧
）の時、出力トランス１２のリセットが終了すると、Ｅ
１ｆｆｉ１ｘを初期値として、Ｔ＝２π　　・　Ｃ１＋
Ｃ２　　（Ｃ１はコンデンサ２０を、Ｃ２はコンデンサ
２２を、それぞれ示す）の周期Ｔで正弦波の振動をしな
がら、インバータ電圧ｅ１が電源電圧Ｅを中心に低下し
ていく。

ここで、インバータ電圧ｅ１のピーク値Ｅ１ｌＩＸとコ
ンデンサ２０．２２を流れる電流ｉｃのピーク値Ｉｃｍ
ｘ！とは、次式■に示すような関係が成り立つので、Ｃ
１＋Ｃ２が小さくなると、ＩＣｍｉｘが同じならば、Ｅ
　ｌ　ｍａｘが等価的に大きくなしたがって、第２図の
Ｔ１の近傍のタイミング、すなわちインバータ電圧ｅ１
が電源電圧Ｅに等しくなったとき（電流Ｉｃが１次巻線
１２側へ最大に流れたとき）、スイッチ２３をオフさせ
ることでＣ１＋Ｃ２の容量をＣ１に変化させることがで
き、この場合には、２Ｅ−Ｅｌｍａｘまでしか低下でき
なかったインバータ電圧ｅ１を、ｅ１≦０にすることが
できる。この場合、インバータトランジスタ１８に並列
に接続されたダイオード１９があるので、インバータ電
圧ｅ１はダイオード１９の順方向電圧ｅ１でクランプさ
れる（第２図、参照）。

したがって、−ｅｆ　≦ｅ１≦０の期間にインバータト
ランジスタ１８をオフからオンにすることにより、イン
バータトランジスタ１８のオフからオン時の損失をなく
すことができる。

また、スナバ用のコンデンサ２０．２２の放電による損
失を気にせずにすむので、スナバ用コンデンサ２０．２
２の容量を容易に増加することができるため、インバー
タ電圧ｅ１のｄ▼／ｄｉ（ｅｌの時間的変化率）を小さ
くすることができ、インバータトランジスタ１８のオン
からオフ待の損失も低減することができる。

なお、第２図中Ｔ１は出力トランスのリセットが終了し
たとき、Ｔ２はインバータ電圧ｅ１が電源電圧Ｅになっ
たとき、Ｔ３はスイッチ２３をオフしなかったときのイ
ンバータ電圧ｅ１が最小になるとき（従来例と同じで、
図中破線で示す）をそれぞれ示す。

次に、第３図は本発明の第２実施例を示す図である。

本実施例においては、コンデンサ２２とスイッチ２３を
直列接続した直列回路２１を出力トランス１１の１次巻
線１２と並列であって、インバータトランジスタ１８に
直列に接続している。

次に、第４図は本発明の第３実施例を示す図である。

本実施例においては、第２実施例の直列回路２１に並列
にコンデンサ２０を接続している。コンデンサ２０は１
次巻線１２に並列に接続される。

次に、第５図は本発明の第４実施例を示す図である。

本実施例においては、第１実施例のコンデンサ２０を１
次巻線１２に並列でかつインバータトランジスタ１８に
直列に接続している。直列回路２１は第１実施例のよう
に、インバータトランジスタ１８に並列に接続される。

次に、第６図は本発明の第５実施例を示す図である。こ
の実施例においては、インバータトランジスタ１８、ダ
イオード１９およびコンデンサ２０の各一端を１次巻線
１２の途中にそれぞれ接続している。直列回路２１の一
端は１次巻線１２の一端に接続され、他端は、入力電源
ｌ７のマイナス側に接続されている。

第７図は、本発明の第６実施例を示す図である。

この実施例においては、直列回路２１の一端は１次巻線
１２の途中に接続され、他端は入力電源１７のマイナス
側に接続されている。

第８図は本発明の第７実施例を示す図である。

この実施例においては、出力トランス１１の１次巻線１
２とは別の１次巻線２４を設け、この１次巻線２４に直
列に回路２１を接続している。

第２実施例〜第４実施例は、コンデンサ２０とコンデン
サ２２の相対的な接続を変えたものであり、第５実施例
〜第７実施例は出力トランス１１を介してコンデンサ２
０とコンデンサ２２を接続したものである。

第２実施例〜第７実施例においては第ｌ実施例と同様な
効果を得ることができることは詳述するまでもない。

なお、シングルフォワード方式に本発明を用いるときは
、シングルフォワード方式の２次側回路を、第９図から
第１０図に変更する必要がある。

第１０図において、ＳＷ２は、Ｔ１からインバータトラ
ンジスタ１８をオンするまでの期間ダイオードＤ１をオ
フさせたままにしておくスイッチであり、半導体や可飽
和チョークが使用可能である。

また、第１実施例〜第７実施例において、出力トランス
１１を入力電源１７のマイナス側に接続し、インバータ
トランジスタ１８を入力電源１７のプラス側に接続して
も同様な効果が得られることは明らかである。

［発明の効果］ 以上説明してきたように、本発明によれば、インバータ
電圧のピーク値が電源電圧×２以下であっても、出力ト
ランスがリセット終了してインバータ電圧が低下してき
たとき、これをゼロにまで低下させてから、インバータ
トランジスタをオフからオンさせることにより、インバ
ータトランジスタのオフからオン時の損失を少なくする
ことができる。

また、スナバ用コンデンサ放電による損失を気にせずに
すむので、スナバ用コンデンサの容量を容易に増加する
ことができ、インバータトランジスタのオンからオフ時
のインバータ電圧の時間的な変化率を小さくすることが
できるので、インバータトランジスタのオンからオフ時
の損失も低減することができる。

【図面の簡単な説明】

第１図は本発明の第１実施例を示す図、第２図は波形図
、 第３図は本発明の第２実施例を示す図、第４図は本発明
の第３実施例を示す図、第５図は本発明の第４実施例を
示す図、第６図は本発明の第５実施例を示す図、第７図
は本発明の第６実施例を示す図、第８図は本発明の第７
実施例を示す図、第９図は従来の２次側回路図、 第１０図はシングルフォワード方式の２次側回路図、 第１１図は従来例を示す図、 第１２図は従来の波形図である。 図中、 １１・・・出力トランス、 １２・・・１次巻線、 １３・・・鉄心、 １４・・・２次巻線、 １５・・・出力平滑用コンデンサ、 １６・・・出力整流用ダイオード、 １７・・・入力電源、 １８・・・インバータトランジスタ （スイッチング手段） １９・・・ダイオード、 ２０・・・スナバ用コンデンサ、 ２１・・・直列回路、 ２２・・・スナバ用コンデンサ、 ２３・・・スイッチ、 ２４・・・他のｌ次巻線。 第２図 ２］ 第６図 第８図 第１２図

Claims (7)

【特許請求の範囲】
1. （１）スイッチング手段の一端を出力トランスの１次巻
   線に他端を入力電源のマイナス側に接続し、前記スイッ
   チング手段にダイオードおよびスナバ用のコンデンサを
   並列に接続した共振コンバータにおいて、前記コンデン
   サに、スナバ用の他のコンデンサとスイッチからなる直
   列回路を並列に接続したことを特徴とする共振コンバー
   タ。
2. （２）前記直列回路を前記１次巻線に並列でかつ前記ス
   イッチング手段に直列に接続したことを特徴とする前記
   請求項１記載の共振コンバータ。
3. （３）前記スナバ用のコンデンサを前記直列回路に並列
   に接続したことを特徴とする前記請求項２記載の共振コ
   ンバータ。
4. （４）前記スナバ用のコンデンサを前記１次巻線に並列
   でかつ前記スイッチング手段に直列に接続したことを特
   徴とする前記請求項１記載の共振コンバータ。
5. （５）前記スイッチング手段、前記ダイオードおよび前
   記スナバ用のコンデンサの各一端を前記１次巻線の途中
   に接続したことを特徴とする前記請求項１記載の共振コ
   ンバータ。
6. （６）前記直列回路の一端を前記１次巻線の途中に接続
   したことを特徴とする前記請求項１記載の共振コンバー
   タ。
7. （７）前記直列回路を前記１次巻線と別に設けた他の１
   次巻線に接続したことを特徴とする前記請求項１記載の
   共振コンバータ。