JPH0357016A - Printer device - Google Patents
Printer deviceInfo
- Publication number
- JPH0357016A JPH0357016A JP1193069A JP19306989A JPH0357016A JP H0357016 A JPH0357016 A JP H0357016A JP 1193069 A JP1193069 A JP 1193069A JP 19306989 A JP19306989 A JP 19306989A JP H0357016 A JPH0357016 A JP H0357016A
- Authority
- JP
- Japan
- Prior art keywords
- time
- reception
- data
- reception buffer
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 235000011511 Diospyros Nutrition 0.000 description 1
- 241000723267 Diospyros Species 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理システムにおける出力装置として使用
されるプリンタ装置に関し、特にページプリンタ装置に
関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a printer device used as an output device in an information processing system, and particularly to a page printer device.
従来この種のプリンタ装置は一定量の受信バツファを有
しているが、受信を続けるかあるいは停止するかは受信
バッファの空きエリアが全くなくなるかあるいは極少量
の予備バッファ以外の受信バッファが全くなくなるかに
より制御するのが一般的であった。Conventionally, this type of printer device has a fixed amount of reception buffer, but whether to continue or stop reception depends on whether there is no free space in the reception buffer or there is no reception buffer at all other than a very small amount of spare buffer. Generally, it was controlled by
ページプリンタで上述の受信制御を行なった場合、一旦
受信バッファが一杯になって受信を停止した後に受信が
再開されるのは1ページの印字が終了される時となる可
能性が大きく、シリアルプリンタあるいはラインプリン
タの場合と比べるとホストコンピュータに対する待ち時
間が1ページ単位に集中してしまう。シリアルプリンタ
用に作成されたホストコンピュータ上のソフトによって
はプリンタの異常監視を受信停止時間によって行うもの
があり、不用意に異常となる結果となる場合が生じる.
また、ページプリンタはその特質上1ページあるいは2
ページ以上の画像メモリを有し、例えばベクタグラフ機
能あるいは同一内容を複数枚出力するページコビー機能
のように1つのコマンドにより画像作成あるいは画像出
力に多くの時間を要するような高級機能を有するものが
多く、プリンタの異常監視を受信停止時間で行うことは
不都合である。When performing the above reception control on a page printer, once the reception buffer is full and reception is stopped, there is a high possibility that reception will be resumed only when printing of one page is finished; Alternatively, compared to the case of a line printer, the waiting time for the host computer is concentrated on a page-by-page basis. Some software on the host computer created for serial printers uses the reception stop time to monitor printer abnormalities, which may result in unexpected abnormalities.
Also, due to its characteristics, page printers print one or two pages.
It has an image memory larger than a page and has advanced functions that require a lot of time to create or output an image with a single command, such as a vector graph function or a page copy function that outputs multiple copies of the same content. In many cases, it is inconvenient to monitor printer abnormalities during the reception stop time.
(課題を解決するための手段〕
本発明のプリンタ装置は、マイクロプロセッサを中心と
して構或された制御部と実時間を計数するタイマーとを
有している。(Means for Solving the Problems) The printer device of the present invention has a control section mainly composed of a microprocessor and a timer for counting real time.
次に本発明を図面を用いて説明する。 Next, the present invention will be explained using the drawings.
第1図は本発明のブロック図で、制御部lとブノンタデ
バイス2とから構成されている。第2図は第1図の制御
部1の詳細を示すブロック図である。ホストコンピュー
タ(図示せず)からのデータはデータストローブ信号に
より受信データレジスタ3に保持記憶され、同時にフリ
ップフロツプ4がデータストローブによりセットされ、
フリップフロップ4の出力はホストコンピュータへのビ
ジー信号として出力される.実時間計数回路5はあらか
じめ定められた時間を計数すると計数終了信号を出力し
、マイクロプロセッサ6への割り込みが発生する。この
割り込みにより読み出し専用メモリ7に記憶された処理
プログラムが動作し、受信データレジスタ3に保持され
たホストコンピュータからのデータを読み出し、受信バ
ッファ8へ書き込む。このとき、受信バッファ内に蓄積
されたデータの出力完了予測時間をデータの柿類によっ
てあらかじめ定められた時間を加算し更新する辷ともに
受信バッファの空きバイト数で呂力完了予測時間を除算
し、その値を実時間計数回路5に次のデータ受信までの
時間としてセットする。FIG. 1 is a block diagram of the present invention, which is composed of a control section 1 and a Bunonta device 2. As shown in FIG. FIG. 2 is a block diagram showing details of the control section 1 shown in FIG. 1. Data from the host computer (not shown) is held and stored in the reception data register 3 by the data strobe signal, and at the same time the flip-flop 4 is set by the data strobe.
The output of flip-flop 4 is output as a busy signal to the host computer. When the real time counting circuit 5 has counted a predetermined time, it outputs a counting end signal, and an interrupt to the microprocessor 6 is generated. This interrupt causes the processing program stored in the read-only memory 7 to operate, reads data from the host computer held in the reception data register 3, and writes it to the reception buffer 8. At this time, the predicted output completion time of the data accumulated in the reception buffer is updated by adding a predetermined time according to the persimmons of the data, and the predicted output completion time is divided by the number of free bytes of the reception buffer. The value is set in the real time counting circuit 5 as the time until the next data reception.
本発明は以上のように出力完了予測時間を計数し、受信
バッファの空き状態との関係で次のデータの受信までの
時間を決定することにより、受信速度を平均化すること
ができ、ホストコンピュータのタイマー監視等で異常と
なることを避けることができるという効果がある。As described above, the present invention can average the reception speed by counting the predicted output completion time and determining the time until the next data reception in relation to the empty state of the reception buffer. This has the effect of avoiding abnormalities when monitoring timers, etc.
第1図は本発明の実施例のブロック図、第2図は第1図
の制御部の詳細を示すブロック図である。
1・・・制御部、2・・・プリンタデバイス、3・・・
受信データレジスタ、4・・・フリップフロップ、5・
・・実時間計数回路、6・・・マイクロプロセッサ、7
・・・読み出[2専用メモリ、8・・・受信バッファ。FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a block diagram showing details of the control section of FIG. 1. 1... Control unit, 2... Printer device, 3...
Reception data register, 4...Flip-flop, 5.
...Real time counting circuit, 6...Microprocessor, 7
... Read [2 dedicated memory, 8... Receive buffer.
Claims (1)
タイマーとを有し、印字待ちデータの印字完了予測時間
を受信バッファの空きバイト数で除算した結果を前記タ
イマーに計数値として設定することにより受信速度を制
御することを特徴とするプリンタ装置。It has a control unit including a microprocessor and a timer that counts real time, and the timer receives the result by dividing the predicted printing completion time of the data waiting to be printed by the number of free bytes in the reception buffer as a count value. A printer device characterized by speed control.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1193069A JPH0357016A (en) | 1989-07-25 | 1989-07-25 | Printer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1193069A JPH0357016A (en) | 1989-07-25 | 1989-07-25 | Printer device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0357016A true JPH0357016A (en) | 1991-03-12 |
Family
ID=16301690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1193069A Pending JPH0357016A (en) | 1989-07-25 | 1989-07-25 | Printer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0357016A (en) |
-
1989
- 1989-07-25 JP JP1193069A patent/JPH0357016A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3263135B2 (en) | Information processing device | |
| EP0208430B1 (en) | A method and apparatus for performing variable length data read transactions | |
| JPH01277928A (en) | Printer | |
| KR950015106A (en) | Packet Receive Interrupt Control System for Ethernet Controller | |
| JPH0357016A (en) | Printer device | |
| JPH02159615A (en) | printer device controller | |
| JP4148834B2 (en) | Data transfer apparatus, image forming apparatus, data transfer control method, computer program, and recording medium | |
| JPH02155675A (en) | printer controller | |
| JPS5829043A (en) | Printer controlling system | |
| JP3055313B2 (en) | Printer device | |
| JP2005258783A (en) | Data transfer apparatus, data transfer method, image forming apparatus, and option board | |
| JPH03208121A (en) | printer device | |
| JPH0516452A (en) | Printer | |
| JPH02186428A (en) | Recording control device | |
| JPH022170B2 (en) | ||
| JP2594611B2 (en) | DMA transfer control device | |
| SU1043618A1 (en) | Data output device | |
| JP3585052B2 (en) | Interface control device | |
| JP2590707Y2 (en) | Page printer | |
| JP2679440B2 (en) | Information processing device | |
| JP2001282705A (en) | Data transfer device, image processing device, and image forming device | |
| JPS61153770A (en) | Image processor | |
| JPH0958064A (en) | Terminal device | |
| JPH04256013A (en) | Printer control system | |
| JPH0370816B2 (en) |