JPH0357350A - Address display system for synchronizing line controller - Google Patents

Address display system for synchronizing line controller

Info

Publication number
JPH0357350A
JPH0357350A JP1193048A JP19304889A JPH0357350A JP H0357350 A JPH0357350 A JP H0357350A JP 1193048 A JP1193048 A JP 1193048A JP 19304889 A JP19304889 A JP 19304889A JP H0357350 A JPH0357350 A JP H0357350A
Authority
JP
Japan
Prior art keywords
signal
modem
synchronous
transmission
data terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1193048A
Other languages
Japanese (ja)
Inventor
Yoshiaki Igarashi
五十嵐　由明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1193048A priority Critical patent/JPH0357350A/en
Publication of JPH0357350A publication Critical patent/JPH0357350A/en
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

PURPOSE:To prevent device-down due to connection mistake by allowing a synchronizing line controller to output the content of an address switch as a transmission data signal depending on the presence of a data terminal ready signal and a transmission signal element timing signal. CONSTITUTION:With a data terminal ready signal 101 from a communication transmitter-receiver 11 set, an address output control circuit 12 sends a transmission data signal 102 from the transmitter-receiver 11 as a transmission data signal 103. When the signal 101 is reset and a transmission signal element timing 2 signal 111 from a synchronizing MODEM 20 is informed to be supplied from a clock detection circuit 14, the content of an address switch 13 as shown in figure is sent as the signal 103 by number set to the switch 13 and informed to the MODEM 20. When the connection between the synchronizing line controller 10 and the MODEM 20 is confirmed, the signal 101 is reset to set the power supply of the MODEM 20 from OFF to ON state. Thus, the connection confirmation between the synchronizing line controller 10 and the MODEM 20 is facilitated by observing the lamp display or the like in the controller 20.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、同期式回線制御装置のアドレス表示方式に関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an address display method for a synchronous line control device.

〔従来の技術〕[Conventional technology]

従来、回線数の多いシステムのシステム構築を行う場合
、同期式回線制御装置と、同期式変復調装置及びこれら
に接続するケーブルが多くなり接続ミス及び接続忘れ等
によるシステムダウンによる調査に貴重な時間が費やさ
れ、また接続の妥当性の確認にも貴重な時間が費やされ
ていた。Conventionally, when constructing a system with a large number of lines, the number of synchronous line control devices, synchronous modem modulators, and cables connected to these devices increases, and valuable time is lost in investigating system failures due to connection errors or forgotten connections. valuable time was also wasted checking the validity of the connection.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述したように接続ミス等によるシステムダウンが発生
すると、調査に貴重な時間が費やされ、また接続の妥当
性の確認にも貴重な時間が費やされるという欠点があっ
た６ 〔課題を解決するための手段〕 本発明の同期式回線制御装置のアドレス表示方式の構成
は、同期式変復調装置と、ケーブルを介して接続される
同期式回線制御装置において、同期式回線制御装置に、
アドレススイッチ手段と、前記同期式変復調装置からの
送信信号エレメントタイミング２　（ＳＴ２）信号が供
給されているかどうかを検出するクロツク検出手段と、
前記同期式変復調装置へのデータ端末レディ（ＥＲ）信
号及び前記クロック検出手段により前記アドレススイッ
チ手段の内容を前記同期式変復調装置への送信データ（
ＳＤ）信号へ出力制御するアドレス出力制御手段を設け
、前記データ端末レディ（ＥＲ）信号がオン状態の時は
前記送信データ（ＳＤ）信号へは通常の転送モードのデ
ータを出力し、前記データ端末レディ（ＥＲ）信号がオ
フ状態でかつ前記クロック検出手段が前記同期式変復調
装置からの送信信号エレメントタイミング２（ＳＴ２）
信号が供給されていることを検出している時は、前記送
信データ（ＳＤ）信号へは前記アドレススイッチ手段の
内容を出力することを特徴とする。As mentioned above, when a system failure occurs due to a connection error, valuable time is wasted on investigation, and valuable time is also wasted on confirming the validity of the connection.6 [Solving the Problem] [Means for] The structure of the address display method of the synchronous line control device of the present invention is such that, in the synchronous line control device connected to the synchronous modem and demodulator via a cable, the synchronous line control device has the following features:
an address switch means, and a clock detection means for detecting whether or not a transmission signal element timing 2 (ST2) signal is supplied from the synchronous modulation/demodulation device;
The data terminal ready (ER) signal to the synchronous modem and the clock detection means convert the contents of the address switch means to the data to be transmitted to the synchronous modem.
An address output control means is provided for controlling output to the data terminal ready (ER) signal, and when the data terminal ready (ER) signal is in an on state, data in a normal transfer mode is output to the transmission data (SD) signal, and the data terminal When the ready (ER) signal is in the OFF state and the clock detection means detects the transmission signal element timing 2 (ST2) from the synchronous modulation/demodulation device.
When it is detected that the signal is being supplied, the content of the address switch means is output to the transmission data (SD) signal.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する． 第１図は本発明の一実施例のブロック図、第２図は第１
図のタイムチャートを示している。Next, the present invention will be explained with reference to the drawings. FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a block diagram of an embodiment of the present invention.
The time chart shown in the figure is shown.

同期式変復調装置２０からの送信信号エレメントタイミ
ング２　（ＳＴ２）信号１１１は、クロック検出回路１
４に供給されている。また、通信用送受器ｌ１からのデ
ータ端末レディ（ＥＲ）信号１０１及びクロック検出回
路１４の出力は、アドレス出力制御回路１２に供給され
ている。The transmission signal element timing 2 (ST2) signal 111 from the synchronous modem 20 is transmitted from the clock detection circuit 1
4 is supplied. Further, a data terminal ready (ER) signal 101 from the communication handset l1 and the output of the clock detection circuit 14 are supplied to the address output control circuit 12.

アドレス出力制御回路１２は、通信用送受器１１からの
データ端末レディ（ＥＲ）信号１０１がオン状態の時は
、通信用送受器１１からの送信データ（ＳＤ）信号１０
２を送信データ（ＳＤ）信号１０３に送出し、またデー
タ端末レディ（ＥＲ）信号１０１がオフ状態で、かつ、
クロック検出回路１４から、同期式変復調装置２０から
の送信信号エレメントタイミング２　（ＳＴ２）信号１
１１が供給されていると通知された時は、アドレススイ
ッチ１３の内容を第２図に示すように、アドレススイッ
チ１３に設定された数だけのクロックを送信データ（Ｓ
Ｄ）信号１０３に送出し、同期式変復調装置２０に通知
するようになっている． 同期式回線制御装置１０と同期式変復調装置２０の接続
を確認する時は、データ端末レディ（ＥＲ）信号１０１
をオフ状７！３（オフライン状態）にし、かつ同期式変
復調装置２０の電源をオフ状態からオン状態にする． そうすることにより、クロック検出回路１４はクロック
を検出し、アドレス出力制御回路ｌ２は、送信データ（
ＳＤ）信号１０３にアドレス”スイッチ１３の内容を送
出するので、同期式変復調装置２０のランプ表示等を見
ていれば、アドレススイッチ１３の内容を読み取ること
ができるので、個々同期式回線制御装置１０のアドレス
スイッチ１３にユニークな値をセットしておけば、同期
式回線制御装置１０と同期式変復調装置２０の接続確認
が容易にできる． また、同期式回線制御装１１０が、オンラインでデータ
を転送する時は、データ端末レディ（ＥＲ）信号１０１
がオン状態になるため、送信データ（ＳＤ）信号１０３
には、通信用送受器１１の送信データ（ＳＤ）信号１０
２が供給されるので通常のデータ転送ができる。When the data terminal ready (ER) signal 101 from the communication handset 11 is on, the address output control circuit 12 outputs a transmission data (SD) signal 10 from the communication handset 11.
2 to the send data (SD) signal 103, and the data terminal ready (ER) signal 101 is in the off state, and
Transmission signal element timing 2 (ST2) signal 1 from the clock detection circuit 14 and from the synchronous modem 20
11 is being supplied, the contents of the address switch 13 are as shown in FIG.
D) The signal is sent to the signal 103 and the synchronous modem 20 is notified. When checking the connection between the synchronous line control device 10 and the synchronous modem 20, use the data terminal ready (ER) signal 101.
is turned off 7!3 (offline state), and the power of the synchronous modem 20 is turned on from the off state. By doing so, the clock detection circuit 14 detects the clock, and the address output control circuit l2 detects the transmission data (
Since the contents of the address switch 13 are sent to the SD) signal 103, the contents of the address switch 13 can be read by looking at the lamp display of the synchronous modem 20. By setting a unique value to the address switch 13 of the synchronous line controller 10, it is possible to easily confirm the connection between the synchronous line controller 10 and the synchronous modem 20. Also, the synchronous line controller 110 can transfer data online. When the data terminal ready (ER) signal 101
is on, the transmission data (SD) signal 103
The transmission data (SD) signal 10 of the communication handset 11 is
2 is supplied, normal data transfer is possible.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、データ端末レディ（ＥＲ
）信号及び同期式変復調装置からの送信信号エレメント
タイミング２　（Ｓ７２＞信号の有無により、同期式回
線制御装置がアドレススイッチの内容を送信データ（Ｓ
Ｄ）信号に出力できるようにすることにより、ケーブル
の接続ミスによるシステムダウンが防げ、かつ接続の妥
当性の千二ックが容易になり、その調査に費やされる時
間がなくせるという効果がある。As explained above, the present invention provides data terminal ready (ER)
) signal and transmission signal element timing 2 from the synchronous modulator/demodulator
D) By making it possible to output signals, system failures due to cable connection errors can be prevented, and the validity of connections can be easily checked, eliminating the time wasted in investigating them. .

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例のブロック図、第２図は第１
図のタイムチャートを示している。 １・・・通信制御装置、１０・・・同期式回線制御装置
、１１・・・通信用送受器、１２・・・アドレス出力制
御回路、１３・・・アドレススイッチ、１４・・・クロ
ツク検出回路、１００・・・出力インタフェース群（同
期式回線制御装置→同期式変復調装置＞、１０１・・デ
ータ端末レディ（ＥＲ）信号、１０２・・・送信データ
（ＳＤ）信号、１０Ｂ・・・送信データ（ＳＤ）信号、
１１０・・・入力インタフェース群（同期式変復調装置
→同期式回線制御装置）、１１１・・・送信信号エレメ
ントタイミング２（ＳＴ２）信号、２００・・・出力イ
ンタフェース群（同期式回線制御装置一同期式変復調装
置）、２０１・・・データ端末レディ（ＥＲ）信号、２
０２・・・送信データ（ＳＤ）信号、２１０・・・入力
インタフェース群（同期式変復調装置→同期式回線制御
装置、つ １ １ ・・送信信号エレメントタイ ミング２ （ＳＴ ２ ） 信号。FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a block diagram of an embodiment of the present invention.
The time chart shown in the figure is shown. DESCRIPTION OF SYMBOLS 1... Communication control device, 10... Synchronous line control device, 11... Communication handset, 12... Address output control circuit, 13... Address switch, 14... Clock detection circuit , 100... Output interface group (synchronous line controller → synchronous modem>, 101... data terminal ready (ER) signal, 102... transmission data (SD) signal, 10B... transmission data ( SD) signal,
110... Input interface group (synchronous modem -> synchronous line control device), 111... Transmission signal element timing 2 (ST2) signal, 200... Output interface group (synchronous line control device - synchronous line control device) modem), 201...data terminal ready (ER) signal, 2
02... Transmission data (SD) signal, 210... Input interface group (synchronous modem->synchronous line control device, 1 1... Transmission signal element timing 2 (ST2) signal.

Claims (1)

【特許請求の範囲】[Claims] 同期式変復調装置と、ケーブルを介して接続される同期
式回線制御装置において、同期式回線制御装置に、アド
レススイッチ手段と、前記同期式変復調装置からの送信
信号エレメントタイミング２（ＳＴ２）信号が供給され
ているかどうかを検出するクロック検出手段と、前記同
期式変復調装置へのデータ端末レディ（ＥＲ）信号及び
前記クロック検出手段により前記アドレススイッチ手段
の内容を前記同期式変復調装置への送信データ（ＳＤ）
信号へ出力制御するアドレス出力制御手段を設け、前記
データ端末レディ（ＥＲ）信号がオン状態の時は前記送
信データ（ＳＤ）信号へは通常の転送モードのデータを
出力し、前記データ端末レディ（ＥＲ）信号がオフ状態
でかつ前記クロック検出手段が前記同期式変復調装置か
らの送信信号エレメントタイミング２（ＳＴ２）信号が
供給されていることを検出している時は、前記送信デー
タ（ＳＤ）信号へは前記アドレススイッチ手段の内容を
出力することを特徴とする同期式回線制御装置のアドレ
ス表示方式。In a synchronous line control device connected to a synchronous modem via a cable, an address switch means and a transmission signal element timing 2 (ST2) signal from the synchronous modem are supplied to the synchronous line control device. a data terminal ready (ER) signal to the synchronous modem and a data terminal ready (ER) signal to the synchronous modem. )
Address output control means is provided to control output to the data terminal ready (ER) signal, and when the data terminal ready (ER) signal is on, normal transfer mode data is output to the transmission data (SD) signal, and the data terminal ready (ER) signal is outputted to the data terminal ready (ER) signal. When the ER) signal is in the OFF state and the clock detection means detects that the transmission signal element timing 2 (ST2) signal from the synchronous modem is being supplied, the transmission data (SD) signal An address display method for a synchronous line control device, characterized in that the contents of the address switch means are output to the address switch means.
JP1193048A 1989-07-25 1989-07-25 Address display system for synchronizing line controller Pending JPH0357350A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1193048A JPH0357350A (en) 1989-07-25 1989-07-25 Address display system for synchronizing line controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1193048A JPH0357350A (en) 1989-07-25 1989-07-25 Address display system for synchronizing line controller

Publications (1)

Publication Number Publication Date
JPH0357350A true JPH0357350A (en) 1991-03-12

Family

ID=16301314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1193048A Pending JPH0357350A (en) 1989-07-25 1989-07-25 Address display system for synchronizing line controller

Country Status (1)

Country Link
JP (1) JPH0357350A (en)

Similar Documents

Publication Publication Date Title
JPH0469466B2 (en)
US5184121A (en) Field sensor communication method and system
JPH0357350A (en) Address display system for synchronizing line controller
JPS61295738A (en) transmission control device
JP2792357B2 (en) Remote monitoring and control device
JPH02288644A (en) Modulator-demodulator
JPH11175874A (en) Instrumentation interface and network system for using the same
JPH0795734B2 (en) Circuit for polling communication
JPS6259435A (en) Data transfer supervisory equipment
JPS6269753A (en) Communication control unit
JPS63258139A (en) Line controller
JPS6175651A (en) modem
JPS6318846A (en) Communication control device
JP3392428B2 (en) ISDN data communication device
JPH0357351A (en) Line controller
KR100225043B1 (en) Multiple serial communication method and serial communication device using interrupt
SU955167A1 (en) Device for data checking and transmission
JPH01283700A (en) Communicating method for field instrument
JPH02148931A (en) Automatic data communication system
JPS60254846A (en) Circuit switching system of cdt device
JPH0294945A (en) Address display system for modem
JPH02237242A (en) Data line terminating equipment
JPH0535624B2 (en)
JPS61166660A (en) Input and output system
KR20000051365A (en) Method and apparatus for controlling supervisory