JPH0358032A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野本発明は薄膜トランジスタ（以
下ＴＰＴと略す）の製造方法に関し、特に背面露光を利
用した工程数の少ないＴＰＴの製造方法もこ関する。

（ロ）従来の技術 第５図に一般的なＴＰＴの断面図を示す。このＴＰＴ作
製に際しては、ゲート電極（Ａ）、ゲート絶縁膜（Ｂ）
、半導体膜（Ｃ）、表示電極（Ｄ）、ソース・ドレイン
電極（Ｅ）をそれぞれパター二冫グする。

この中でゲート絶縁膜はメタルマスク等で加工でき、フ
ォトマスクを必ずしも必要としない。

そこで、ＴＰＴ製造には最低４回のマスク工程が必要で
ある。

一方、ＴＰＴは成嘆工程、フ才トリソ工程、エッチング
工程の３工程の繰り返しで製造される．（ハ）発明が解
決しようとする課題 ＴＰＴの製造時のスループットを決めるのは高梼度位置
合わせを必要とするマスクアライナーを使用した露光工
程である。

従ってＴＰＴの製造工程で使用するフォトマスク枚数を
減少する事は製造におけるスループット（歩留り）を増
加することになり、製造コストの低減となる。

現状の装置能力では例えば４枚のフォトマスクで製造し
たＴＰＴを３枚のフォトマスクで製造すると、スループ
ットは４／３倍となると言っても過言ではない。

（二）課題を解決するための手段 本発明では、フォトマスク使用枚数を減らすためにセル
ファライメント露光を使用した。

すなわち、■背面露光により、自己整合的に半導体膜を
ゲート電極と同形状のパターンに形成する、■リフトオ
フにより自己整合的にゲート電極上から透明導電膜を除
去する、（ゲート電極と反転パターンの透明導電膜を形
成する。）■７才トマスクを使用して、透明導電膜と半
導体膜に連続的に再度エッチングを施し、所定のパター
ンを形成する。

従って本プロセスでは半導体膜と透明電極のパターンを
セノレ７アライメント１工程とフォトマスクｌ工程で形
成する。

（ホ）作用 従来は半導体膜と透明導電膜の微細加工に際しフォトマ
スク工程が２工程必要であったのに対し、本プロセスで
はフォトマスク工程が１工程減少する。

また、セルファライメント工程が１工程増加するが、高
精度位置決め機構の必要のない安価な露光装置で対応で
き、スループット低減要因とならず、むしろセル７アラ
イメントのため、高横度パターンが形威されるという作
用がある。

（へ）実施例 第３図は本発明の製造方法１；より作戊されたＴＰＴの
平面図、第４図は第３図のＡ−Ａ“線上での断面図であ
る。

第１図、第２図はそれぞれ本発明の製造方法の工程順の
平面図と断面図である。

以下、第１図と第２図を用いて本発明の製造方法を詳述
する。

（実施例１） １）ガラス基板上に第１のフォトマスクにより第１の金
属（１）からなるゲート配線及びゲート電極を形成する
。（第１図（ａ）、第２図（ａ）参照） ２）ゲート絶縁暎及び半導体膜を堆積し、背面露光によ
りゲート電極とほぼ同形状のレジスト（２）を形成する
。（第２図（ｂ）参照）３）半導体ｌｌ！（３）をエッ
チングする。この時、半導体膜はサイドエッチングによ
りゲート電極より小さなパターンに形成される。（第１
図（ｂ）、第２図（ｃ）参照） ４）レジスト　（２）を残したまま全面に透明導電膜を
堆積する。（第２図（ｄ）参照） ５）ゲート電極上の透明導電膜（５）をリフトオフする
。（第１図（Ｃ）、第２図（．ｅ）参照）６）第２のフ
ォトマスクによりレジスト（２）を形成し（第１図（ｄ
）参照）、該レジストをマククに透明導電膜と半導体膜
を連続的にエッチングする。（第１図（ｅ）、第２図（
ｇ）参照）７冫第２の金属を堆積し、第３のフォトマス
クでソース・ドレイン電極、ドレイン配線（９）を形成
する。（第１図（ｆ）、第２図（ｈ）参照）以上１）〜
７）までの工程では７才トマスクを使用する枚数として
、■）ゲート電極（第１の金属）、＋！）半導体膜、透
明導電膜による表示電極、ドレインーソース電極、［１
１　）　ドレイン配線（第２の＊ＩＩ）の３枚でＴＰＴ
が形成できる。

また、本プロセスでは、ゲート電極（１）上の半導体暎
（３）がゲー１・電極より小さいので基板側からの光の
影響をＴＰＴが受けにくく、リーク電流の極めて少ない
ＴＰＴをつくることができる。

第６工程で第２−ｊ！属を透明電極と隣接ゲート配線上
に島状に残すことで、補助容量電極（１ｌ）が形成でき
る。（第１図（ｇ）参照） また、半導体膜は第２金属とコンタクトするため、ドレ
イン電極（６）には透明導電膜を必ずしも残す必要はな
い。

（ト）発明の効果 本発明の製造方法は従来工程より１枚少ない、３枚の７
才ｌ・マスク工程でＴＰＴが作製でき、スルーブットの
向上及び製造コストの低減がはかれる利点がある。

【図面の簡単な説明】

第１図は本発明の製造方法によるＴＦＴｃｒ）製造工程
順の平面図、第２図は本発明の製造方法によるＴＰＴの
製造工程順の断面図、第３図は本発明の製造方法により
作或されたＴＰＴの平面図、第４図は第３図のＡ−Ａ’
　線上での断面図、第５図は従来の製造方法により作戊
されたＴＰＴの断面図である。 （１）・・・第１の金属、（２）・・・レジスト、（３
）・・・半導体嘆、（４）・・・ゲート絶縁膜、（５）
・・・透明導電膜、　（６）・・・ドレイン電極、（７
）・・・ソース電極、（８）・・・表示電極、（９）・
・・第２の金属、（１０）・・・不純物半導体膜、（１
ｌ）・・・補助容量電極、（Ａ）・・・ゲート電極、（
Ｂ）・・・ゲート絶縁膜、（Ｃ）・・・半導体膜、（Ｄ
）・・・表示電極、　（Ｅ）・・・ソース・ドレイン電
極。

Claims (3)

【特許請求の範囲】
1. （１）透明絶縁性基板上に不透明な第１の金属を堆積し
   、第１のフォトマスクでゲート電極とゲート配線を作る
   第１工程、透明なゲート絶縁膜と半導体膜を堆積する第
   ２工程、背面露光により第１の金属と同形状のレジスト
   を形成し、半導体膜をエッチングする第３工程、該レジ
   ストを残したまま透明導電膜を全面に堆積し、該レジス
   トをリフトオフ用マスクとして、第１の金属と反転形状
   に透明導電膜をパターニングする第４工程、第２のフォ
   トマスクを使用して透明導電膜と半導体膜を連続的にエ
   ッチングし、透明電極により表示電極を形成し、半導体
   膜を島化する第５工程、第２の金属を堆積し、第３のフ
   ォトマスクでソース・ドレイン電極、ドレイン配線を形
   成する第６工程から成ることを特徴とした薄膜トランジ
   スタの製造方法。
2. （２）第６工程で第２の金属を透明電極と隣接ゲート配
   線上に島状に形成し、補助容量電極を作ることを特徴と
   した特許請求第１項記載の薄膜トランジスタの製造方法
   。
3. （３）半導体膜と第２金属膜の間にはシリコンを主成分
   とし、ドナーまたはアクセプタとなる不純物を含む非晶
   質半導体膜が介在していることを特徴とした特許請求第
   １項記載の薄膜トランジスタの製造方法。