JPH035942A - Control id erasing device - Google Patents
Control id erasing deviceInfo
- Publication number
- JPH035942A JPH035942A JP1141713A JP14171389A JPH035942A JP H035942 A JPH035942 A JP H035942A JP 1141713 A JP1141713 A JP 1141713A JP 14171389 A JP14171389 A JP 14171389A JP H035942 A JPH035942 A JP H035942A
- Authority
- JP
- Japan
- Prior art keywords
- control
- data
- heads
- head
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、デジタルオーディオ−テープレコーダー(以
下、DATと称す)における、コントロールIDの消去
に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to the erasure of control IDs in digital audio-tape recorders (hereinafter referred to as DATs).
従来の技術
第7図はDATのトラック内に記録される信号の種類を
示したものである。59はPCMエリアであり、ここに
は変調された音楽信号等が記録される。60はATFエ
リアであり、ヘッドがテープ上のトラックを正しくトレ
ースするためのサーボ制御信号等が記録される。61は
サブコードエリアであり、ここにはコントロールI D
、 プログラムナンバー、タイムコード等が記録され
る。コントロールIDには、曲の頭であることを示すス
タートID、 再生中に検出されると次のスタートI
Dまでの早送り□を促すスキップI D、 プログラ
ムナンバーの有効性を示すプライオリティID等がある
。BACKGROUND OF THE INVENTION FIG. 7 shows the types of signals recorded in a DAT track. 59 is a PCM area, in which modulated music signals and the like are recorded. Reference numeral 60 denotes an ATF area, in which servo control signals and the like for the head to correctly trace tracks on the tape are recorded. 61 is a subcode area, where the control ID
, program number, time code, etc. are recorded. The control ID includes the start ID that indicates the beginning of the song, and the next start ID when detected during playback.
There is a skip ID that prompts you to fast forward to D, a priority ID that indicates the validity of the program number, etc.
DATでは単なる再生、記録以外に、既に記録されたテ
ープに対してサブコードエリアのみを書き換えることが
できる。これをサブコードアフレコという。With DAT, in addition to simple playback and recording, it is also possible to rewrite only the subcode area on an already recorded tape. This is called subcode dubbing.
第5図に従来の一般的なりATのブロック図を示す。シ
リンダー33にはAヘッド35.Bへ、ソド36の2つ
のヘッドが180度間隔で取り付けられており、テープ
はガイドボスト34によりシリンダー33に約90度巻
き付けられる。FIG. 5 shows a block diagram of a conventional general AT. The cylinder 33 has an A head 35. To B, two heads of the rod 36 are attached at 180 degrees apart, and the tape is wound around the cylinder 33 by about 90 degrees by the guide post 34.
再生を行う場合、信号処理回路40を再生モードに設定
する七信号処理回路40はスイッチ37を駆動し再生ア
ンプ38を選択する。信号処理回路40は再生信号を復
調、エラー訂正し、サブコードは信号処理回路40内部
のメモリに蓄えられる。データ読み取り手段42は信号
処理回路40にアクセスし前記サブコードを読み取る。When performing reproduction, the signal processing circuit 40 which sets the signal processing circuit 40 to the reproduction mode drives the switch 37 and selects the reproduction amplifier 38. The signal processing circuit 40 demodulates the reproduced signal and corrects errors, and the subcode is stored in a memory inside the signal processing circuit 40. The data reading means 42 accesses the signal processing circuit 40 and reads the subcode.
判別手段44は前記サブコードのコントロールIDの状
態の判別を行う。制御回路46はマイクロコンピュータ
により構成され、判別手段44の判別結果により第6図
のステップ51に示すような制御を行う。The determining means 44 determines the state of the control ID of the subcode. The control circuit 46 is constituted by a microcomputer, and performs control as shown in step 51 in FIG. 6 based on the determination result of the determination means 44.
記録を行う場合、信号処理回路40を記録モードに設定
すると信号処理回路40はスイッチ37を駆動し記録ア
ンプ39を選択する。この時データ設定手段43により
信号処理回路40に記録したいサブコードを設定してお
けば希望どおりのサブコードが記録される。信号処理回
路40のモード設定は制御回路46が行う。When recording, when the signal processing circuit 40 is set to the recording mode, the signal processing circuit 40 drives the switch 37 and selects the recording amplifier 39. At this time, if the data setting means 43 sets the subcode to be recorded in the signal processing circuit 40, the desired subcode will be recorded. The mode setting of the signal processing circuit 40 is performed by the control circuit 46.
信号処理回路40をサブコードアフレコモードに設定す
ると、Aヘッド35.Bヘッド36がサブコードエリア
をトレースしているときには記録、それ以外のときには
再生の処理を行う。When the signal processing circuit 40 is set to subcode dubbing mode, the A head 35. When the B head 36 is tracing the subcode area, recording is performed, and at other times, reproduction is performed.
フレーム認識信号発生器41はDATの通常速度走行時
の1フレームの周期に等しい30m5ec。The frame recognition signal generator 41 has a period of 30 m5ec, which is equal to the period of one frame when the DAT is running at normal speed.
周期の矩形波を出力する。カウンタ45はフレーム認識
信号の立ち上がりエツジを計数する。メモリ47は判別
手段44による判別後にカウンタ45の計数値を記憶す
る。比較手段48はカウンタ45の計数値とメモリ47
に記憶されているカウンタ45の計数値を比較する。制
御回路46は比較手段48からの出力に応じて第6図の
ステップ55に示すような制御を行う。Outputs a periodic square wave. Counter 45 counts rising edges of the frame recognition signal. The memory 47 stores the count value of the counter 45 after the discrimination by the discrimination means 44. The comparison means 48 compares the counted value of the counter 45 and the memory 47.
The count value of the counter 45 stored in the 45 is compared. The control circuit 46 performs control as shown in step 55 in FIG. 6 in response to the output from the comparison means 48.
このような構成のDATでスタートIDの消去を行なう
場合について、図を参I!(l Lながら説明する。第
4図はスタートIDの記録されているテープを示す図で
あり、32はスタートIDの記録されている部分を示す
。30は前記スター)IDの記録開始位置であり、31
は前記スター)IDの記録終了位置である。29はスタ
ートID32の記録開始位置30の数フレーム手前のフ
レームを示す。Please refer to the figure I! when deleting the start ID in a DAT with such a configuration. (This will be explained while referring to L.) Fig. 4 is a diagram showing a tape on which the start ID is recorded, and 32 indicates the part where the start ID is recorded. 30 is the recording start position of the star ID. , 31
is the recording end position of the star ID. 29 indicates a frame several frames before the recording start position 30 of the start ID 32.
いまAヘッド35.Bヘッド36は29で示されるフレ
ーム上にあるとする。Now A head 35. It is assumed that the B head 36 is on the frame indicated by 29.
第6図は上記のような条件のときスタートID32の消
去を行う際の制御回路46のアルゴリズムを示すもので
ある。FIG. 6 shows an algorithm of the control circuit 46 when erasing the start ID 32 under the above conditions.
まず、ステップ49において信号処理回路40を再生モ
ードに設定すると再生が開始される。次にステップ50
に進み、データ読み取り手段42により信号処理回路4
0の再生サブコードデータを読み、次にステップ51に
進み判別手段44によりステップ50で読んだサブコー
ドデータのスタートIDの状態を判別する。スター)I
Dがオフならステップ50に戻り、オンならステップ5
2に進む。ステップ52に進む時点で両ヘッド35゜3
6はスタートID32の記録開始位置30を通過したこ
とになる。ステップ52でデータ設定手段43により信
号処理回路40にスタートIDをオフにしたサブコード
データを設定する。次にステップ53に進み信号処理回
路40をサブコードアフレコモードに設定することでス
ター)ID32の消去が開始される。First, in step 49, the signal processing circuit 40 is set to playback mode, and playback is started. Next step 50
Then, the signal processing circuit 4 is read by the data reading means 42.
The reproduced subcode data of 0 is read, and then the process proceeds to step 51, where the determining means 44 determines the state of the start ID of the subcode data read in step 50. Star) I
If D is off, return to step 50, if on, go to step 5
Proceed to step 2. Both heads are 35°3 when proceeding to step 52.
6 has passed through the recording start position 30 of the start ID 32. In step 52, the data setting means 43 sets subcode data with the start ID turned off in the signal processing circuit 40. Next, proceeding to step 53, the signal processing circuit 40 is set to the subcode dubbing mode, and erasing of the star ID 32 is started.
DATのフォーマットによればスタートIDは約9秒記
録することが望ましいとされている。実際に市販されて
いるDATでもスタートIDは約9秒間記録される。従
って、9秒以上スタートIDの消去を続ければ大体のス
ター1−IDは消去される。以降のステップは9秒間を
′A−1定するためのものである。ステップ54におい
てカウンタ45の計数値をメモリ47に記憶する。次に
ステップ55に進み比較手段48によりカウンタ45の
計数値とステップ54においてメモリ47に記憶したカ
ウンタ45の計数値を比較する。両者の差が300未溝
の場合はステップ55を繰り返す。300以上の場合は
ステップ56に進む。カウンタ45の計数値は30m5
ec、毎に加算されるのでステップ56に進む時点でス
タートより32の消去は9秒間継続されたことになる。According to the DAT format, it is desirable to record the start ID for about 9 seconds. Even with DATs that are actually commercially available, the start ID is recorded for about 9 seconds. Therefore, if you continue to erase the start ID for more than 9 seconds, most of the star 1-IDs will be erased. The subsequent steps are for determining 9 seconds as 'A-1'. In step 54, the count value of the counter 45 is stored in the memory 47. Next, proceeding to step 55, the comparison means 48 compares the counted value of the counter 45 with the counted value of the counter 45 stored in the memory 47 in step 54. If the difference between the two is less than 300 grooves, step 55 is repeated. If it is 300 or more, proceed to step 56. The count value of counter 45 is 30m5
Since it is added every ec, when the process proceeds to step 56, the erasure of 32 has continued for 9 seconds since the start.
ステップ56において信号処理回路40を再生モードに
設定しスター) I D32の消去を終了する。In step 56, the signal processing circuit 40 is set to the reproduction mode, and erasing of the star ID 32 is completed.
発明が解決しようとする課題
ステップ51に進んだ時点での両ヘッド35゜36の位
置とスタートIDの消去が開始されるタイミングについ
て考えてみる。例えばAヘッド35が前半のサブコード
エリアをトレースし終えた瞬間だとする。この時点でス
ター)IDの消去を開始すると、少なくともトレースし
終えた前半のサブコードエリアに記録されているスター
トIDは消去し残されることになる。Problems to be Solved by the Invention Let us consider the positions of both heads 35 and 36 at the time when the process advances to step 51 and the timing at which erasing of the start ID is started. For example, assume that this is the moment when the A head 35 finishes tracing the first half of the subcode area. If erasing of the star ID is started at this point, at least the start ID recorded in the first half subcode area that has been traced will be erased and left.
また、同一フレーム内に異なったサブコードが存在する
ことは望ましくないのでサブコードの記録はフレーム単
位で行なうのが一般的である。その一般則に従えばスタ
ートID32の消去を開始できるのは早くともスター1
−ID32の記録開始位置30の1フレーム後からとな
り、第6図に示すアルゴリズムによってスタートIDの
消去を行なうと、1フレ一ム以上のスタートIDの消し
残りが生ずるという問題あった。Furthermore, since it is undesirable for different subcodes to exist within the same frame, subcodes are generally recorded in units of frames. If you follow that general rule, you can start erasing start ID 32 at the earliest.
- One frame after the recording start position 30 of ID 32, and when the start ID is erased using the algorithm shown in FIG. 6, there is a problem that more than one frame of the start ID remains unerased.
またスタートID?li去終了のタイミングについて、
両ヘッド35.36がスタートID32の記録終了位置
31を通過した時点でスタートIDの消去を終了すれば
十分であるが、従来のDATではサブコードアフレコ中
にサブコードデータを読むことは不可能であり、スター
トID32の記録終了位置31を両ヘッド35.38が
通過したことを認識するのは困難である。したがって従
来例では一律的に9秒間スタート■Dの消去を行なうの
であるが、この場合スタートID32が4秒間しか記録
されていない時には5秒間は無駄な消去を行なうことに
なり、逆に9秒間以上記録されている時には完全に消去
できないという問題があった。Start ID again? Regarding the timing of the end of li leave,
It is sufficient to finish erasing the start ID when both heads 35 and 36 pass the recording end position 31 of the start ID 32, but with conventional DATs, it is impossible to read subcode data during subcode dubbing. Therefore, it is difficult to recognize that both heads 35 and 38 have passed the recording end position 31 of the start ID 32. Therefore, in the conventional example, start ID 32 is erased uniformly for 9 seconds, but in this case, if start ID 32 is recorded for only 4 seconds, 5 seconds are wasted and erased, and conversely, for 9 seconds or more There was a problem in that while it was being recorded, it could not be completely erased.
本発明はこのように従来のDATの問題点に鑑みてなさ
れたものでコントロールIDを効率的に消去できる装置
を提供することにある。The present invention has been made in view of the problems of conventional DATs, and it is an object of the present invention to provide a device that can efficiently erase control IDs.
課題を解決するための手段
本発明のコントロールID消去装置は、デジタルオーデ
ィオテープレコーダのコントロールID消去装置であっ
て、2つの先行ヘッドと2つの後行ヘッドを含む記録再
生磁気ヘッドを持ったシリンダーと、前記シリンダーの
先行ヘッド及び後行ヘッドにそれぞれ接続される第1.
第2の信号処理回路と、前記第1の信号処理回路から再
生される再生サブコードデータを読み取るデータ読み取
り手段と、前記データ読み取り手段による再生サブコー
ドデータのうちコントロールIDの状態を判別する判別
手段と、前記テープレコーダの再生速度に対応した基準
信号を計数するカウンタと、前記カウンタの計数値を記
憶するメモリと、前記判別手段によるコントロールID
の判別時に消去すべきコントロールIDをオフとしたサ
ブコードデータが設定され、そのデータを前記第2の信
号処理回路に与えるデータ設定手段と、前記判別手段に
より前記サブコードデータのコントロールIDのオフ状
態が判別されたときから前記後行ヘッドの書き込みに対
応するフレームまでの時間を計測するために、前記カウ
ンタの計数値と前記メモリに記憶される前記カウンタの
計数値を比較する比較手段とを具備し、前記先行ヘッド
と後行ヘッドとの取り付け位置の差は、再生時にテープ
上のデータが前記判別手段により判別されるまでの遅延
量及び記録時にデータ設定手段へのデータ設定後前記後
行ヘッドにより実際にテープ上に記録されるまでの遅延
量とを加えた時間以上に相当する差としたものである。Means for Solving the Problems The control ID erasing device of the present invention is a control ID erasing device for a digital audio tape recorder, and comprises a cylinder having a recording/reproducing magnetic head including two leading heads and two trailing heads. , a first one connected to a leading head and a trailing head of the cylinder, respectively.
a second signal processing circuit; a data reading means for reading reproduction subcode data reproduced from the first signal processing circuit; and a determining means for determining the state of a control ID among the reproduction subcode data by the data reading means. a counter for counting a reference signal corresponding to the playback speed of the tape recorder; a memory for storing the counted value of the counter; and a control ID by the determining means.
subcode data with the control ID to be erased turned off is set, and the data setting means provides the data to the second signal processing circuit, and the determining means sets the control ID of the subcode data in the off state. and a comparison means for comparing the counted value of the counter with the counted value of the counter stored in the memory in order to measure the time from the time when the following head is determined to the frame corresponding to the writing of the trailing head. However, the difference in the mounting position of the preceding head and the following head is determined by the amount of delay until the data on the tape is determined by the determining means during playback and the amount of delay until the data on the tape is determined by the determining means during recording, and the amount of delay between the following head after data is set in the data setting means during recording. The difference is equivalent to more than the time added to the amount of delay until actually recorded on the tape.
作用
本発明のコントロールID消去装置は、上記のように構
成されており、コントロールIDの消去開始時において
は先行ヘッドの再生サブコードデータ中のコントロール
IDのオン状態を判別手段により認識した後、後行°ヘ
ッドによりコントロールIDの消去を開始しても、各回
路間の情報伝達遅延量以上の差が先行ヘッドと後行ヘッ
ドの間にあるため、コントロールIDの消去が開始され
るのは後行ヘッドが目的のコントロールIDの記録開始
フレームより手前のフレーム上にある時点からであり、
コントロールIDを消し残すことなくコントロールID
の消去を開始できる。ここで言う各回路間の情報伝達遅
延量とは、再生時にテープ上のデータが判別手段により
判別されるまでの遅延量及び記録時にデータ設定手段へ
のデータ設定後、後行ヘッドにより実際にテープ上に記
録されるまでの遅延量とを加えたものである。Operation The control ID erasing device of the present invention is configured as described above, and when starting erasing the control ID, the determination means recognizes the ON state of the control ID in the reproduced subcode data of the preceding head, and then Even if the row head starts erasing the control ID, since there is a difference between the preceding head and the following head that is greater than the information transmission delay between each circuit, erasing the control ID will start at the succeeding head. From the point in time when the head is on a frame before the recording start frame of the target control ID,
Control ID without erasing control ID
You can start erasing. The amount of delay in information transmission between each circuit here refers to the amount of delay until the data on the tape is determined by the determining means during playback, and the amount of delay until the data on the tape is determined by the determining means during playback, and the amount of delay until the data on the tape is actually recorded on the tape by the trailing head after data is set in the data setting means during recording. This is the sum of the above and the amount of delay until recording.
またコントロールID消去中においては、先行ヘッド側
の第1の信号処理回路を再生状態にしておくことにより
、常にテープ上のサブコードデータを得ることができ、
判別手段によりコントロールIDのオフ状態を認識した
後に、後行ヘッドがコントロールIDのオフ状態の部分
を通過するのを待ってコントロールIDの消去を終了す
るようにしている。Furthermore, while erasing the control ID, by keeping the first signal processing circuit on the preceding head in the reproduction state, the subcode data on the tape can always be obtained.
After the determination means recognizes the OFF state of the control ID, erasure of the control ID is completed after the trailing head passes through the OFF state portion of the control ID.
実施例
本発明の一実施例のコントロールID消去装置を図面を
参照して説明する。Embodiment A control ID erasing device according to an embodiment of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例であるコントロールID消去
装置のブロック図である。シリンダー1には先行Aヘッ
ド3.先行Bヘッド4.後行Aヘッド5.後行Bヘッド
6が取り付けられている。FIG. 1 is a block diagram of a control ID erasing device which is an embodiment of the present invention. Cylinder 1 has a leading A head 3. Leading B head 4. Trailing A head 5. A trailing B head 6 is attached.
第3図は先行Aヘッド3と後行Aヘッド5のシリンダー
1への取り付け位置の差を示す図である。FIG. 3 is a diagram showing the difference in the mounting positions of the leading A head 3 and the trailing A head 5 to the cylinder 1.
両ヘッド間の差は4フレームである。テープはガイドポ
スト2によりシリンダー1に約90度巻き付けられる。The difference between both heads is 4 frames. The tape is wrapped around the cylinder 1 by about 90 degrees by the guide post 2.
第1の信号処理回路θ、第2の信号処理回路10は従来
例の項で述べた信号処理回路40と同様の作用を為すも
のであるが、ここでは第1の信号処理回路9は先行ヘッ
ド3.4に接続され再生専用、第2の信号処理回路10
は後行ヘッド5,6に接続されサブコードアフレコ専用
として使用される。The first signal processing circuit θ and the second signal processing circuit 10 have the same function as the signal processing circuit 40 described in the conventional example section, but here the first signal processing circuit 9 is connected to the preceding head. A second signal processing circuit 10 connected to 3.4 and used exclusively for reproduction.
are connected to the trailing heads 5 and 6 and used exclusively for subcode dubbing.
制御回路16はマイクロコンピュータにより構成され、
スタートID32を消去する際のアルゴリズムは第2図
に示される。The control circuit 16 is composed of a microcomputer,
The algorithm for erasing the start ID 32 is shown in FIG.
制御回路16の各ブロックについては従来例の項で述べ
たものと同等のものであるのでここでは説明を省略する
。Each block of the control circuit 16 is the same as that described in the section of the conventional example, so a description thereof will be omitted here.
再生時、先行ヘラP3,4により再生されたテープ上の
サブコードデータが判別手段15により判別されるまで
の遅延量を1フレームとし、記録時、データ設定手段1
3が信号処理回路10にサブコードデータを設定し後行
ヘッド5,6によりテープ上に記録されるまでの遅延量
を同じく1フレームとする。During reproduction, the amount of delay until the subcode data on the tape reproduced by the preceding spatulas P3, 4 is determined by the discriminating means 15 is one frame, and during recording, the data setting means 1
3 sets the subcode data in the signal processing circuit 10 and the delay amount until it is recorded on the tape by the trailing heads 5 and 6 is also one frame.
以下、第4図におけるスタートTD32を消去する場合
について図を参照して説明する。第2図は本発明の一実
施例のコントロールID消去装置によりスター)103
2を消去する際の制御回路16のアルゴリズムを示した
ものである。The case of erasing the start TD 32 in FIG. 4 will be described below with reference to the drawings. FIG. 2 shows a control ID erasing device according to an embodiment of the present invention.) 103
2 shows the algorithm of the control circuit 16 when erasing 2.
先行ヘッド3.4は29にありここから再生を開始する
とする。It is assumed that the preceding head 3.4 is located at 29 and playback is started from there.
まずステップ19において第1の信号処理回路9を再生
モード設定すると再生が開始される。次にステップ20
に進みデータ読み取り手段12により第1の信号処理回
路9の再生サブコードデータを読む。次にステップ21
に進み判別手段15によりステップ20で読んだサブコ
ードデータのスタートIDの状態を判別する。スタート
IDがオフの場合はステップ20に戻る。スタートより
がオンの場合はステップ22に進む。First, in step 19, the first signal processing circuit 9 is set to a reproduction mode, and reproduction is started. Next step 20
Then, the reproduction subcode data of the first signal processing circuit 9 is read by the data reading means 12. Next step 21
Then, the determining means 15 determines the state of the start ID of the subcode data read in step 20. If the start ID is off, the process returns to step 20. If the start mode is on, the process advances to step 22.
ステップ22に進む時点で、再生時の遅延量は1フレー
ムであるから先行ヘッド3,4はスター1−ID32の
記録開始位置30の1フレーム後に位置しており、後行
ヘッド5,8は先行ヘッド3,4に対し4フレームの遅
れがあるからスタートII)32の記録開始位置30の
3フレ一ム手前に位置していることになる。記録時の遅
延量も同じく1フレームであるから、この時点で第2の
信号処理回路10をサブコードアフレコモードに設定す
ればスター)ID32の記録開始位置30の2フレーム
前からサブコードアフレコが開始されることなる。At the time of proceeding to step 22, since the delay amount during playback is one frame, the leading heads 3 and 4 are positioned one frame after the recording start position 30 of star 1-ID 32, and the trailing heads 5 and 8 are positioned in the leading position. Since there is a delay of 4 frames with respect to heads 3 and 4, the recording start position 30 of START II) 32 is positioned three frames before. The delay amount during recording is also one frame, so if the second signal processing circuit 10 is set to subcode dubbing mode at this point, subcode dubbing will start two frames before the recording start position 30 of ID 32. It will be done.
ステップ22において、データ設定手段13により第2
の信号処理回路10にスター)IDの部分をオフにした
サブコードデータを設定する。次にステップ23に進み
第2の信号処理回路10をサブコードアフレコモードに
設定する。この時点から1フレーム後に後行ヘッド5.
8によるスタートID32の消去が開始され、その時
後行ヘッド5.6はスタートID32の記録開始位置3
0の2フレ一ム手前に位置しているので従来例であった
ような記録開始部分でのスター)IDの消し残りは生じ
ない。In step 22, the data setting means 13 sets the second
Subcode data with the ID part turned off is set in the signal processing circuit 10 of . Next, the process proceeds to step 23, and the second signal processing circuit 10 is set to subcode dubbing mode. One frame after this point, trailing head 5.
8 starts erasing the start ID 32, and at that time the trailing head 5.6 moves to the recording start position 3 of the start ID 32.
Since it is located two frames before 0, there is no unerased star) ID at the recording start portion as in the conventional example.
以下のステップは、スタートID消去終了のタイミング
に関するものである。The following steps relate to the timing of completion of start ID deletion.
ステップ24においてデータ読み取り手段12により第
1の信号処理回路9の再生サブコードデータを読む。次
にステップ25に進み判別手段15によりステップ24
で読んだサブコードデータのスタートIDを判別する。In step 24, the data reading means 12 reads the reproduction subcode data of the first signal processing circuit 9. Next, the process proceeds to step 25, and the determination means 15 determines the result of step 24.
The start ID of the subcode data read is determined.
オンならばステップ24に戻り、オフならステップ2θ
に進む。If it is on, return to step 24, if off, go to step 2θ
Proceed to.
ステップ2θに進む時点で、再生時の伝達遅延量はlフ
レームであるから、先行ヘッド3.4はスター)ID3
2の記録終了位置31の1フレーム後に位置しており、
後行ヘッド5,6は先行ヘッド2,3に対し4フレーム
の遅れがあるから入手前に位置していことになる。した
がってこの時点から3フレーム後にスター)IDの消去
を終了すればスタートID32は完全に消去されること
になる。At the time of proceeding to step 2θ, the transmission delay amount during reproduction is l frames, so the preceding head 3.4 is a star) ID3
It is located one frame after the recording end position 31 of 2.
Since the trailing heads 5 and 6 are delayed by 4 frames from the leading heads 2 and 3, they are positioned before the acquisition. Therefore, if erasing of the star ID is completed three frames after this point, the start ID 32 will be completely erased.
以下は3フレームをカウントする処理である。The following is a process for counting three frames.
ステップ26においてカウンタ14の計数値をメモリ1
7に記憶する。次にステップ27に進み比較手段18に
よりカウンタ14の計数値とステップ26でメモリ17
に記憶したカウンタ14の計数値を比較する。差が3以
上ならばステップ28に進み、3未満ならステップ27
を繰り返す。In step 26, the count value of the counter 14 is stored in the memory 1.
Memorize to 7. Next, in step 27, the comparison means 18 compares the count value of the counter 14 with the memory 17 in step 26.
The counted value of the counter 14 stored in If the difference is 3 or more, proceed to step 28; if the difference is less than 3, proceed to step 27.
repeat.
ステップ28に進む時点で後行ヘッド5,6はスタート
I D32の記録終了位置31上に位置することになる
。ステップ28において第2の信号処理回路10を再生
モードに設定すると、記録時の伝達遅延量は1フレーム
であるから、後行ヘッド5.6がスター)ID32の記
録終了位置31の1フレーム後に達した時点でスター)
IDの消去は終了し、スタートID32がどのような長
さであろうと関係なく完全に消去される。At the time of proceeding to step 28, the trailing heads 5 and 6 are located above the recording end position 31 of the start ID 32. When the second signal processing circuit 10 is set to the playback mode in step 28, since the transmission delay amount during recording is one frame, the trailing head 5.6 reaches one frame after the recording end position 31 of the star) ID32. star at the moment)
The erasure of the ID is complete and is completely erased regardless of the length of the start ID 32.
このようにして本発明の一実施例のコントロールID消
去装置はスタートIDを完全にかつ効率的に消去するこ
とができるのである。In this way, the control ID erasing device according to one embodiment of the present invention can completely and efficiently erase the start ID.
他のコントロールIDについては、スキップI D。For other control IDs, skip ID.
プライオリティID、)ツクIDがあるが、これらは全
てスター)IDと同様にサブコードエリアに1ビツトづ
つのデータとして記録され、判別手段15は再生サブコ
ードデータを判別する際に、注目するビットの位置を変
えることにより、全てのコントロールIDを判別するこ
とができる。したがって本発明の一実施例のコントロー
ルID消去装置は、スター)IDの場合と同様他のコン
トロールIDも完全にかつ効率的に消去することができ
るのである。There are Priority ID and )Tsuku ID, but these are all recorded in the subcode area as one bit data at a time, similar to the star) ID, and the discriminating means 15 determines the bit of interest when discriminating the reproduced subcode data. By changing the position, all control IDs can be determined. Therefore, the control ID erasing device according to one embodiment of the present invention can completely and efficiently erase other control IDs as well as star IDs.
発明の効果
本発明のコントロールID消去装置は、独立した2系統
の記録再生系を有し、先行ヘッドと後行ヘッドとは再生
時に生ずる遅延量と記録時に生じる遅延量とを加えた以
上のフレーム差を持つようシリンダーに取り付けられて
おり、先行ヘッドによる再生サブコードデータ中のコン
トロールIDにより後行ヘッドによるコントロールID
消去の開始、終了を制御している。再生されるサブコー
ドデータを予想しながらコントロールID消去の開始、
終了の制御することとができ、コントロールIDの無駄
な消去をしたり、消し残りを防ぐことができ、実用上き
わめて有利なものである。Effects of the Invention The control ID erasing device of the present invention has two independent recording and reproducing systems, and the leading head and the trailing head are capable of handling frames larger than the sum of the amount of delay occurring during reproduction and the amount of delay occurring during recording. It is attached to the cylinder with a difference, and the control ID in the reproduction subcode data by the leading head is used to determine the control ID by the trailing head.
Controls the start and end of erasing. Start erasing the control ID while anticipating the subcode data to be played.
It is possible to control the end of the process, prevent unnecessary erasure of control IDs, and prevent deletion of control IDs, which is extremely advantageous in practice.
第1図は本発明の一実施例であるコントロールID消去
装置のブロック図、第2図は本発明の−5,6・・・後
行ヘッド、 7・・・再生アンプ、8・・・記録アン
プ、 9・・・第1の信号処理回路、10・・・第2
の信号処理回路、 12・・・データ読み取り手段、
13・・・データ設定手段、 14・・・カウン
タ、 15・・・判別手段、 16・・・制御回路
、17・・・メモリ、 18・・・比較手段。FIG. 1 is a block diagram of a control ID erasing device according to an embodiment of the present invention, and FIG. 2 is a block diagram of a control ID erasing device according to an embodiment of the present invention. amplifier, 9...first signal processing circuit, 10...second
a signal processing circuit; 12... data reading means;
13...Data setting means, 14...Counter, 15...Discrimination means, 16...Control circuit, 17...Memory, 18...Comparison means.
Claims (1)
消去装置であって、 2つの先行ヘッドと2つの後行ヘッドを含む記録再生磁
気ヘッドを持ったシリンダーと、前記シリンダーの先行
ヘッド及び後行ヘッドにそれぞれ接続される第1、第2
の信号処理回路と、前記第1の信号処理回路から再生さ
れる再生サブコードデータを読み取るデータ読み取り手
段と、前記データ読み取り手段による再生サブコードデ
ータのうちコントロールIDの状態を判別する判別手段
と、 前記テープレコーダの再生速度に対応した基準信号を計
数するカウンタと、 前記カウンタの計数値を記憶するメモリと、前記判別手
段によるコントロールIDの判別時に消去すべきコント
ロールIDをオフとしたサブコードデータが設定され、
そのデータを前記第2の信号処理回路に与えるデータ設
定手段と、前記判別手段により前記サブコードデータの
コントロールIDのオフ状態が判別されたときから前記
後行ヘッドの書き込みに対応するフレームまでの時間を
計測するために、前記カウンタの計数値と前記メモリに
記憶される前記カウンタの計数値を比較する比較手段と
を具備し、 前記先行ヘッドと後行ヘッドとの取り付け位置の差は、
再生時にテープ上のデータが前記判別手段により判別さ
れるまでの遅延量及び記録時にデータ設定手段へのデー
タ設定後、前記後行ヘッドにより実際にテープ上に記録
されるまでの遅延量とを加えた時間以上に相当する差と
したことを特徴とするコントロールID消去装置。[Claims] Control ID of digital audio tape recorder
The erasing device comprises a cylinder having a recording/reproducing magnetic head including two leading heads and two trailing heads, and first and second magnetic heads connected to the leading heads and trailing heads of the cylinder, respectively.
a signal processing circuit; a data reading means for reading reproduction subcode data reproduced from the first signal processing circuit; and a determining means for determining a state of a control ID among the reproduction subcode data by the data reading means; a counter that counts a reference signal corresponding to the playback speed of the tape recorder; a memory that stores the counted value of the counter; and subcode data that turns off the control ID to be erased when the determination means determines the control ID. set,
a data setting means for supplying the data to the second signal processing circuit; and a time from when the off state of the control ID of the subcode data is determined by the determination means to the frame corresponding to the writing of the trailing head; and a comparison means for comparing the counted value of the counter with the counted value of the counter stored in the memory, and the difference in the mounting positions of the preceding head and the following head is determined by:
Adding the amount of delay until the data on the tape is determined by the determining means during playback and the amount of delay from when data is set to the data setting means during recording until it is actually recorded on the tape by the trailing head. A control ID erasing device characterized in that the difference is equal to or more than the time taken by the user.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141713A JPH035942A (en) | 1989-06-02 | 1989-06-02 | Control id erasing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141713A JPH035942A (en) | 1989-06-02 | 1989-06-02 | Control id erasing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH035942A true JPH035942A (en) | 1991-01-11 |
Family
ID=15298470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1141713A Pending JPH035942A (en) | 1989-06-02 | 1989-06-02 | Control id erasing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH035942A (en) |
-
1989
- 1989-06-02 JP JP1141713A patent/JPH035942A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5239428A (en) | Magnetic tape recording/reproducing apparatus and method | |
| KR940009435B1 (en) | Method of recording and playing digital data | |
| JPH03183050A (en) | Data recording method, end searching method and consecutive recording method | |
| JPH01273255A (en) | Information recording method for information recording and reproducing device | |
| JPH0778922B2 (en) | Start ID rewriting method | |
| JP3211248B2 (en) | Information recording device | |
| JPS6057146B2 (en) | video tape recorder | |
| JP3211249B2 (en) | Information recording device | |
| JP2758925B2 (en) | Digital tape recorder lead-out information recording method | |
| JP2719975B2 (en) | Data recording method in magnetic recording / reproducing device | |
| JP2885152B2 (en) | Information recording method | |
| JPH0834044B2 (en) | Helical scan type magnetic tape storage device | |
| JPH0233754A (en) | Digital audio tape recorder | |
| JPH01154368A (en) | Data recording and reproducing system for rotating head type tape recorder | |
| JPS62226488A (en) | Determining device for program searching position of tape | |
| JPH01151080A (en) | Data recording and reproducing system for rotary head type tape recorder | |
| JPH02273387A (en) | Information reproduction system | |
| JPH0194569A (en) | data recording device | |
| JPH01271988A (en) | After recording system for rotary head type tape recorder | |
| JPH04245089A (en) | Reproducer | |
| JPH0528725A (en) | Magnetic recording / reproducing method | |
| JPH0227579A (en) | Digital audio tape recorder | |
| JPH0194570A (en) | data recording device | |
| JPS6025060A (en) | Rotating head PCM recorder | |
| JPH01320657A (en) | High speed searching method for rotary head type digital audio tape recorder |