JPH0359727A - マイクロプロセッサにおける退避・復元方式 - Google Patents
マイクロプロセッサにおける退避・復元方式Info
- Publication number
- JPH0359727A JPH0359727A JP19433089A JP19433089A JPH0359727A JP H0359727 A JPH0359727 A JP H0359727A JP 19433089 A JP19433089 A JP 19433089A JP 19433089 A JP19433089 A JP 19433089A JP H0359727 A JPH0359727 A JP H0359727A
- Authority
- JP
- Japan
- Prior art keywords
- stack
- internal registers
- internal
- data
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
状態情報およびデータなどの情報をそれぞれ格納する複
数の内部レジスタを備えるとともに、割込みが発生した
ときにこれら内部レジスタが格納している情報をスタッ
クに退避するようにしたマイクロプロセッサの退避・復
元方式に関し、割込んだプログラムの実行中に実際に使
用されたレジスタおよび状態情報だけを復元するように
してマイクロプロセッサのオーバーヘッドをなくすこと
を目的とし、 内部レジスタのそれぞれに書換えが行われたことを示す
更新フラグを設けるとともにスタックにもこの更新フラ
グをそれぞれの内部レジスタに対応して格納し得るよう
にａ威し、割込みが発生したときには状態レジスタと割
込んだプログラムで指定されたデータレジスタとが格納
している情報とこれらに対応する更新フラグとをスタッ
クに退避させた後これらの内部レジスタの更新フラグを
リセットするようにし、割込み処理が終了したときには
更新フラグがセットされている内部レジスタについてだ
け復元を行うように構成した。
数の内部レジスタを備えるとともに、割込みが発生した
ときにこれら内部レジスタが格納している情報をスタッ
クに退避するようにしたマイクロプロセッサの退避・復
元方式に関し、割込んだプログラムの実行中に実際に使
用されたレジスタおよび状態情報だけを復元するように
してマイクロプロセッサのオーバーヘッドをなくすこと
を目的とし、 内部レジスタのそれぞれに書換えが行われたことを示す
更新フラグを設けるとともにスタックにもこの更新フラ
グをそれぞれの内部レジスタに対応して格納し得るよう
にａ威し、割込みが発生したときには状態レジスタと割
込んだプログラムで指定されたデータレジスタとが格納
している情報とこれらに対応する更新フラグとをスタッ
クに退避させた後これらの内部レジスタの更新フラグを
リセットするようにし、割込み処理が終了したときには
更新フラグがセットされている内部レジスタについてだ
け復元を行うように構成した。
状態情報およびデータなどの情報をそれぞれ格納する複
数の内部レジスタを備えるとともに、割込みが発生した
ときにこれら内部レジスタが格納している情報をスタッ
クのスタックポインタによって指示されたアドレスに退
避するようにしたマイクロプロセッサに関する。
数の内部レジスタを備えるとともに、割込みが発生した
ときにこれら内部レジスタが格納している情報をスタッ
クのスタックポインタによって指示されたアドレスに退
避するようにしたマイクロプロセッサに関する。
プロセッサが処理の実行中に優先度の高い処理からの割
込み、例外処理あるいはサブルーチン・コールなどの割
込みが発生するとこの処理を中断してプロセッサの状態
情報および内部レジスタが格納している命令、データな
ど（本明細書では命令、データなどを単に、データ、と
いう）はスタックなどの退避メモリに退避される。
込み、例外処理あるいはサブルーチン・コールなどの割
込みが発生するとこの処理を中断してプロセッサの状態
情報および内部レジスタが格納している命令、データな
ど（本明細書では命令、データなどを単に、データ、と
いう）はスタックなどの退避メモリに退避される。
この退避処理を迅速かつ容易に行うために、上記のよう
に内部レジスタに格納されているデータについては、当
該割込み処理を実行する際に使用される内部レジスタが
格納しているデータだけを退避させるようにしている。
に内部レジスタに格納されているデータについては、当
該割込み処理を実行する際に使用される内部レジスタが
格納しているデータだけを退避させるようにしている。
そして、この割込み処理が終了すると、退避していたデ
ータがスタックなどの退避メモリからもとの内部レジス
タに復元されるとともに、リターン命令の実行によって
状態情報が復元されて処理が再開される。
ータがスタックなどの退避メモリからもとの内部レジス
タに復元されるとともに、リターン命令の実行によって
状態情報が復元されて処理が再開される。
第４図はこのような従来の退避・復元方式のフローチャ
ートであって、プログラムＡの実行中に割込みが発生す
ると、ステップＢ１でノ＼−ドウエアのプログラムカウ
ンタ、ステータスレジスタあるいは内部フラグなどの状
態情報を退避メモリに退避させる。
ートであって、プログラムＡの実行中に割込みが発生す
ると、ステップＢ１でノ＼−ドウエアのプログラムカウ
ンタ、ステータスレジスタあるいは内部フラグなどの状
態情報を退避メモリに退避させる。
次のステップＢ２では割込んだプログラムＢで使用する
ために指定されているレジスタの内容を退避メモリに退
避させ、次にステップＢ３で割込んだプログラムＢの処
理を行う。
ために指定されているレジスタの内容を退避メモリに退
避させ、次にステップＢ３で割込んだプログラムＢの処
理を行う。
このプログラムＢの処理が終了すると、ステップＢ４で
上記ステップＢ２で退避したレジスタの内容を元のレジ
スタに復元し、続くステップＢ５でリターン命令を実行
することによってステップＢ１で退避した状態情報、を
ステップＢ６で復元してから、割込みによって中断して
いたプログラムへの処理を再開する。
上記ステップＢ２で退避したレジスタの内容を元のレジ
スタに復元し、続くステップＢ５でリターン命令を実行
することによってステップＢ１で退避した状態情報、を
ステップＢ６で復元してから、割込みによって中断して
いたプログラムへの処理を再開する。
もしステップＢ３でのプログラムＢの実行中に更にプロ
グラムＣによる割込みが発生すると、このプログラムＢ
の処理を中断して上記ステップＢ１〜Ｂ６と同様なステ
ップＣ１〜Ｃ６の処理によってプログラムＣを実行し、
その終了後ステ、ツブＢ３に戻ってプログラムＢの処理
を再開する。
グラムＣによる割込みが発生すると、このプログラムＢ
の処理を中断して上記ステップＢ１〜Ｂ６と同様なステ
ップＣ１〜Ｃ６の処理によってプログラムＣを実行し、
その終了後ステ、ツブＢ３に戻ってプログラムＢの処理
を再開する。
しかしながら、割込んだプログラムによって使用が指定
されている内部レジスタは、このプログラムを実行した
際に使用される可能性のあるすべての内部レジスタを含
んでいるものであるから、割込み処理の内容によっては
必ずしもそのすべての内部レジスタが処理に使用される
とは限らず、使用されなかった内部レジスタは割込まれ
る前の内容を保っている。
されている内部レジスタは、このプログラムを実行した
際に使用される可能性のあるすべての内部レジスタを含
んでいるものであるから、割込み処理の内容によっては
必ずしもそのすべての内部レジスタが処理に使用される
とは限らず、使用されなかった内部レジスタは割込まれ
る前の内容を保っている。
しかしながら、上記の従来技術においては、このように
割込み前の内容を保っている内部レジスタについても復
元を行うためにマイクロプロセッサのオーバーヘッドを
招くことになる。
割込み前の内容を保っている内部レジスタについても復
元を行うためにマイクロプロセッサのオーバーヘッドを
招くことになる。
本発明は割込んだプログラムの実行中に実際に使用され
たレジスタおよび状態情報だけを復元するようにしてマ
イクロプロセッサのオーバーヘッドをなくすことを目的
とする。
たレジスタおよび状態情報だけを復元するようにしてマ
イクロプロセッサのオーバーヘッドをなくすことを目的
とする。
状態情報およびデータなどの情報をそれぞれ格納する複
数の内部レジスタＲＳ ＋、 −−−Ｒｓ□、Ｒｄ＋、
・・Ｒｄ、、を備えるとともに、割込みが発生した
ときにこれら内部レジスタが格納している情報をスタッ
クＢのスタックポインタＳＰによって指示されたアドレ
スに退避するようにしたマイクロプロセッサにおいて、 上記内部レジスタＲｓ、Ｒｄのそれぞれに書換えが行わ
れたことを示す更新フラグｆを設けるとともに上記スタ
ックＢもこの更新フラグをそれぞれの内部レジスタに対
応して格納し得るように構成し、割込みが発生したとき
には、状態情報を格納している内部レジスタと割込んだ
プログラムで指定割込みが発生したときには、状態情報
とこれらに対応する更新フラグとをスタックに退避させ
た後、これらの内部レジスタの更新フラグをリセットす
るようにし、割込み処理が終了したときにはスタックポ
インタによってスタックのアドレスを順次指示し、更新
フラグがセットされている内部レジスタについてはスタ
ックから読出した情報および更新フラグによってこの内
部レジスタを復元し、更新フラグによつてこの内部レジ
スタについてはスタックからの読出しを行わずにスタッ
クポインタの値のみを更新するようにした。
数の内部レジスタＲＳ ＋、 −−−Ｒｓ□、Ｒｄ＋、
・・Ｒｄ、、を備えるとともに、割込みが発生した
ときにこれら内部レジスタが格納している情報をスタッ
クＢのスタックポインタＳＰによって指示されたアドレ
スに退避するようにしたマイクロプロセッサにおいて、 上記内部レジスタＲｓ、Ｒｄのそれぞれに書換えが行わ
れたことを示す更新フラグｆを設けるとともに上記スタ
ックＢもこの更新フラグをそれぞれの内部レジスタに対
応して格納し得るように構成し、割込みが発生したとき
には、状態情報を格納している内部レジスタと割込んだ
プログラムで指定割込みが発生したときには、状態情報
とこれらに対応する更新フラグとをスタックに退避させ
た後、これらの内部レジスタの更新フラグをリセットす
るようにし、割込み処理が終了したときにはスタックポ
インタによってスタックのアドレスを順次指示し、更新
フラグがセットされている内部レジスタについてはスタ
ックから読出した情報および更新フラグによってこの内
部レジスタを復元し、更新フラグによつてこの内部レジ
スタについてはスタックからの読出しを行わずにスタッ
クポインタの値のみを更新するようにした。
した。
第１図は本発明の原理を示す図であって、マイクロプロ
セッサにはその状態を示す状態情報を格納する状態レジ
スタＲＳ ｌ ｌ Ｒｓ ２ｒ−Ｒｓ ＋ａおよび命
令、数値などのデータなどを格納するデータレジスタＲ
ｄ ｌ 、 Ｒｄ ２． Ｒｄｈを含む内部レジ
スタを備えており、これらの内部レジスタＲｓ、Ｒｄに
はそれぞれ書換えが行われたことを示すたの更新フラグ
ｆが設けられている。
セッサにはその状態を示す状態情報を格納する状態レジ
スタＲＳ ｌ ｌ Ｒｓ ２ｒ−Ｒｓ ＋ａおよび命
令、数値などのデータなどを格納するデータレジスタＲ
ｄ ｌ 、 Ｒｄ ２． Ｒｄｈを含む内部レジ
スタを備えており、これらの内部レジスタＲｓ、Ｒｄに
はそれぞれ書換えが行われたことを示すたの更新フラグ
ｆが設けられている。
プロセッサが処理の実行中にこの処理より優先度の高い
処理からの割込み、例外処理あるいはサブルーチン・コ
ールなどの割込みを受けると、状態情報を格納する内部
レジスタＲｓｌ 、ＲＳ２゜Ｒｓ、およびこの割込んだ
プログラムで指定されたデータを格納する内部レジスタ
例えばＲｄ、。
処理からの割込み、例外処理あるいはサブルーチン・コ
ールなどの割込みを受けると、状態情報を格納する内部
レジスタＲｓｌ 、ＲＳ２゜Ｒｓ、およびこの割込んだ
プログラムで指定されたデータを格納する内部レジスタ
例えばＲｄ、。
Ｒｄイ、、、１が格納しているデータはスタックポイン
タＳＰで指示されたアドレスによって上記更新フラグと
ともにスタックＢに退避される。なお、この第１図では
退避すべきレジスタには右上がりのハツチングをして示
しである。
タＳＰで指示されたアドレスによって上記更新フラグと
ともにスタックＢに退避される。なお、この第１図では
退避すべきレジスタには右上がりのハツチングをして示
しである。
この退避は例えば内部レジスタＲＳ Ｉ 、 Ｒｓ
２゜ＲＳ、 、 Ｒｄｓ、−−−Ｒｄ＋、−１の順序
でスタックにブツシュダウンされるものであり、スタッ
クにはその上方から内部レジスタＲａ ｈ、、、、、、
、、、、、、 Ｒｄ３１ Ｒ５ｌ１１＋”””””Ｒ
Ｓ２１ Ｒｓ ｌ の順序でそれぞれのデータがスト
ックされる。
２゜ＲＳ、 、 Ｒｄｓ、−−−Ｒｄ＋、−１の順序
でスタックにブツシュダウンされるものであり、スタッ
クにはその上方から内部レジスタＲａ ｈ、、、、、、
、、、、、、 Ｒｄ３１ Ｒ５ｌ１１＋”””””Ｒ
Ｓ２１ Ｒｓ ｌ の順序でそれぞれのデータがスト
ックされる。
この退避が終了するとすべての内部レジスタＲｓ、Ｒｄ
の更新フラグは例えば“０″にリセットされる。
の更新フラグは例えば“０″にリセットされる。
その後、割込んだプログラムが実行されるが、この処理
の際に書換えが行われた内部レジスタＲｓ、Ｒｄの更新
フラグは例えば１″にセットされ、書換えが行われなか
った内部レジスタのフラグは“０”に維持される。なお
、第１図における各内部レジスタの更新フラグは、この
割込んだプログラムの実行によって、状態情報を格納す
る内部レジスタＲＳ２．Ｒ５ｍ−＋ およびデータを格
納する内部レジスタＲｄ３が書換えられたものとして示
しである。
の際に書換えが行われた内部レジスタＲｓ、Ｒｄの更新
フラグは例えば１″にセットされ、書換えが行われなか
った内部レジスタのフラグは“０”に維持される。なお
、第１図における各内部レジスタの更新フラグは、この
割込んだプログラムの実行によって、状態情報を格納す
る内部レジスタＲＳ２．Ｒ５ｍ−＋ およびデータを格
納する内部レジスタＲｄ３が書換えられたものとして示
しである。
この割込んだプログラムの実行力４％了すると内部レジ
スタの復元が行われる。すなわち、スタックにはその上
方から内部レジスタＲｄｈ−，，Ｒｄ３１ ＲＳ１１
”””””ＲＳ２１ ＲＳｌ の順序でそれぞれのデ
ータがストックされているのでこれをスタックポインタ
の指示によるブツシュアップによって読出すが、この際
に復元すべき内部レジスタの更新フラグを参照してこの
更新フラグが例えばＲ８３のように０″であれば割込ん
だプログラムの実行の際にも書換えが行われていないの
で復元する必要がなく、したがってスタックからの読出
しは行わずにスタックポインタの値だけを更新して次の
データＲＳ２にアクセスするようにする。
スタの復元が行われる。すなわち、スタックにはその上
方から内部レジスタＲｄｈ−，，Ｒｄ３１ ＲＳ１１
”””””ＲＳ２１ ＲＳｌ の順序でそれぞれのデ
ータがストックされているのでこれをスタックポインタ
の指示によるブツシュアップによって読出すが、この際
に復元すべき内部レジスタの更新フラグを参照してこの
更新フラグが例えばＲ８３のように０″であれば割込ん
だプログラムの実行の際にも書換えが行われていないの
で復元する必要がなく、したがってスタックからの読出
しは行わずにスタックポインタの値だけを更新して次の
データＲＳ２にアクセスするようにする。
第１図では割込んだプログラムの実行の際に書換えが行
われて更新フラグが”１”になっているために復元が行
われた内部レジスタに右下がりのハンチングを前記の右
上がりのハツチングに重ねて示してあり、内部レジスタ
ＲＳ、、Ｒｓ３．Ｒ３ＩＩ ＋ Ｒｄ ｎ−１について
はこの右上がりのハツチングのみが施されていることに
よって復元がなされないことが示されている。
われて更新フラグが”１”になっているために復元が行
われた内部レジスタに右下がりのハンチングを前記の右
上がりのハツチングに重ねて示してあり、内部レジスタ
ＲＳ、、Ｒｓ３．Ｒ３ＩＩ ＋ Ｒｄ ｎ−１について
はこの右上がりのハツチングのみが施されていることに
よって復元がなされないことが示されている。
以上のように本発明では書換えが行われていない内部レ
ジスタへの復元を行わないため、マイクロプロセッサの
オーバーヘッドをなくすことができる。
ジスタへの復元を行わないため、マイクロプロセッサの
オーバーヘッドをなくすことができる。
第２図は本発明の実施例を示すものであり、第３図のフ
ローチャートにしたがってこの実施例の動作を説明する
。なお、この第３図のフローチャーＦでは説明の便宜上
１つの割込みに対応する場合について示しである。
ローチャートにしたがってこの実施例の動作を説明する
。なお、この第３図のフローチャーＦでは説明の便宜上
１つの割込みに対応する場合について示しである。
この実施例のマイクロプロセッサは第２図に示すように
演算・制御回路Ｃからの状態情報を格納する状態レジス
タＳおよび処理に用いる命令や数値などのデータを格納
するデータレジスタＲを含む内部レジスタ、これらの内
部レジスタＳ、Ｈに格納されている情報を退避するため
の退避スタックＢの最も新しい格納アドレスを示すスタ
ックポインタＳＰとを備えており、上記のように内部レ
ジスタＳ、 Ｒに格納されている情報を退避するための
退避スタックＢがこのマイクロプロセッサのデータバス
ＤＢに接続されている。なお、上記の内部レジスタＳ、
ＲおよびスタックＢは演算・制御装置Ｃによって書込・
続出が行われるものであることはいうまでもない。
演算・制御回路Ｃからの状態情報を格納する状態レジス
タＳおよび処理に用いる命令や数値などのデータを格納
するデータレジスタＲを含む内部レジスタ、これらの内
部レジスタＳ、Ｈに格納されている情報を退避するため
の退避スタックＢの最も新しい格納アドレスを示すスタ
ックポインタＳＰとを備えており、上記のように内部レ
ジスタＳ、 Ｒに格納されている情報を退避するための
退避スタックＢがこのマイクロプロセッサのデータバス
ＤＢに接続されている。なお、上記の内部レジスタＳ、
ＲおよびスタックＢは演算・制御装置Ｃによって書込・
続出が行われるものであることはいうまでもない。
なお、説明の便宜上上記スタックのアドレスは最新の格
納アドレス、すなわち第２図ではスタックＢの最上位に
あるアドレスを１として下方に１ずつ増加するものとし
て、このアドレスを“Ｂ″の添字として用いており、括
弧内に退避した内部レジスタの符号を付記しである。
納アドレス、すなわち第２図ではスタックＢの最上位に
あるアドレスを１として下方に１ずつ増加するものとし
て、このアドレスを“Ｂ″の添字として用いており、括
弧内に退避した内部レジスタの符号を付記しである。
第３図において、処理要求によってステップ■の処理Ｘ
を実行し、ステップ■ではこの処理の終了を識別して終
了でなければステップ■で割込要求があるか否かを判断
し、割込みがなければステ／プ■に戻って処理Ｘを続け
るが、処理Ｚの割込要求があるとステップ■から内部レ
ジスタＳ、 Ｒの退避動作が開始される。
を実行し、ステップ■ではこの処理の終了を識別して終
了でなければステップ■で割込要求があるか否かを判断
し、割込みがなければステ／プ■に戻って処理Ｘを続け
るが、処理Ｚの割込要求があるとステップ■から内部レ
ジスタＳ、 Ｒの退避動作が開始される。
この退避動作はステップ■で状態レジスタＳのデータを
スタックＢをブツシュダウンしながら退避させ、続くス
テップ■で割込んだ処理Ｚのプログラムで指定されたＡ
の範囲のデータレジスタＲ２〜Ｒｆｉ−１が格納してい
るデータをこれと同様にスタックＢに退避させる。した
がって、このスタックＢには、第２図に括弧内に示すよ
うに状態情報Ｓ１〜Ｓ、、が下位のアドレスＢｓｆｆ１
．イ〜Ｂｓ０、に、その上方のアドレスＢｄ、、、〜Ｂ
１ にデータＲ５〜Ｒｆｉ−１がそれぞれフラグｆとと
もに格納されることになる。
スタックＢをブツシュダウンしながら退避させ、続くス
テップ■で割込んだ処理Ｚのプログラムで指定されたＡ
の範囲のデータレジスタＲ２〜Ｒｆｉ−１が格納してい
るデータをこれと同様にスタックＢに退避させる。した
がって、このスタックＢには、第２図に括弧内に示すよ
うに状態情報Ｓ１〜Ｓ、、が下位のアドレスＢｓｆｆ１
．イ〜Ｂｓ０、に、その上方のアドレスＢｄ、、、〜Ｂ
１ にデータＲ５〜Ｒｆｉ−１がそれぞれフラグｆとと
もに格納されることになる。
次のステップ■てはこのように退避が完了したすべての
内部レジスタのフラグをリセットして例えば０°′とし
、次のステップ■で割込んだ処理Ｚの実行を開始する。
内部レジスタのフラグをリセットして例えば０°′とし
、次のステップ■で割込んだ処理Ｚの実行を開始する。
なお、この処理Ｚに使用されないデータレジスタ、第２
図図示の例ではＲＲｎについては退避する必要はない。
図図示の例ではＲＲｎについては退避する必要はない。
この処理Ｚを実行している際に内部レジスタに書込みを
行った場合には当該内部レジスタの更新フラグを“１″
にセットするようにし、その実行状態をステップ■で判
断して処理が終了すると次のステップＱ以降に移って内
部レジスタの復元を行う。
行った場合には当該内部レジスタの更新フラグを“１″
にセットするようにし、その実行状態をステップ■で判
断して処理が終了すると次のステップＱ以降に移って内
部レジスタの復元を行う。
ステップ＠ではスタックポインタＳＰの値をスタックＢ
の最新の格納アドレスである１にセットし、ステップ０
でこの値で指定されるスタックに格納されているデータ
に対応する内部レジスタ、図示の例ではＲｈ−１の更新
フラグを参照し、ステップ○でこの更新フラグが“１″
であるか否かを判断する。
の最新の格納アドレスである１にセットし、ステップ０
でこの値で指定されるスタックに格納されているデータ
に対応する内部レジスタ、図示の例ではＲｈ−１の更新
フラグを参照し、ステップ○でこの更新フラグが“１″
であるか否かを判断する。
第２図図示のようにこの内部レジスタＲ９−１の更新フ
ラグがパ１”であればステップ○からステップ０に移り
、このステップ■でスタックのＢからデータを読出して
このデータで上記内部レジスタＲｈ−１を復元し、その
後にステップ０に移るが、もしこの内部レジスタの更新
フラグが“０”であれば処理Ｚの実行によってもこの内
部レジスタのデータは書換えられておらず復元を行う必
要がないのでステップ０から直接ステップ０に移ってス
タックポインタの値に１を加算する。
ラグがパ１”であればステップ○からステップ０に移り
、このステップ■でスタックのＢからデータを読出して
このデータで上記内部レジスタＲｈ−１を復元し、その
後にステップ０に移るが、もしこの内部レジスタの更新
フラグが“０”であれば処理Ｚの実行によってもこの内
部レジスタのデータは書換えられておらず復元を行う必
要がないのでステップ０から直接ステップ０に移ってス
タックポインタの値に１を加算する。
次のステップ０ではこのスタックポインタの値がデータ
の格納領域Ｂｄ内にあるか否かを識別するために最初に
退避されたデータが格納されているスタックのアドレス
ｄ□イと比較し、スタックポインタの値ｐがこのｄ□８
の値より小さければデータの格納領域であるのでステッ
プ■に戻るが、スタックポインタの値ｐがｄ ｍａイよ
り大きければデータレジスタＲ１〜Ｒ，の復元がすべて
終了して状態情報レジスタＳの状態格納領域Ｂｓに入る
ことになるので次のステップ［相］に移ってリターン命
令が到来するのを待つ。
の格納領域Ｂｄ内にあるか否かを識別するために最初に
退避されたデータが格納されているスタックのアドレス
ｄ□イと比較し、スタックポインタの値ｐがこのｄ□８
の値より小さければデータの格納領域であるのでステッ
プ■に戻るが、スタックポインタの値ｐがｄ ｍａイよ
り大きければデータレジスタＲ１〜Ｒ，の復元がすべて
終了して状態情報レジスタＳの状態格納領域Ｂｓに入る
ことになるので次のステップ［相］に移ってリターン命
令が到来するのを待つ。
このリターン命令が到来するとステップ０でスタックポ
インタの値を状態情報格納領域の最小のアドレスＳｍ１
ｎ とし、以下ステップ０〜■と同様の処理をステップ
■まで行ってスタックのアドレスＢ５ｍ１ｈ〜Ｂｓｍａ
＋＜に格納されていた状態情報によって状態情報レジス
タの中で処理Ｚで書換えられたレジスタを復元し、これ
力増塾了すると割込が行われる前の状態に戻るのでステ
ップのに戻って処理Ｘの実行を再開する。
インタの値を状態情報格納領域の最小のアドレスＳｍ１
ｎ とし、以下ステップ０〜■と同様の処理をステップ
■まで行ってスタックのアドレスＢ５ｍ１ｈ〜Ｂｓｍａ
＋＜に格納されていた状態情報によって状態情報レジス
タの中で処理Ｚで書換えられたレジスタを復元し、これ
力増塾了すると割込が行われる前の状態に戻るのでステ
ップのに戻って処理Ｘの実行を再開する。
本発明によれば、割込んだ処理の実行中に書換えられな
かった内部レジスタについての復元処理を行う必要がな
いので、この処理に伴うマイクロプロセッサのオーバー
ヘッドをなくすることができるという格別の効果が達成
される。
かった内部レジスタについての復元処理を行う必要がな
いので、この処理に伴うマイクロプロセッサのオーバー
ヘッドをなくすることができるという格別の効果が達成
される。
第１図は本発明の原理を示すブロック図、第２図は本発
明の実施例を示すブロック図、第３図は第２図の実施例
の動作を説明するためのフローチャート、 第４図は従来の退避・復元方式のフローチャートである
。
明の実施例を示すブロック図、第３図は第２図の実施例
の動作を説明するためのフローチャート、 第４図は従来の退避・復元方式のフローチャートである
。
Claims (1)
- 【特許請求の範囲】 状態情報およびデータなどの情報をそれぞれ格納する複
数の内部レジスタ（Ｒｓ＿ｌ、・・・・・・・・・・Ｒ
ｓ＿ｍ、Ｒｄ＿１、・・・・・・・・・・Ｒｄ＿ｎ）を
備えるとともに、割込みが発生したときにこれら内部レ
ジスタが格納している情報をスタック（Ｂ）のスタック
ポインタ（ＳＰ）によって指示されたアドレスに退避す
るようにしたマイクロプロセッサにおいて、 上記内部レジスタ（Ｒｓ、Ｒｄ）のそれぞれに書換えが
行われたことを示す更新フラグ（ｆ）を設けるとともに
上記スタック（Ｂ）もこの更新フラグをそれぞれの内部
レジスタに対応して格納し得るように構成し、 割込みが発生したときには、状態情報を格納している内
部レジスタと割込んだプログラムで指定された内部レジ
スタとが格納している情報とこれらに対応する更新フラ
グとをスタックに退避させた後、これらの内部レジスタ
の更新フラグをリセットするようにし、 割込み処理が終了したときにはスタックポインタによっ
てスタックのアドレスを順次指示し、更新フラグがセッ
トされている内部レジスタについてはスタックから読出
した情報および更新フラグによってこの内部レジスタを
復元し、更新フラグがセットされていない内部レジスタ
についてはスタックからの読出しを行わずにスタックポ
インタの値のみを更新するようにしたことを特徴とする
退避・復元方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19433089A JPH0359727A (ja) | 1989-07-28 | 1989-07-28 | マイクロプロセッサにおける退避・復元方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19433089A JPH0359727A (ja) | 1989-07-28 | 1989-07-28 | マイクロプロセッサにおける退避・復元方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0359727A true JPH0359727A (ja) | 1991-03-14 |
Family
ID=16322798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19433089A Pending JPH0359727A (ja) | 1989-07-28 | 1989-07-28 | マイクロプロセッサにおける退避・復元方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0359727A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03242313A (ja) * | 1990-02-19 | 1991-10-29 | Kawasaki Steel Corp | 一酸化炭素の精製方法 |
-
1989
- 1989-07-28 JP JP19433089A patent/JPH0359727A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03242313A (ja) * | 1990-02-19 | 1991-10-29 | Kawasaki Steel Corp | 一酸化炭素の精製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09212371A (ja) | レジスタ退避及び復元システム | |
| JP3970609B2 (ja) | プロセッサシステム | |
| JPS62226234A (ja) | スタツクポインタ制御回路 | |
| JPH0359727A (ja) | マイクロプロセッサにおける退避・復元方式 | |
| JPH04373026A (ja) | プログラム中断方法 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPH01217635A (ja) | レジスタ退避方式 | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JP2573391B2 (ja) | プログラマブルコントローラ | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JP2663600B2 (ja) | 制御表再配置処理方式 | |
| JPS626329A (ja) | デ−タ転送回路 | |
| JPS63155338A (ja) | プログラム実行履歴記録制御方式 | |
| JPS63314647A (ja) | タスク走行環境退避復元方式 | |
| JPH0262633A (ja) | プログラム間通知方式 | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JPH0486923A (ja) | タスク管理制御方式 | |
| JPH05298119A (ja) | マイクロプロセッサのコンテキストスイッチ機構 | |
| JPH04127333A (ja) | アプリケーションタスクの障害検出方式 | |
| JPH01175034A (ja) | レジスタ群・ロード高速化方式 | |
| JPH0486919A (ja) | マイクロプログラム制御装置 | |
| JPH031252A (ja) | ページフォルト処理方式 | |
| JPS63153650A (ja) | メモリダンプ方式 | |
| JPH04264625A (ja) | レジスタ管理方式 | |
| JPS617940A (ja) | マイクロプログラム制御装置 |