JPH035991Y2 - - Google Patents

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は、電力・ガス・水道等の一定時限毎の
使用量データを計測し記憶し後でまとめてデータ
解析するロードサーベイ装置に関する。

〔考案の技術的背景〕

この種装置の従来例としての電力ロードサーベ
イ装置の構成を第１図に示す。

１のロードサーベイメータは、２の負荷電圧
V_Lを計測に適する値に変換する電圧変換器と、
３の負荷電流I_Lを計測に適する値に変換する電流
変換器と、４の変換された負荷電圧、負荷電流を
乗算する乗算器と、乗算された電力を周波数信号
に変換する（例えばＷ（電力）／Ｆ（周波数）コン
バータ等）積分器と、６の前記周波数信号を適当
な比率に変換する分周器と、７の分周後の周波数
信号を計数するカウンタと、８の一定時限毎のカ
ウンタ計数量を記憶するメモリと、９の記憶され
たデータを外部出力するための出力回路と、１１
の時限を刻むためのタイマ回路と、１２の機器番
号を設定するためのID番号設定器と、１０の前
記カウンタ７・メモリ８・出力回路９・ID番号
設定器１２を制御する制御回路と、１３の前記各
回路へ電源を供給するための電源部などから成つ
ている。

２０のカセツトレコーダは、２１の前記電力ロ
ードサーベイメータ１からの出力信号を受ける入
力回路と、２２の入力回路２１で受けた信号を磁
気カセツトテープに記録する磁気カセツトテープ
装置と、２３の前記入力回路２１と磁気カセツト
テープ装置２２を制御する制御回路と、２４の制
御回路２３へ指令を入力する操作部と、２５の
年・月・日・時・分・秒の時刻を刻む時計回路
と、２６の時計回路２４への時刻の設定・表示を
行なう設定表示部と、２７の前記各回路へ電源を
供給する電源部等から成る。

これら電力ロードサーベイメータ１とカセツト
レコーダ２０と記載していないが磁気カセツトテ
ープ／磁気テープへの変換装置等から、従来の電
力ロードサーベイ装置が形成される。

この装置は、一定期間の連続する一定時限毎の
負荷電力量を電力ロードサーベイメータ１で計測
記憶し、この記憶された時限毎の電力量データと
機器番号を、通常は接続されていない別体のカセ
ツトレコーダ２０で、一定期間毎にカセツトテー
プへデータを回収し、このカセツトテープを記載
してない磁気カセツトテープ／磁気テープ変換装
置で計算機用の磁気テープに移し変えた後、記載
してない別の計算機で作表印字して電力ロードサ
ーベイを行なうものである。

なお、電力ロードサーベイメータ１からカセツ
トレコーダ２０へ機器番号と計測データを収録後
に、収録時に年・月・日・時・分をカセツトレコ
ーダの時計回路からカセツトテープへ収録する。

このようにしてカセツトテープに収録されてい
る情報は機器番号、計測データ、計測データの時
刻の判別が行なえるようになつているので、計算
機処理をするときに取付個所の情報を別フアイル
で作成しておき、機器番号をキーコードとしてマ
ツチングさせれば各種の分析が行なえる。

〔背景技術の問題点〕

これらの従来の電力ロードサーベイ装置は、
個々に設置した電力ロードサーベイメータ１のデ
ータを巡回してカセツトレコーダ２０に収録する
手段により運用されるから、電力ロードサーベイ
メータ１の100台に対してカセツトレコーダ１〜
２台の割合で使用される。

この方式は電力ロードサーベイメータ１からデ
ータを収録するカセツトレコーダ２０のデータ記
憶に磁気カセツトテープを使用しているため、次
の欠点がある。

○ア 磁気カセツトテープの使用温度が狭いから、
寒冷地や高温地での使用ができない。

○イ カセツトレコーダは持ち歩くので電源に電池
を使用しているが、カセツトテープを回転させ
るなど機械的動作に多くの電力消費が必要で電
池代が多くかゝる。

○ウ データの収録時間が長い。

○エ カセツトレコーダ２０は磁気カセツトテープ
装置２２、電池（電源部２７）、制御回路２３
などから構成されるが、大きくて重くなるため
収録時の持ち運びが大変である。

○オ 電力ロードサーベイメータの数量が多くなる
と、数十〜数百個のカセツトレコーダを使用す
るが、これの時計回路２５はカセツトレコーダ
２０個々に内蔵していて、個々に時刻合せする
ため全体の時刻を正確に合わせ込むのが難し
い。

これらの問題点の一部改善策としては、、電力
ロードサーベイメータ１とカセツトレコーダ２０
を一体化させ、カセツトテープのみを交換して来
る方式も試みられているが、これでは前記○イ，
○ウ，○エは改善されるが、○アと○オは依然として残
さ
れており、更に電力ロードサーベイメータが大型
化し高価格となる問題点が新に生起する。

〔考案の目的〕

ここにおいて、本考案は、従来装置の問題点を
解決し、そのデータ収録に当りデータ収集器が小
形・軽量・取扱い容易で、装置全体の消費電力が
少なく、全体の時刻を１つの標準時計で収録ごと
に時刻修正できるロードサーベイ装置を提供する
ことを、その目的とする。

〔考案の概要〕

本考案は、電力量あるいは流体の流量に比例し
たパルスを出力するセンサと、そのパルスを計数
し計数信号を出力するカウンタと、機器番号を表
示しID信号を出力するID設定部と、それらを制
御するCPUからなる制御部と、第１のインター
フエースからなるロードサーベイメータを設け、 前記計数信号、ID信号を記憶するメモリ回路
と、計時を行なう時計回路と、それらと他との入
出力を司る第２のインターフエースからなるメモ
リカートリツジを備え、 標準時計とそれからの時刻出力により前記時計
回路に時刻設定する時刻設定器と、前記メモリ回
路に記憶されたデータを読出すデータ読出器と、
その読出したデータを磁気テープに記憶する磁気
テープ装置と、前記第２のインターフエースに接
合する第３のインターフエースと、それらを制御
回路からなるメモリ／磁気テープ変換装置を具備
した ロードサーベイ装置であり、 さらには前記CPUからなる制御部をスタンド
バイ制御する部材を付加した ロードサーベイ装置である。

〔考案の実施例） 以下、本考案の一実施例について述べる。

第２図は本考案を構成するロードサーベイメー
タとメモリカートリツジの接続されたブロツク
図、第３図はそのメモリカートリツジがＭ／MT
（メモリ→磁気テープ）変換装置に接続されたブ
ロツク図である。

第２図において、ロードサーベイメータ１００
は次の部材から形成される。

１０１は負荷電圧V_Lを計測に適する値に変換
する電圧変換器、１０２は負荷電流L_Lを計測に
適する値に変換する電流変換器、１０３は変換さ
れた負荷電圧・電流信号を乗算する乗算器、１０
４は乗算された信号を積分する積分器、１０５は
積分器１０４からの出力電圧を周波数に変換する
Ｖ／Ｆ変換器、１０６はＶ／Ｆ変換器１０５から
の周波数を適当な比率で分周する分周器、１０７
は分周器１０６からのパルスを計数し時限毎に計
数内容を出力した後ゼロクリアする３ステートバ
ツフア付のカウンタ、１０８は機器番号を出力す
るID設定部、１０９はCPU１１０の消費電力を
節約するためそれをスタンドバイ状態にするスタ
ンバ制御部、１１０はスタンバイ制御部１０９か
らの信号でスタンドバイ状態から起動しカウンタ
１０７やID設定部１０８のデータをメモリカー
トリツジ２００へ出力する等の制御を行ない一連
の動作終了後再びスタンドバイ状態に戻るCPU
（中央処理ユニツト）、１１１，１１２および１１
３はメモリカートリツジ２００との信号の授受を
するインターフエースとしての入力回路および入
出力回路、１１４はロードサーベイメータ各部に
電源を供給しメモリカートリツジ２００の接続時
にはメモリカートリツジ２００にも電源を供給す
る停電補償用の電池付の電源回路である。

メモリカートリツジ２００は次の部材から構成
されている。

２０１のロードサーベイメータ１００のCPU
部１１０の動作起動信号を出力する時限出力回
路、２０２，２０３のロードサーベイメータ１０
０およびＭ／MT変換装置３００とデータの授受
を行なう入出力回路、２０４の年・月・日・時・
分を刻み一定期間毎に出力回路２０１に信号を出
力する時計回路、２０５のロードサーベイメータ
１００からのデータを記憶するメモリ回路、２０
６のメモリカートリツジ２００がロードサーベイ
メータ１００やＭ／MT変換装置３００と切離さ
れているとき時計回路２０４を動作させまたメモ
リ回路２０５の記憶データ内容を保持するための
データ保持用電池とから成つている。

そして第３図において、メモリカートリツジ２
００は前述のとおりであり、Ｍ／MT変換装置は
次の部材からなる。

すなわち、３０２の高精度の標準時計、３０３
の前記メモリカートリツジ２００の時計回路２０
４に対し標準時刻を設定する時刻設定器、３０６
のメモリカートリツジ２００のメモリ回路２０５
内データを読出すデータ読出器、３０５のデータ
読出器３０６が読出したデータを磁気テープに収
録する磁気テープ装置、３０４，３０７のメモリ
カートリツジ２００と信号の授受をする入出力回
路、３０１の前記データ読出器３０６・磁気テー
プ装置３０５・時刻設定器３０３・入出力回路３
０４，３０７を制御する制御回路、３０８のＭ／
MT変換装置内の各部とメモリカートリツジ２０
０を接続時にはメモリカートリツジ２００へ電源
を供給する電源部から構成される。

ついで本考案の作用を説明する。

ロードサーベイメータ１００とメモリカートリ
ツジ２００とはセツトで設置されるが、データ回
収時にはメモリカートリツジ２００は取外すこと
が可能な構造としてあるので、データ回収時には
メモリカートリツジ２００を新しいものと交換し
てくるような方法で運用し、回収されたメモリカ
ートリツジ２００はＭ／MT変換装置３００の磁
気テープに記憶データを転記した後、内部のメモ
リ回路２０５をクリアして再使用する。

また、それと同時にメモリカートリツジ２００
内の時計回路２０４は、標準時計３０２に合わせ
て修正される。

通常、ロードサーベイメータ１００とメモリカ
ートリツジ２０が接続された状態では、一定時限
毎にロードサーベイメータ１００のカウンタ１０
７の計量データや、ID設定部１０８のデータや、
メモリカートリツジ２００の時計回路２０４のデ
ータ等をCPU部１１０の動作により、メモリ回
路２０５へ転送し記憶させる。

ところで本考案になるロードサーベイ装置の特
長とするところは下記のとおりである。

メモリカートリツジ２００を小型・軽量化して
いる。

また、システム全体を低消費電力化する方法と
して、メモリカートリツジ２００側にはメモリ回
路２０５、時計回路２０４、インタフエースとし
ての入出力回路２０１，２０２，２０３およびデ
ータ保持用電池２０６だけを内蔵させ、メモリ回
路２０５へのデータ書込はロードサーベイメータ
１００側のCPU部１１０で制御し、このCPU部
１１０をメモリカートリツジ２００側の時計回路
２０４からの信号により一定時間毎に間欠動作さ
せるというものである。

たとえば、記憶時限が15分であれば、時計回路
２０４が15分毎に信号を出力し、入出力回路２０
１，１１１およびスタンバイ制御部１０９を経て
CPU部１１０が動作を始め、所定のデータをメ
モリ回路２０５へ記憶させる。

一連の時限動作が終了するとスタンバイ制御部
１０９によりCPU部１１０は動作を停止し、ス
タンバイモードになる。

一般にＣ・MOS−CPU（１１０）では動作時
に比較しスタンバイ時の消費電流1/1000程度であ
り、一方、CPU部１１０の時限動作時間を１秒
としこれを15分平均として消費電流を換算すれば
CPU部１１０常時動作時の１秒／15分＝1/900と
なるので、本考案によれば装置全体の消費電流を
著しく減少させることができる。

〔考案の効果〕

かくして本考案によれば次のように従来の問題
点を大幅に改善できる。

○あ ロードサーベイメータやメモリカートリツジ
は全て電子回路で構成され、従来のカセツトレ
コーダ方式に比べ小型・軽量化し取扱いがよく
なる。

○い 従来の磁気カセツトテープより本考案の電子
回路部品の方が使用温度範囲を広げることがで
き、寒冷地・高温地でも十分使用できる。

○う データの回収作業はメモリカートリツジを差
し替えるだけであるので、１〜２秒とその時間
を大幅に短縮できる。

○え メモリカートリツジ内の時計は回収ごとつま
り一定期間毎にＭ／MT変換装置の標準時計で
時刻修正されるので、１つの標準時計で全ての
メモリカートリツジの時刻が合わせられ、ロー
ドサーベイメータ各々に時計表示修正機能を持
つ必要がなくなる。

○お 従来のカセツトテープ装置などの機械装置が
ないので、コンンパクト化が図れると共に高信
頼性が得られる。

○か 従来のカセツトレコーダのように可動部分が
なく低消費電力である。

○き メモリ回路への書込動作を制御するCPU部
が間欠動作であるから、低消費電力でかつ停電
補償時間が長くなる。

【図面の簡単な説明】

第１図は従来装置のブロツク図、第２図、第３
図は本考案の一実施例の構成を示すブロツク図で
第２図はそのロードサーベイメータとメモリカー
トリツジの接合状態を表わし第３図はそのＭ／
MT変換装置と前記メモリカートリツジの接合状
態を示す。 １……電力ロードサーベイメータ、２，１０１
……電圧変換器、３，１０２……電流変換器、
４，１０３……乗算器、５，１０４……積分器、
６，１０６……分周器、７，１０７……カウン
タ、８……メモリ、９……出力回路、１０……従
来の電力ロードサーベイメータの制御回路、１１
……タイマ、１２……ID設定器、１３，２７…
…従来の電源部、２０……カセツトレコーダ、２
１……従来の入力回路、２２……磁気カセツトテ
ープ装置、２３……従来のカセツトレコーダの制
御回路、２４……操作部、２５……従来の時計回
路、２６……設定表示部、１０５……Ｖ／Ｆ変換
器、１０８……ID設定部、１０９……スタンバ
イ制御部、１１０……CPU（中央処理ユニツト）
部、１１１，１１２……入力回路、１１３，２０
２，２０３，３０４，３０７……入出力回路、１
１４，３０８……電源回路、２０１……時限出力
回路、２０４……時計回路、２０５……メモリ回
路、２０６……データ保持用電池、３０１……制
御回路、３０２……標準時計、３０３……時刻設
定器、３０５……磁気テープ装置、３０６……デ
ータ読出器。

Claims (1)

1. 【実用新案登録請求の範囲】 １ 電力量に比例したパルスを出力する電力セン
   サあるいは気体・液体の流量に比例したパルス
   を出力する流量センサと、前記パルスを計数し
   計数信号を出力するカウンタと、その機器番号
   を表示しID信号を出力するID設定部と、前記
   カウンタ、ID設定部を制御する制御部と、こ
   の制御部への計時用の第１の入力回路と、前記
   計数信号、ID信号の第１の入出力回路からな
   るロードサーベイメータを設け、 前記計数信
   号、ID信号を記憶するメモリ回路と、その入
   出力を司り前記第１の入出力回路に接合される
   第２の入出力回路と、計時を行なう時計回路
   と、その入出力を司り前記第１の入力回路に接
   合される第３の入出力回路からなるメモリカー
   トリツジを備え、 前記時計回路の標準となる標準時計と、前記
   時計回路に対し標準時刻を設定する時刻設定器
   と、その入出力を司り前記第３の入出力回路と
   接合する第４の入出力回路と、前記メモリ回路
   のデータを読出すデータ読出器と、その入出力
   を司り前記第２の入出力回路と接合する第５の
   入出力回路と、データ読出器が読出したデータ
   を磁気テープに収録する磁気テープ装置と、前
   記時刻設定器、データ読出器、磁気テープ装
   置、第４および第５の入出力回路を制御する制
   御回路からなるメモリ／磁気テープ変換装置を
   具備した ことを特徴とするロードサーベイ装置。 ２ 前記制御部をスタンドバイして制御するスタ
   ンバイ制御部とそれへの入力を司る第２の入力
   回路を前記ロードサーベイメータに設け、 かつ前記時計回路の時限出力を司り前記第２
   の入力回路に接合する限時出力回路を前記メモ
   リカートリツジに備え、 前記制御部をスタンバイ制御するようにした
   実用新案登録請求の範囲第１項記載のロードサ
   ーベイ装置。