JPH0360236A - クロックソースの切替方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は複数の異なる伝送路からの受信信号より抽出し
たクロックのうち、唯一のクロックを選択して位相同期
回路（ＰＬＬ）に入力するクロックソース切替方式に関
する。

［従来の技術］ 従来のクロックソース切替方式は、特開昭６４−２０７
５０号公報に記載のように、第２図のように構成されて
いた。第２図において、ＩＡ、ＩＢ、ＩＣは伝送路から
の抽出クロックａ、ｂ、ｃをそれぞれ規定の周波数に分
周する分周回路、２は分周されたクロックのうち１つを
選択する選択回路、５は選択されたクロックに従属同期
した同期クロックＺを出力する位相同期回路（ＰＬＬ）
である、この構成では、分周回路ＩＡ、ＩＢ、ＩＣによ
り選択回路２の入力クロック周波数が同一となるよう分
周されているので１例えば現用クロックソースａに何ら
かの問題が発生したような時、クロックｂヘゲロックソ
ースを切替えることが。

選択回路２の機能により可能とされている。

［発明が解決しようとする課題］ 上記従来技術は、異なる伝送路からの受信信号より抽出
したクロックａ、ｂ、ａには通常位相差があることにつ
いての配慮がされておらず、クロックソースの切替の際
、この位相差に起因して選択回路の出力に過度的に不正
クロックが出力されることがある、という問題があった
。第３図はこの事情を示すタイムチャートである。現状
のクロックソースがａでありその分局クロックａｌを選
択して位相同期回路に送っている際、時刻ｔ０において
クロックｂにクロックソースを切替えるとする。この際
、分局クロックａ１とす、には位相差があるため、選択
回路の出力、（従がって位相同期回路の入力）は時１ｉ
ｉｔ　ｏの近傍では一時的に極端に太いパルスや細いパ
ルスが発生する可能性が生じる。これは位相同期回路に
おいて周波数の微少変動として扱われるため、たとえク
ロックａとｂが周波数的に完全に一致していたとしても
、このクロックソースの切替えにより例えばこのクロッ
クを基準クロックとして使用するディジタル伝送装置に
於ては、ビットエラーが発生する可能性が生ずる０通常
クロックソースの切替えは、現用クロックソースの不正
（クロック断、等）を検出して行なわれるのでこの程度
のビットエラーは比較的問題になりにくいが、クロック
ソースが正常なのに運用上グロックソースを切替えるよ
うなケース（例えば現用クロックソースとしている回線
を診断のために一時的に閉塞するような場合）には、上
記ビットエラーは大きな問題となる。本発明はクロック
ソースが正常である際にクロックソースの切替えを行な
っても、上記不正クロックの発生を防ぎこれに起因する
ビットエラーを防止するクロックソースの切替方式を提
供することを目的とする。

［課題を解決するための手段］ 上記目的を達成するために１本発明では、抽出クロック
の中から次のクロックソース候補を予め選んでおく予備
選択回路と、上記予備選択回路により選ばれたクロック
と現用クロックソースとなっているクロックの位相差を
判定して補正する位相差補正＠路を、分Ｍ１回路と選択
回路の間に設けたことを特徴とするものである。

［作用］ 本発明のクロックソース切替方式は、上記のように構成
されるため、現用クロックソースと次のクロックソース
との間に位相差があっても位相差補正回路によって予め
この位相差を吸収しておくことができる。それによって
実際にクロックソースを切替えた際にも選択回路の出力
に不正クロックは発生せず、従ってこのクロックを入力
する位相同期回路ではその出力発振クロックの周波数に
変動が生じないため、このクロックを基準クロックとし
て使用するディジタル伝送装置においてもビットエラー
等の発生はない。

［実施例］ 以下１本発明の一実施例を第１図及び第４図により説明
する。第１図は本発明によるクロックソース切替方式の
実施例を示すブロック図であり。

第４図は位相差補正回路ブロックの詳細（回路例）であ
る、第１図において１回線から抽出されたクロックａ、
ｂ、ｃは分局回路ＩＡ、ＩＢ、ＩＣにより各々分周され
予備選択口Ｎ２に入力される。

予備選択口３１２では次のクロックソース候補となるク
ロックを選びクロックｄとして位相差補正回路３に入力
する０位相差補正回Ｎ３では、現用クロックソース人力
Ｘと、クロックソース候補信号ｄどの位相差を判定し、
クロックソース候補信号ｄの位相を！ｌ１１１シ、現用
クロックソースと同位相とする機能をもつ、上記２信号
ｄ、ｘが同位相となったところで選択口１４で切替え動
作を実施することで位相同期回路５への基準入力信号ｙ
には不正クロックは発生せず、従って位相同期回路５の
出力クロックＺは、切替前後のクロックソースの周波数
が完全に一致している場合、上記クロックソース切替え
の影響を全くうけずに発振させ続けることが可能となる
。第４図は、位相差補正回路３の実現手段の例を示して
おり、クロックソース候補信号ｄの立ち上りを、現用ク
ロックソース信号Ｘの立ち上りにあわせる方式となって
いる。

クロックソース候補信号ｄの立ち上りと、現用クロック
ソース信号Ｘの立ち上りとの時間差はカウンタ２０によ
り計数される。一方、クロックソース候補信号ｄの位相
を少しずつシフトさせた信号群ｐｌ〜ｐｎをシフトレジ
スタ３０により作成しておき、カウンタ２０の結果によ
りＰ１〜ｐｎのうちの１つをセレクタ４０により選択す
ることで。

位相あわせを行なう、上記によれば、クロックの位相差
に起因してクロックソースの切替え時に発生する基準ク
ロック周波数の変動を実使用上問題ないレベルに低減さ
せることが可能である。尚、クロック切替えを連続して
行なう場合、予備クロックソースを現用クロックソース
と切替えた際に、さらにその予備クロックソースを用意
する形となるため、現実のブロック構成は第５図のよう
になる。第５図において、２つの予備選択回路２Ａ。

２Ｂのうち、一方が現用クロックソースを選んでいる時
もう一方が予備クロックソースを選んでいる。というよ
うに、クロックソースの切替えごとに予備選択回路の意
味あいが変わる点が特徴となるが、本質的な動作は第１
図の説明と同様である。

［発明の効果］ 本発明によれば、クロックソースの切替えにともなう位
相同期回路の発振クロックの変動をおさえることができ
るため、これに起因するビットエラーの発生が防げるの
で装置の信頼性が向上するという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック構成図、第２図は
公知の方式のブロック構成図、第３図は公知の方式のク
ロック切替時の前後のクロック波形図、第４図は本発明
の位゛相補正回路ブロックの構成例を示すブロック図、
第５図は連続的なりロックソース切替を考慮した本発明
の一実施例の説明図である。 符号の説明 １　（ＩＡ、ＩＢ、ＩＣ）・・・分局回路、２　（２Ａ
。 ２Ｂ）・・・（予備）選択回路、３　（３Ａ、３Ｂ）・
・・位相補正回路、４・・・選択回路、５・・・位相同
期回路、１０・・・フリップフロップ、２０・・・カウ
ンタ、３０・・・シフトレジスタ、４０・・・選択回路
。 第１Ｌ］ 第４（￥１ ヌ５図

Claims (1)

【特許請求の範囲】
1. １、複数の異なる伝送路からの受信信号より抽出したク
   ロックをそれぞれ等しい周波数に分周する分周回路と、
   上記分周回路で分周した各々の分周クロックのうち唯一
   の分周クロックを位相同期回路に入力する選択回路とを
   備えるクロックソースの切替方式において、上記分周回
   路の出力クロックのうちの１つを次のクロックソース候
   補として選択する予備選択回路と、上記予備選択回路に
   て選択されたクロックと現用クロックソースとなってい
   るクロックとの位相差を判定し補正する位相補正回路と
   を設けたことを特徴とするクロックソースの切替方式。