JPH036028A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH036028A JPH036028A JP14083789A JP14083789A JPH036028A JP H036028 A JPH036028 A JP H036028A JP 14083789 A JP14083789 A JP 14083789A JP 14083789 A JP14083789 A JP 14083789A JP H036028 A JPH036028 A JP H036028A
- Authority
- JP
- Japan
- Prior art keywords
- reactor
- hydrogen
- tft
- film transistor
- heater
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トランジスタの製造方法に関し、詳しくは
、等倍光センサーや液晶表示装置などの駆動回路に利用
される薄膜トランジスタの製造方法に関する。
、等倍光センサーや液晶表示装置などの駆動回路に利用
される薄膜トランジスタの製造方法に関する。
［従来技術〕
ｐｏｌｙ−３Ｌ（多結晶シリコン）を活性層とする薄膜
トランジスタ（以降ｒＴＦＴＪと称することがある）の
代表的な製造法としては、（ｉ）まず、絶縁基板上に活
性層となる多結晶シリコンをＣＶＤ法などにより堆積し
、所定のパターンに加工する。（ｉｉ）次に、熱酸化等
によりゲート酸化膜を形成し、その上に、ゲート電極と
なる多結晶シリコンをＣＶＤ法などにより堆積し、所定
のパターンに加工した後、ゲート及びソース・ドレイン
に不純物を拡散して低抵抗化する。（徂）その後、眉間
絶縁膜となる５Ｌ０２などをＣＶＤ法などにより堆積し
、ソース・ドレインやゲートとの接続部にコンタクトホ
ールを形成する。
トランジスタ（以降ｒＴＦＴＪと称することがある）の
代表的な製造法としては、（ｉ）まず、絶縁基板上に活
性層となる多結晶シリコンをＣＶＤ法などにより堆積し
、所定のパターンに加工する。（ｉｉ）次に、熱酸化等
によりゲート酸化膜を形成し、その上に、ゲート電極と
なる多結晶シリコンをＣＶＤ法などにより堆積し、所定
のパターンに加工した後、ゲート及びソース・ドレイン
に不純物を拡散して低抵抗化する。（徂）その後、眉間
絶縁膜となる５Ｌ０２などをＣＶＤ法などにより堆積し
、ソース・ドレインやゲートとの接続部にコンタクトホ
ールを形成する。
（ｉｖ ’）そして、配線となるＡΩ等の金属を蒸着、
スパッタ等で堆積し、所定のパターンに加工する、とい
った方法があげられる。
スパッタ等で堆積し、所定のパターンに加工する、とい
った方法があげられる。
こうしたｐｏｌｙ−３ｉ ＴＦＴは光電流が小さいため
光シールド層を特に設けなくてもＯＦＦ電流の増加はな
い。このことはｐｏｌｙ−５ｉ ＴＦＴを例えば液晶表
示装置に利用したものであれば液晶層に蓄えられる電荷
のリーク量は小さくて済み、 ＴＰＴがＯＦＦ状態で十
分な電荷の保持が行なえることを意味している。
光シールド層を特に設けなくてもＯＦＦ電流の増加はな
い。このことはｐｏｌｙ−５ｉ ＴＦＴを例えば液晶表
示装置に利用したものであれば液晶層に蓄えられる電荷
のリーク量は小さくて済み、 ＴＰＴがＯＦＦ状態で十
分な電荷の保持が行なえることを意味している。
また、ｐｏｌｙ−３ｉ ＴＦＴは移動度が大きく、チャ
ネル幅を大きくしなくても十分大きなＯＮ電流が得られ
る利点もある。更には、ｐｏｌｙ−５ｉ ＴＦＴはガラ
ス基板上への形成が可能で大面積化に好適であるといっ
た有利さがある。
ネル幅を大きくしなくても十分大きなＯＮ電流が得られ
る利点もある。更には、ｐｏｌｙ−５ｉ ＴＦＴはガラ
ス基板上への形成が可能で大面積化に好適であるといっ
た有利さがある。
ところで、こうしたｐｏｌｙ−３ｉ ＴＦＴは、例えば
第３図（、）にみられるように、往々にしてしきい値電
圧（ｖｔｈ）が高く、ＯＦＦ状態からＯＮ状態への変化
が緩慢になり勝ちであるといった傾向が認められる。
第３図（、）にみられるように、往々にしてしきい値電
圧（ｖｔｈ）が高く、ＯＦＦ状態からＯＮ状態への変化
が緩慢になり勝ちであるといった傾向が認められる。
このため、ｐｏ」、ｙ−５Ｊ、 ＴＦＴを等分光センサ
ー、液晶表示装置などいろいろな分野に応用するために
は。
ー、液晶表示装置などいろいろな分野に応用するために
は。
ｖｔｈを低減させるとともに、易動度を増大させ、大き
なＯＮ電流を得ることが必要である。
なＯＮ電流を得ることが必要である。
そうした要請を充たすために、従来においては、ρｏｌ
ｙ−５ｉ ＴＦＴ中のダングリングボンドを水素原子で
埋める（水素処理）方法が採用されている。
ｙ−５ｉ ＴＦＴ中のダングリングボンドを水素原子で
埋める（水素処理）方法が採用されている。
水素処理の手段としては、（１）８斌結合型の水素プラ
ズマ発生量を用いてＴＰＴに水素を導入する水素プラズ
マ処理、（２）Ｈ＋をＴＦＴにイオン注入し４００℃程
度のアニールで活性化させる水素イオン注入、（３）水
素の熱拡散を利用して水素をＴＰＴに導入する水素雰囲
気中でのアニール（熱処理）、などが知られている。
ズマ発生量を用いてＴＰＴに水素を導入する水素プラズ
マ処理、（２）Ｈ＋をＴＦＴにイオン注入し４００℃程
度のアニールで活性化させる水素イオン注入、（３）水
素の熱拡散を利用して水素をＴＰＴに導入する水素雰囲
気中でのアニール（熱処理）、などが知られている。
だが、前記（１）はＲＦパワー密度が高く（１〜ハ／ｆ
ｆ１）、電極の大面積化が難しい。このことはＴＰＴの
処理枚数に限度があることにつながる。水素プラズマに
よる電極金Ａ１、チャンバーからの汚染の生じることも
考えられる。前記（２）はイオン注入装置が高価である
といった不都合がある。また、前記（３）は前記（１）
（２）に比べて水素のドーズ基が少なく、水素処理効果
が小さいといった欠陥がある。
ｆ１）、電極の大面積化が難しい。このことはＴＰＴの
処理枚数に限度があることにつながる。水素プラズマに
よる電極金Ａ１、チャンバーからの汚染の生じることも
考えられる。前記（２）はイオン注入装置が高価である
といった不都合がある。また、前記（３）は前記（１）
（２）に比べて水素のドーズ基が少なく、水素処理効果
が小さいといった欠陥がある。
もっとも、これら（１，）（２）及び（３）の手段には
短所だけではなく長所をも持ちあわせているが、スルー
プット（処理能力）に関しては、前記（３）が最もすぐ
れており、前記（１）が最も劣るものとされている。
短所だけではなく長所をも持ちあわせているが、スルー
プット（処理能力）に関しては、前記（３）が最もすぐ
れており、前記（１）が最も劣るものとされている。
本発明の第１の目的は上記のごとき欠陥・不都合等を解
消し、良好なＴＰＴ特性が得られ、しかもスループット
の向上が図られる薄膜トランジスタの製造方法を提供す
るものである。本発明の第２の目的は装置コストの低減
が期待できる薄膜［・ランジスタの製造方法を提供する
ものである。
消し、良好なＴＰＴ特性が得られ、しかもスループット
の向上が図られる薄膜トランジスタの製造方法を提供す
るものである。本発明の第２の目的は装置コストの低減
が期待できる薄膜［・ランジスタの製造方法を提供する
ものである。
本発明の薄膜トランジスタの製造方法は、ｐｏｌｙ−３
ｉを活性層とする薄膜スランジスタを反応器内で水素処
理を施すのに際して、前記反応器の外部に加熱器及びプ
ラズマ発生器を設け、かつ、その反応器中に水素を主成
分とするガスを導入することを特徴としている。
ｉを活性層とする薄膜スランジスタを反応器内で水素処
理を施すのに際して、前記反応器の外部に加熱器及びプ
ラズマ発生器を設け、かつ、その反応器中に水素を主成
分とするガスを導入することを特徴としている。
ちなみに、本発明者は前記（３）の手段に加熱及びプラ
ズマ発生手段を加味させることによって、多数枚のＴＰ
Ｔの水素処理が可能となり、大幅なスループット向上が
なし得ることを確めた。本発明方法はこれによりなされ
たものである。即ち、端的にいえば、本発明方法は反応
器（例えば石英管）内に配置したＴＰＴに対して反応器
の外部に設けた加熱部とプラズマ発生部とによって水素
処理を行なおうとするものである。
ズマ発生手段を加味させることによって、多数枚のＴＰ
Ｔの水素処理が可能となり、大幅なスループット向上が
なし得ることを確めた。本発明方法はこれによりなされ
たものである。即ち、端的にいえば、本発明方法は反応
器（例えば石英管）内に配置したＴＰＴに対して反応器
の外部に設けた加熱部とプラズマ発生部とによって水素
処理を行なおうとするものである。
以下に、本発明方法を添付の図面に従がいながらさらに
詳細に説明する。
詳細に説明する。
第１図は本発明方法に好適な装置の一例の概略図であり
、図中、１は反応器、２はＴＰＴ、３は加熱部（加熱器
）、４はプラズマ発生部（プラズマ発生器）を表わして
いる。
、図中、１は反応器、２はＴＰＴ、３は加熱部（加熱器
）、４はプラズマ発生部（プラズマ発生器）を表わして
いる。
ここでの反応器ｌはＨ２ガスの導入及び真空排気可能な
石英管である。反応４ａ１の形状は管状以外の例えばベ
ルジャ型のものであっても構わない。
石英管である。反応４ａ１の形状は管状以外の例えばベ
ルジャ型のものであっても構わない。
また１反応器１の材質は石英以外でも構わないが、反応
器１からの汚染に注意する必要がある。反応器１の内部
にはＴＦＴ２を配置し、加熱器３とプラズマ発生器４と
の働きによってＴＦＴ２に水素（必要によっては水素及
び窒素を主成分としたガス）を導入する。
器１からの汚染に注意する必要がある。反応器１の内部
にはＴＦＴ２を配置し、加熱器３とプラズマ発生器４と
の働きによってＴＦＴ２に水素（必要によっては水素及
び窒素を主成分としたガス）を導入する。
加熱部３は３５０〜５５０℃の範囲で温度制御可能であ
ることが必要であり、加熱終了時に冷却速度が高くなる
様にランプヒーターを使用したり、また場合によって、
冷却機構を付けることも望ましい。
ることが必要であり、加熱終了時に冷却速度が高くなる
様にランプヒーターを使用したり、また場合によって、
冷却機構を付けることも望ましい。
加熱温度が３５０〜５５０℃の範囲を逸脱していると、
基板温度が低すぎたり高すぎたりするため、水素原子の
ＴＰＴへのドース量が意図するほどの数値には達しない
。
基板温度が低すぎたり高すぎたりするため、水素原子の
ＴＰＴへのドース量が意図するほどの数値には達しない
。
コイル状のプラズマ発生器４には１３．５６ＭＨｚの高
周波を印加して反応器１内に水素プラズマを発生させる
が、そのｖＡＨ２ガス導入量及び反応管の真空度等を調
整してプラズマ発生条件を設定する。
周波を印加して反応器１内に水素プラズマを発生させる
が、そのｖＡＨ２ガス導入量及び反応管の真空度等を調
整してプラズマ発生条件を設定する。
なお、別のプラズマ発生方法として、マイクロ波あるい
はＥＣＲを使用することも可能である。
はＥＣＲを使用することも可能である。
こうした方法・装置でｐｏｌｙ−５ｉ ＴＦＴに水素処
理を行なった場合、従来例である前記（３）の場合と同
様、反応器のサイズを選ぶことによって多数枚の処理が
可能であり、大幅なスループット向上が達成でき、また
、前記（３）では不充分であったＴＦＴへの水素処理効
果もプラズマを用いることによって前記（１）及び（２
）並みの効果が１！）られるようになる。
理を行なった場合、従来例である前記（３）の場合と同
様、反応器のサイズを選ぶことによって多数枚の処理が
可能であり、大幅なスループット向上が達成でき、また
、前記（３）では不充分であったＴＦＴへの水素処理効
果もプラズマを用いることによって前記（１）及び（２
）並みの効果が１！）られるようになる。
ここでは、第２図に示したごとき装置即ち、反応器１１
は内径２５０ｍｍの石英チューブの両端をフランジで封
止したものであり、ガス導入部と真空排気部とが設けら
れている。また、反応器１１の外周に設けられた加熱ヒ
ーターにはランプヒーターエ３を使用し、このランプヒ
ーター１３と水素プラズマ発生用の、高周波コイル１４
とを相互に配置した。こうした配置が採用されたことに
より１反応器１１内に収納される複数枚のＴＰＴへの加
熱と放電との均一性が確保される。
は内径２５０ｍｍの石英チューブの両端をフランジで封
止したものであり、ガス導入部と真空排気部とが設けら
れている。また、反応器１１の外周に設けられた加熱ヒ
ーターにはランプヒーターエ３を使用し、このランプヒ
ーター１３と水素プラズマ発生用の、高周波コイル１４
とを相互に配置した。こうした配置が採用されたことに
より１反応器１１内に収納される複数枚のＴＰＴへの加
熱と放電との均一性が確保される。
一方、石英基板（２５０ｍｍ Ｘ ５０ｍｍ Ｘ １
、６ｍｍ）上に、ρｏｌｙ−５ｉ膜を半導体活性層とし
、かつ、その熱酸化膜をゲート絶縁膜としたＭＯＳ型の
ＴＰＴを用意した。
、６ｍｍ）上に、ρｏｌｙ−５ｉ膜を半導体活性層とし
、かつ、その熱酸化膜をゲート絶縁膜としたＭＯＳ型の
ＴＰＴを用意した。
ｐｏｌｙ−３Ｌ膜はＬＰ−ＣＶＤ法（温度６３０℃１反
応ガスＳｉＨ，。
応ガスＳｉＨ，。
流量１５０３ＣＣＭ、圧力０．１２ｔｏｒｒ）によって
、また、ゲート絶縁膜はドライ酸化法（温度１０２５℃
、反応ガス０． （３％ＩＩＣＵ 、流量１０１０３Ｃ
Ｃニよッテ製膜したものである。
、また、ゲート絶縁膜はドライ酸化法（温度１０２５℃
、反応ガス０． （３％ＩＩＣＵ 、流量１０１０３Ｃ
Ｃニよッテ製膜したものである。
反応器１１内に、ＴＦＴ１２をガス上流側に１０枚、下
流側に１０枚の合計２０枚を石英ボートを用いてセット
した。なお、各１０枚のＴＦＴ１２の両端にはダミーの
石英板も配置させた。
流側に１０枚の合計２０枚を石英ボートを用いてセット
した。なお、各１０枚のＴＦＴ１２の両端にはダミーの
石英板も配置させた。
水素処理条件は、基板温度４００℃、トータルＲＦパ’
ｙ −１，５ＫＷ、 Ｈ２流量５０ＳＣＣＭ、圧力０．
１ｔｏｒｒであり、放電時間は６０分とした。また、
ＴＰＴ基板セットから取り出しまでのトータルの水素処
理時間は１２０分とした。
ｙ −１，５ＫＷ、 Ｈ２流量５０ＳＣＣＭ、圧力０．
１ｔｏｒｒであり、放電時間は６０分とした。また、
ＴＰＴ基板セットから取り出しまでのトータルの水素処
理時間は１２０分とした。
この例における水素処理前のＴＰＴ特性は第３図（ａ）
に示されたとおりであるが、これの水素処理後のＴＰＴ
特性は、第３図（ｂ）に示されたとおり、ＯＮ電流の増
加とＯＦＦ電流の低下とが著しく、水素処理によってＴ
ＰＴ特性が大幅に改善されたことが判る。
に示されたとおりであるが、これの水素処理後のＴＰＴ
特性は、第３図（ｂ）に示されたとおり、ＯＮ電流の増
加とＯＦＦ電流の低下とが著しく、水素処理によってＴ
ＰＴ特性が大幅に改善されたことが判る。
この改善結果は、従来の前記（２）及び（３）の効果と
ほぼ同等である。
ほぼ同等である。
比較のために、水素処理前のＴＰＴを４００℃の水素雰
囲気中でアニールした場合の水素処理効果を第４図にＴ
ＦＩ’特性として示した。水素雰囲気中の熱アニールと
比較して、実施例１の水素処理はその効果が強いことが
判る。
囲気中でアニールした場合の水素処理効果を第４図にＴ
ＦＩ’特性として示した。水素雰囲気中の熱アニールと
比較して、実施例１の水素処理はその効果が強いことが
判る。
本発明の方法によれば、
（ｉ）従来例である前記（１）及び（２）に比べて、水
素処理工程の大幅なスループット向上が計れる。
素処理工程の大幅なスループット向上が計れる。
（ｉｔ）従来例である前記（３）に比べて、十分な水素
処理効果が得られる。
処理効果が得られる。
＜ｍ）従来例である前記（２）と比べて、装置コストの
低減が計れる 等の効果が認められる。
低減が計れる 等の効果が認められる。
第１図及び第２図は本発明方法の実施による好適な装置
の二側の概略図である。 第３図はｐｏｌｙ−５ｉ ＴＦＴの水素処理前と水素処
理後とのＴＰＴ特性を表ねしたグラフである。 第４図は４００℃の水素雰囲気中でアニールした場合の
ＴＰＴ特性を表わしたグラフである。
の二側の概略図である。 第３図はｐｏｌｙ−５ｉ ＴＦＴの水素処理前と水素処
理後とのＴＰＴ特性を表ねしたグラフである。 第４図は４００℃の水素雰囲気中でアニールした場合の
ＴＰＴ特性を表わしたグラフである。
Claims (1)
- （１）ｐｏｌｙ−Ｓｉを活性層とする薄膜トランジスタ
を反応器内で水素処理を施すのに際して、前記反応器の
外部に加熱器及びプラズマ発生器を設け、かつ、その反
応器中に水素を主成分とするガスを導入することを特徴
とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14083789A JPH036028A (ja) | 1989-06-02 | 1989-06-02 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14083789A JPH036028A (ja) | 1989-06-02 | 1989-06-02 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036028A true JPH036028A (ja) | 1991-01-11 |
Family
ID=15277868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14083789A Pending JPH036028A (ja) | 1989-06-02 | 1989-06-02 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036028A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648276A (en) * | 1993-05-27 | 1997-07-15 | Sony Corporation | Method and apparatus for fabricating a thin film semiconductor device |
-
1989
- 1989-06-02 JP JP14083789A patent/JPH036028A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648276A (en) * | 1993-05-27 | 1997-07-15 | Sony Corporation | Method and apparatus for fabricating a thin film semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6017779A (en) | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device | |
| US5132754A (en) | Thin film silicon semiconductor device and process for producing thereof | |
| JP2585118B2 (ja) | 薄膜トランジスタの作製方法 | |
| US5236850A (en) | Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing | |
| US5840600A (en) | Method for producing semiconductor device and apparatus for treating semiconductor device | |
| US6124154A (en) | Fabrication process for thin film transistors in a display or electronic device | |
| JP3353514B2 (ja) | プラズマ処理装置、プラズマ処理方法及び半導体装置の作製方法 | |
| US5581102A (en) | Transistor and method for manufacturing the same | |
| US5627089A (en) | Method for fabricating a thin film transistor using APCVD | |
| US5387542A (en) | Polycrystalline silicon thin film and low temperature fabrication method thereof | |
| JP4200618B2 (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| US20050136576A1 (en) | Plasma treatment method and plasma treatment apparatus | |
| JP3596188B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2002151693A (ja) | ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置 | |
| JP2000150500A (ja) | シリコン系薄膜の形成方法 | |
| JPH036028A (ja) | 薄膜トランジスタの製造方法 | |
| JP3565910B2 (ja) | 半導体装置の作製方法 | |
| JP3837938B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3565911B2 (ja) | 半導体装置の作製方法 | |
| US6730368B1 (en) | Method of preparing a poly-crystalline silicon film | |
| Sameshima et al. | Improvement in Characteristics of Polycrystalline Silicon Thin-Film Transistors by Heating with High-Pressure H~ 2O Vapor | |
| JP2840802B2 (ja) | 半導体材料の製造方法および製造装置 | |
| JP3221129B2 (ja) | 半導体装置の製法 | |
| JP4222232B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3837934B2 (ja) | 半導体装置の製造方法 |