JPH0361145B2 - - Google Patents

Description

【発明の詳細な説明】 〔背景技術〕 この発明は、周波数として表わされ、少なくと
も一時的に変動する、乗物に生じる可変物理量
を、周波数に比例した数値又は信号に変換し、そ
の後の処理を迅速に行なう事の出来る方法に関す
る。更に、この発明は、この発明の方法が適用さ
れた乗物のアンチスキツド（antiskid）システム
に使用される回路に関する。

この発明の典型的な応用例は、クランクシヤフ
トの回転周波数にもとずく乗物の燃料噴射制御、
クランクシヤフトの回転周波数にもとずく点火時
期の制御、並びに各車輪の回転速度およびこの回
転速度の時間導関数、例えば各車輪の加速度が可
変物理量として検出されるアンチスキツドコント
ロールシステムが挙げられる。

西独特許第2519867号には、ある可変物理量に
応答して周波数変調される信号を、この物理量に
比例した値に変換する閉ループコントロールシス
テムが開示されている。この閉ループコントロー
ルシステムは、減算器とデツドゾーン回路により
駆動される積分器を有する比較器で構成されてい
る。この閉ループコントロールシステムでは、周
波数変調された信号が減算器の一方の入力端子に
供給され、比較器の後段に接続されたフイルタ手
段の出力信号が減算器の他方の入力端子に供給さ
れる。積分器の出力信号が、所定の下限しきい値
レベルよりも小さいか、所定の上限しきい値レベ
ルよりも大きいか、上限と下限のしきい値レベル
の間にあるかにより、デツドゾーン回路は３つの
異なる出力信号を出力する。このシステムでは、
フイルタ手段は必然的に、更に積分器として動作
するメモリと、係数発生器として作動する並列に
配置されたユニツトとで構成される。この係数発
生器の出力信号と、メモリの出力信号は、加算段
において加算され、前記フイルタ手段の出力信号
として出力される。しかしながら、この公知のシ
ステムでは、ダイナミツク動作およびシステムの
安定性という点については余り考慮されていな
い。すなわち、上述した西独特許第2519867号で
はデジタルフエーズロツクループを用いて、周波
数変調された信号を変換するが、発振する傾向が
あり、安定性を確保するために、応答性が悪い。
従つて、所望のダイナミツク動作、すなわち高安
定性、高速応答性、および信号干渉ならびに外乱
に対する非応答性を、同時に得ることができない
という欠点がある。

このような構成において、最適のダイナミツク
動作を得るには、時間の分解能を最大にし、応答
速度を速くし、システムの安定性を良くする必要
がある。しかしながら、これらの要求は相矛盾す
るものであり、妥協点を見付けなければならない
が、だからといつてシステムを不安定にすること
は絶対に避けなければならない。

〔発明の目的〕

この発明の目的は、システムの安定性を損わ
ず、かつ分解能および応答速度の相互の影響を無
くし、分解能と応答速度を高めた、周波数で表わ
される乗物に生じる物理量を周波数に比例した数
値または信号に変換する方法および回路を提供す
ることである。

この発明によれば、周波数変化に、時間により
一時的に外乱が生じる事により、表わされる、乗
物の可変物理量をその後の処理に適した変化量に
比例した数値に変換する方法に於いて、周波数変
化を、フイードバツク信号と結合することによ
り、物理量の時間導関数に対応するに変換し、複
数の所定のしきい値レベルと比較するステツプ
と、変換した信号を積分して変形し、数値信号を
発生するステツプと、周波数変化と結合された変
換した信号にもとづいて上記フイードバツク信号
を発生するステツプとを有している。この数値信
号は、変換された信号が複数の所定のしきい値外
にある場合に伝達特性が変化される変換信号の瞬
時値にもとづいて発生される。なお、この発明が
デイジタル技術を利用して実施されるときには、
上記積分とは累算の意味を含む。即ち、この発明
に於いては、「積分」と「累算」は、同義語であ
る。

これらのステツプにより、物理量の変化、すな
わちこの物理量を間接的に表わす入力信号の変化
に迅速に応答し、外乱が生じた場合には、積分フ
イルタのオーダを低次のオーダに変更し、積分フ
イルタの応答速度を高速から低速に切替え、後段
での処理に使用する数値に外乱を及ぼさないよう
に変換を行なう事ができる。

時間導関数としては、可変物理量に対応した１
次または２次導関数を用いる事ができる。この発
明の好適実施例、即ち、車輪の回転速度を可変物
理量として検出し、評価する自動車ブレーキのア
ンチスキツドコントロールシステムでは、この可
変物理量の２次導関数が、ジヤークとも呼ばれ
る、車輪の加速度変化を表わす。

この発明の方法の一実施例において、外乱は、
例えば車輪センサを制御回路と接続するラインの
緩み接触の結果、もしくは高周波の余計な電磁信
号の検出の結果として外乱が起こるので、これら
のしきい値レベルを越えたジヤーク信号を外乱と
して迅速に検出することが出来る。これらの外乱
は、時間に対する車輪の加速を表わす信号に強い
影響を及ぼすので、結果として得られる、これら
の加速信号の導関数の値は、自動車では物理的に
あり得ないような大きさになる。

従つて、速度信号の第２時間導関数を所定のし
きい値レベルと比較することにより、後段での処
理に外乱が無く、実際の物理量の値、例えば車輪
の回転速度に出来るだけ近い値になるように、信
号変換に際して伝達特性を変化させるタイミング
を決定することのできる簡単で信頼性のある方法
を得る事が出来る。

特に、この発明によれば、物理量の時間導関数
をしきい値レベルと連続的に比較することによ
り、外乱を検出し、さらにこの導関数を表わす信
号を下限のしきい値レベルと比較する事により、
例えばセンサの精度が悪いとか“ハンチング
（hunting）”と呼ばれる、高速に次から次へと起
こる加速と減速、あるいはパルス繰返し周波数と
して表わされる物理的入力変数の“量子化エラ
ー”として必然的に生じる小さな“外乱”を無視
することができる。

この発明のもう一つの特徴は、時刻により一時
的に外乱が生じる周波数変動を、後段処理のため
に、その変動に比例した数値信号に変換する回路
において、比較器と、フイルタ手段と、検出制御
回路を有したことである。比較器は、負入力端子
と正入力端子を有し、正入力端子に、周波数変動
が物理量に比例したパルス列が供給される減算器
と、前記減算器の出力端子に接続された第１積分
器と、前記第１積分器の出力端子に接続され、前
記第１積分器の出力信号が、第１の所定下限しき
い値レベルより低くなつたときに第１出力信号を
出力し、際１の所定上限しきい値レベルを越えた
ときに第２出力信号を出力し、第１下限しきい値
および第１上限しきい値との間にあるときは第３
出力信号を出力するデツドゾーン検出器とを有す
る。フイルタ手段はｎ次（ｎは零より大きい正の
整数）のオーダを有し、デツドゾーン検出器の出
力端子に接続され、出力端子が負入力端子に接続
され、可変伝達特性を有する少なくとも１つのセ
クシヨンを有する。検出制御回路はデツドゾーン
検出器および前記セクシヨンに接続され、物理量
に比例したある値の時間導関数を表わす信号を検
出し、時間導関数信号が、前記第１下限しきい値
レベルおよび第１上限しきい値レベルを越える第
２下限しきい値レベルおよび第２上限しきい値レ
ベルにより取囲まれた領域からはずれた場合に前
記セクシヨンが伝達特性を変更するように制御信
号を供給する。

前記ｎ次のフイルタ手段のｎは１以上、特に２
が望ましい。前記検出制御回路により検出された
信号は可変物理量に比例した値の第１又は第２時
間導関数である。

２次フイルタ手段を使用する場合、前記検出制
御回路は３次の閉ループ制御システムと見なすこ
とができる。この３次閉ループ制御システムは、
応答速度が速く、安定性が良い。しかしながら、
前記３次閉ループ制御システムは、検出制御回路
により外乱が検出されると、３次よりも低いオー
ダになる。すなわち、３次のオーダを減少させる
ことを決定する部分の重み付けにより、２次オー
ダまたは１次オーダの閉ループ制御システムにな
る。この結果フイルタ手段の応答速度が遅くな
る。この結果、高周波信号が混信された入力信号
は、フイルタにより高周波信号が大部分除去さ
れ、高周波信号により干渉は出力信号にはほとん
ど現われない。フイルタ手段は、検出制御回路に
よりそのオーダが低くなると、時間分解能が低く
なるので、相関する物理量の実際の変化を全て詳
細にトレースすることは出来ない。しかしなが
ら、このフイルタ手段は十分な精度で、物理量の
全体のパターンを表わす出力信号を供給し続け
る。この出力信号は外乱が短期間にのみ起こる場
合には、その後の処理に十分使用出来る信号であ
る。従つて、このような回路を備えつつかつこの
発明の方法を達成するためには、入力信号が“正
常”の時、すなわち物理的に意味のある領域内に
ある期間中、応答動作を速くし、分解能を高くす
るようにし、周波数変調として入力信号に含まれ
る物理量の変化のみが出力信号に詳細かつ多少な
タイムラグを有して現われるように、ｎ次のフイ
ルタ手段のダイナミツク動作を最適化している。
しかしながら、入力信号に高周波信号が重畳され
て直ぐにこの信号を詳細に再現するとフアルタ手
段の出力信号は、等しく高調波成分を含むことに
なる。この高調波を打消すために、この発明では
時間分解能のレベルを一時的に下げ、この高調波
が無くなるまでフイルタ手段の応答速度を遅くし
ている。

伝達特性が可変であり、それによりフイルタ手
段を有する閉ループ制御システムのフイルタのオ
ーダが変化するセクシヨンは、比例セクシヨンと
定値信号発生器とで構成するのが望ましい。比例
セクシヨンは“正常”の場合、即ち検出制御回路
からの駆動信号が供給されていない時に付勢さ
れ、定値信号発生器は、外乱が起り、検出制御回
路が応答したときにフイルタ手段に介挿され、こ
のとき比例セクシヨンの付勢は停止される。

定値信号発生器は、後段の積分動作において一
定の加速度が得られるようにパルス列をあらかじ
め決めておくのに用いられる。符号桁を設定する
ことにより、正又は負の一定の加速度をあらかじ
め決める事が出来る。すなわち、外乱を生じた信
号の代わりに予測信号をフイルタ手段に供給し、
一般には比較的短い期間の外乱が生じている期間
中、外乱が無かつた時に得られるであろう出力信
号を継続させることが出来る。

例えば、この発明のシステムをアンチスキツド
システムの閉ループコントロールシステムに用い
た場合、かなり強い外乱が生じても常に真の車輪
速度信号の全体パターンを供給することが出来
る。

〔実施例〕

以下、この発明の一実施例を図面を参照して説
明する。

第１図の閉ループ制御システムに於いて、その
周波数が可変物理量例えば車輪の速度を表わすパ
ルス状の信号ESが入力端子１に供給される。信
号ESは比較器２の入力段に設けられた減算器３
の正入力端子に供給される。減算器３の出力端子
は積分器４に接続され、積分器４の出力端子はデ
ツドゾーン回路５に接続されている。デツドゾー
ン回路５は、第１上限および下限しきい値レベル
OG１およびUG１をそれぞれ定義し、積分器４
の出力信号が前記上限しきい値レベルを越えてい
るか、下限しきい値レベルよりも低いか、上限し
きい値レベルと下限しきい値レベルの間にあるか
により、３つの異なる出力信号をライン６に出力
する弁別器である。デツドゾーン回路５はライン
６を介して、積分器と係数発生器の回路網を有
し、それぞれのアプリケーシヨンに適合するよう
な構成にすることのできるフイルタ手段７と接続
される。

第１図のフイルタ手段は３つの分岐回路からな
る。第１の分岐回路は可変パルス列発生器１３
と、積分器８と、積分器８の出力端子とライン６
を介して直列に接続された比例セクシヨン９を有
している。この分岐回路の出力信号の１つは、加
算段１０の３つの入力端子の１つに供給される。

第２分岐回路は、ライン６に接続された比例セ
クシヨン９′を有している。この比例セクシヨン
９′の出力端子は加算段１０の第２入力端子に供
給される。

第３分岐回路は直列に接続された積分器１２と
比例セクシヨン９″を有する。第３分岐回路への
入力信号は第１分岐回路の積分器８と比例セクシ
ヨン９との間から取られる。比例セクシヨン９″
の出力信号は加算段１０の第３入力端子に印加さ
れ、加算段１０の出力信号は比較器２の減算器３
の入力端子にフイードバツクされ、閉ループが形
成される。

積分器１２の後段に接続された比例セクシヨン
９″の出力信号は周波数変調された入力信号ESに
より表わされる可変物理量を表わし、次段での処
理のために端子１４から出力信号AS１として取
出される。

積分器８の出力信号は信号AS１の第１時間導
関数を表わし、端子１５から信号AS２として出
力される。

全体の構成は３次の閉ループなので、積分器４
の出力端子から、信号AS１の２次時間導関数が
信号AS３として出力される。この実施例では、
信号AS３はライン１６を介して検出制御回路２
０の入力端子に供給され、次段での処理が行われ
る。

検出制御回路２０の入力段には、上限しきい値
レベルOG２と下限しきい値レベルUG２を設定
する第２デツドゾーン回路２１が設けられてい
る。この上限しきい値レベルOG２は、デツドゾ
ーン回路５の上限しきい値レベルOG１より所定
の大きさだけ大きな値であり、且つ下限しきい値
レベルUG２は、デツドゾーン回路５の下限しき
い値レベルUG１より上記所定の大きさだけ小さ
な値である。

信号AS３がデツドゾーン回路２１によりあら
かじめ決められたしきい値レベルOG２および
UG２内にあるかぎり、検出制御回路２０は作動
しない。この場合、デツドゾーン回路５によりフ
イルタ手段７に供給された信号は、デツドゾーン
回路５のしきい値レベルを越えた場合、“通常状
態”で処理され、迅速な信号処理が成されると共
に、小さな干渉信号が除去される。

しかしながら、信号AS３がデツドゾーン回路
２１によりあらかじめ決められた２つのしきい値
レベルOG２またはUG２の１つを越えた場合、
外乱を生じたと判断され、可変パルス列発生器１
３が作動し、フイルタ手段７のオーダを下げる。
これにより、フイルタ手段の信号処理速度が遅く
なり、入力信号ES１に含まれる干渉信号を大部
分取り除き、出力信号AS１に含まれないように
している。可変パルス列発生器１３は、通常デツ
ドゾーン回路５からの信号をそのまま通過させる
が、デツドゾーン回路２１の上限又は下限のしき
い値レベルに応じて、特定の予め設定可能な伝達
特性を有効とするように動作する。このように伝
達特性を換えることにより、通常状態でライン６
を介して供給される信号を通過させ、検出制御回
路２０により外乱が生じたと判断されると、ライ
ン６を介して供給された信号を変化させるか、そ
の信号の代わりに別の信号を供給する。

第２図は、自動車ブレーキのアンチスキツドシ
ステムに使用可能なデジタル閉ループ制御システ
ムを示す。

第２図の回路は第１図の回路と基本的に同じで
ある。すなわち、第２図の回路に於いて比較器２
はフイルタ手段７と結合され、閉制御ループを構
成している。検出制御回路２０は可変パルス列発
生器１３を駆動するように構成されている。可変
パルス列発生器１３は、３つの異なる“伝達特
性”を出力することが出来、その内の１つの伝達
特性を決定する。

第２図のシステム全体は、クロツク信号により
作動するが、マスタクロツクやその他の同様のク
ロツク信号は、説明の簡単のため省略する。

第２図に示すように、閉ループ制御システムの
デジタル回路により、車輪センサから発生され、
パルス間の時間間隔が距離に相当することから車
輪速度並びに時間導関数を含む入力信号ESを形
成するパルス列の各パルスに所定の一定の数値を
割当てる。この割当ては割当て器２３により行わ
れる。割当て器２３は入力された信号にある係数
を掛ける。前記所定の一定の数値は、正の符号桁
により、減算器３を介して積分器４に与えられ
る。ここで、積分器４は、デイジタル回路に於い
ては、アキユムレータレジスタとして形成されて
おり、よつて供給された前記所定の一定の数値
は、積分器４の内容に加算される。積分器４の出
力信号は加速度の時間導関数に相当し、デツドゾ
ーン回路５により監視することにより第１の２つ
のしきい値レベルを予め決定し、他方積分器４の
出力信号はライン１６を介して検出制御回路２０
に供給される。

デツドゾーン回路５は、積分器４の内容が上限
しきい値レベルOG１および下限しきい値レベル
内にあるときは、ライン６上に零信号を出力する
弁別器として動作する。上限しきい値OG１を越
えると、信号＋１がデツドゾーン回路５の出力端
子に現われ、下限しきい値レベルよりも下がると
信号−１が出力端子に現われる。

ライン６を介してデツドゾーン回路５の出力信
号がフイルタ手段７に供給される。フイルタ手段
７は２つの積分器２６および２８で構成され２次
のオーダのフイルタ手段である。これらの積分器
２６および２８はそれぞれ、デイジタル回路に於
いては、アキユムレータレジスタとして形成され
る。このフイルタ手段７の入力段には可変パルス
列発生器１３が設けられている。可変パルス列発
生器１３は伝達特性が可変である（非線形の）係
数生成器であり、２つの伝達チヤンネル１７，１
８を有し、検出制御回路２０により制御される切
替えスイツチ１９により、伝達チヤンネル１７お
よび１８が交互にフイルタ手段７に接続される。
第２図は通常状態を示したものであり、通常ライ
ン６の信号を換えないで通過させるように、ライ
ン６と伝達器１７が接続される。

パルス列発生器１３の出力信号は減算器２５を
介して積分器２６に供給される。積分器２６はア
キユムレータレジスタになるように構成され、加
速度信号AS２を出力する。係数生成器２７は積
分器２６の出力信号を係数Ｍで割り、その結果を
速度積分器２８に供給するとともに、減算器２５
の負入力端子にフイードバツクされる。

速度積分器２８からの出力信号は、可変数値で
ある、車輪速度を表わす信号AS１として出力さ
れる。

速度積分器２８の出力信号は加算段１０の３つ
の入力端子の１つに供給される。加算段１０の第
２入力端子には加速度積分器２６の出力信号が供
給され、第３入力端子には、デツドゾーン回路５
の出力信号が係数生成器２９により係数Ｎと乗算
された値が入力される。加算段１０の第３入力端
子に接続される信号経路は、加算段から出力さ
れ、減算器３の負入力端子にフイードバツクされ
る信号を入力信号ESに生じる変化に出来るだけ
速く調節し、それにより信号を減衰させてシステ
ムが発振するのを防止するために設けられてい
る。

第１図の場合には、ライン１６を介して積分器
４の出力端子に接続された検出制御回路２０は弁
別器として作動するデツドゾーン回路２１および
制御回路２２とで構成される。制御回路２２の構
成の一実施例を、パルス列発生器１３と共に第３
図に示す。

第３図において、制御回路２２は上限しきい値
レベルOG１，OG２、および下限しきい値レベ
ルUG１，UG２に応じて駆動される。下限しき
い値レベルUG２よりも下がつた場合、あるいは
上限しきい値レベルOG２を越えた場合、デツド
ゾーン回路２１は短い間隔のパルス信号を制御回
路２２に出力する。また、加速度の導関数を表わ
す信号AS３（ジヤーク信号）が、デツドゾーン
回路５の下限しきい値レベルUG１又は上限しき
い値レベルOG１を越えた場合、対応するパルス
信号がデツドゾーン回路５（第２図）から制御回
路２２に供給される。

各しきい値レベルUG２，OG２，UG１，OG
１を越えた時に出力されるパルスは制御回路２２
を形成する２つのフリツプフロツプ３１，３２を
セツト又はリセツトする。

フリツプフロツプ３１および３２のＱ出力端子
には通常ロジツク０レベルの信号が現われ、しき
い値レベルOG２またはUG２を越えた時のみ、
即ちデツドゾーン回路２１が、外乱が生じたと判
断したときのみ、出力されたパルスにより対応す
るフリツプフロツプがセツトされる。

通常の場合、フリツプフロツプ３１および３２
のＱ出力端子に現われるロジツク０レベルの信号
は、それぞれインバータ４２および４３を介して
ロジツク１レベルの信号としてANDゲート４４
の２つの入力端子に印加される。この結果、
ANDゲート４５はライン６を介して供給された
パルスを通過させる。ANDゲート４５を通過し
たパルスはORゲート３８を介して、可変パルス
列発生器１３の後段に配置された減算器２５に供
給される。

通常の場合、可変パルス列発生器１３はライン
６を介して供給された入力信号に係数１を掛ける
乗算器、即ちそのまま減算器２５に供給する乗算
器と見なすことが出来る。

逆に、デツドゾーン回路２１が外乱を検出した
ことにより、デツドゾーン回路２１から相関する
ラインを介して供給された信号により２つのフリ
ツプフロツプの１つがセツトされると、ライン３
３またはライン３４に現われるロジツク１レベル
の信号はインバータ４３またはインバータ４２に
よりロジツク０レベルの信号に変換される。この
結果、ゲート４４はロジツク０レベルの信号を出
力し、ゲート４５はフリツプフロツプ３１または
３２がセツトされている限りライン６上の信号の
通過を阻止する。この場合、第２図に示すスイツ
チ１９が切替わり、伝達チヤンネル１７は比較器
２と切離される。

例えば、デツドゾーン回路２１が、外乱がある
と判断すると、第２上限しきい値レベルOG２を
示す積分器４の内容により、フリツプフロツプ３
２がセツトされ、この結果フリツプフロツプ３２
のＱ出力端子からロジツク１レベルの信号が出力
される。この結果ANDゲート３５は、パルス発
生器４１からのパルスが乗算器３９により係数＋
１が乗算されたパルスを通過させる。パルス発生
器４１の繰返しレートは特定の予め決められた加
速度に対応するように設定可能であり、それゆえ
ゲート３５の出力信号はこの加速度を表わすパル
ス繰返しレートであり、ORゲート３７および３
８を介して減算器２５に供給され加速フイルタ
（フイードバツクを有した積分器２６）に於いて
加算される。

他方、デツドゾーン回路２１により第２下限し
きい値レベルUG２を下回つたと判断されると、
フリツプフロツプ３１がセツトされ、乗算器４０
を介してパルス発生器４１と接続されたANDゲ
ート３６が開く。乗算器４０はパルス発生器４１
の出力パルスを係数−１と乗算し、ANDゲート
３６は対応する負の加速度（減速度）を表わすパ
ルス列を出力する。

なお、ライン３３またはライン３４を介して
ANDゲート４４をフリツプフロツプ３１および
３２の各Ｑ出力端子に接続するかわりに出力端
子に接続しても良い。この場合、インバータ４２
および４３は不要となる。

第４図において、一番下のラインは端子１を介
して比較器２の減算器３の正入力端子に供給され
る入力信号ESを示す。この入力信号は、車輪に
一致させてリングギアを回転させ、ギアの歯がセ
ンサを通過したとき短い間隔のサージ電圧を生じ
ることにより得られる一連のパルスから成る。こ
のようにして得られたパルスは、そのパルス間隔
により表わされる情報、即ち車輪回転速度と時間
導関数、特にこの車輪に生じる加速度とジヤーク
を変更することのないように、公知の方法で、パ
ルス整形器により処理され、システムクロツク信
号に同期される。即ち、この入力信号ESの各パ
ルス、並びに車輪の回転状態（速度、減速度、加
速度）を表わすパルス間隔は、それぞれパルス間
隔により表わされる車輪状態についての固有情報
を変更することなしに、公知の手法で処理（パル
ス整形、同期化、等）される。

第４図に示す閉ループ制御システムの入力端子
に印加されるパルス列の各セクシヨンは次の通り
である。セクシヨンは始めに小さい減速を示
し、その後ある加速を示している。セクシヨン
は、加速変化を示すジヤーク信号が過度であるよ
うな突然大きく加速した場合を示す。セクシヨン
では車輪の回転速度が再び減速し、この結果パ
ルス間隔が大きくなり、セクシヨンでは相関す
るジヤーク信号が過度であると見なすことが出来
るほど減速が進み、セクシヨンでは加速により
再び車輪の回転速度が増大している。

第４図の一番下に描かれた信号に反映された上
述の処理は、第２図の積分器４の内容Ｚを信号
ESに応じて示すことにより更に明らかになる。
積分器４の内容の詳細に入る前にデジタル閉ルー
プ制御システムの機能の一般的なモードについて
簡単に説明する。

入力信号のパルス列はワードクロツク、即ちレ
ジスタのバイナリデジツトワードの処理レートに
相当する一定のクロツクで走査される。走査によ
つて生じたジツターはフイルタにより除去され
る。

この発明の閉制御ループは以下の如く動作す
る。入力信号ESのパルスが端子１に於いて走査
されると減算器３を介して、正の符号を有したあ
る数値が積分器４を形成するアキユムレータレジ
スタに入力される。他方、ワードクロツク毎に、
加算段１０の出力端子に現われる数値は減算器３
の負入力端子に供給することによりレジスタ４の
内容から減算される。

今、車輪速度が変わらない定常状態にあり、こ
の車輪速度の時に入力端子１に印加されたパルス
の繰返しレートはワードクロツクレートの1/3で
あり、積分器４において１回の加算に対して正確
に３回の減算が行われると仮定する。

定常状態において積分器４の内容が変化しない
ようにするために、加算段１０の出力端子に表わ
れる数値は入力端子に供給された数値の3/1であ
る必要がある。

定常状態ではデツドゾーン回路５も加速積分器
２６も出力信号を供給しないので、加算段１０の
出力端子に現われる数値は速度積分器２８の内容
あるいは端子１４に現われる信号AS１に等しい。
第４図において、積分器４の内容Ｚはパルス信号
ESの上に示されている。更に、デツドゾーン回
路５により弁別されるしきい値レベルOG１，
UG１およびデツドゾーン回路２１により弁別さ
れるしきい値レベルOG２，UG２も示されてい
る。

第４図は、積分器４の出力信号（内容Ｚ）が所
定のしきい値を越えたときに、信号UG１，UG
２，OG１，OG２が生成されるということを示
している。デツドゾーン回路２１のしきい値OG
２，UG１を越えたとき、後述するような、特に
第３図乃至第５図に関する第37頁第７行目以降に
述べるような態様で、フイルタ手段７の伝達特性
が変更される。

デツドゾーン回路５は、アンチスキツドコント
ロールシステムでは問題にならない車輪のハンチ
ング（hunting）、即ち周期的な、速度の小さな上
下動か、あるいは車輪と一体となつて回転するリ
ングギアの歯のピツチが不正確であるとか、端子
１に現われる入力パルスの走査ジツタ、即ち上述
したように閉ループ制御システムのワードクロツ
クに、車輪センサにより出力されたパルスを同期
させることにより生じる走査ジツタなどにより起
こる純粋な外乱のいずれかにより生じる量子化エ
ラーおよび入力パルスの間隔が短くなる変化を消
去することができる。

デツドゾーン回路５からフイルタ手段７に送ら
れた信号は可変パルス列発生器１３に供給され、
ライン６を介して第３図に示すANDゲート４５
に供給される。

第４図の一番上のラインに示す様に、ANDゲ
ート４４はロジツク１レベルの信号を出力するの
で、ANDゲート４５はデツドゾーン回路５の＋
１信号を通過させ、ORゲート３８を介して加算
段２５に供給され、加速フイルタ（フイードバツ
クを有した積分器２６）の内容に加算される。他
方、積分器２６の出力信号は端子１５を介して後
段に供給され更に処理が成される。積分器２６の
出力信号は更に加算段１０の第２入力端子に供給
され、加算結果の数値が比較器２の入力端子にフ
イードバツクされ、速度積分器２８の数値と比較
される。更に、加速フイルタ２６の出力信号は係
数生成器２７により割算が行われ、速度積分器２
８に供給され、この結果速度積分器２８の内容が
デツドゾーン回路５により決定された速度増分に
調節される。

同時に、係数生成器２７の出力信号は減算器２
５の負入力端子にフイードバツクされる。従つ
て、デツドゾーン回路５が信号を出力しない場
合、加速積分器２６の内容は所定の時定数で零に
再び戻り、この結果、これ以上入力信号は速度積
分器２８に供給されず、その数値は再び一定の値
になる。

しかしながら、第４図では入力信号のパターン
が異なつている。これは第１上限しきい値レベル
OG１を越えた後、第２上限しきい値レベルOG
２を越える様な非常に短い時間の間に２つの連続
した入力パルスが現われるためである。この状態
は検出制御回路２０内のデツドゾーン回路２１に
より検出され、デツドゾーン回路２１は短期間の
正パルスを出力し、このパルスはフリツプフロツ
プ３２のセツト入力に供給され、この結果フリツ
プフロツプ３２のＱ出力信号はロジツク０レベル
からロジツク１レベルに変わる。

ライン３３上のロジツク１レベル信号はインバ
ータ４３で反転されるので、ANDゲート４４は
ロジツク０レベルの信号を出力する。この結果、
ANDゲート４５はデツドゾーン回路５からの信
号の通過を阻止する。

他方ライン３３上のロジツク１レベルの信号に
より、ANDゲート３５が開く。このため、パル
ス発生器４１のパルスが係数１と乗算されたパル
スがANDゲート３５、QRゲート３７を通つて加
速積分器２６の前段の減算器２５に供給される。

第２上限しきい値レベルを越えると、上述した
通常状態に於いて可変パルス列発生器１３により
行われる乗算機能（乗算係数１）を限定した機能
に切替える。この場合、デツドゾーン回路５によ
り供給された信号に関係無く、発振器４１により
発生されたパルス列が一定の繰返しレートで可変
パルス列発生器１３を通過する。

上述したように、この繰返しレートはある加速
度を表わす様に選択され、正の加速度および負の
加速度の両方に同じ絶対値を用いることが出来る
と言う利点がある。

従つて、第２上限しきい値レベルOG２を越え
た時に現われる“外乱”の場合、可変パルス列発
生器１３を上述したように切替えることにより、
定数値が減算器２５を介して加速度積分器２６に
供給され、この結果フイルタ手段７の出力信号
AS１は外乱を生じた真の車輪速度ではなく予測
パルスを表わす。パルス発生器４１の繰返しレー
トを適切に選択することにより、特に減速の場合
に、自動車の最大減速度に対応するパターンの後
にこの予測信号が続くように達成できる。それゆ
え、“外乱状態”が続いている間発生される予測
信号は、車輪に生じる加速と減速をすべて詳細に
トレースするわけではないが、実際の車輪速度信
号の値に出来るだけ速く近ずくので最小限の時間
で、２つの信号が一致し、デツドゾーン回路５に
より供給されたパルスをそのまま通過するように
可変パルス列発生器１３を“通常状態”に再び戻
ることが出来る。

第４図において、この可変パルス発生器１３の
“通常状態”への戻りはES信号の10番目の入力パ
ルスとして示されている。すなわち、第２上限し
きい値レベルOGよりも下方向に下がり、積分器
４の内容Ｚが第１上限しきい値レベルOG１より
も下がつた場合、前記可変パルス列発生器１３の
“通常状態”への戻りは起こらない。それゆえ、
この推測信号は真の車輪速度信号と結合し、フイ
ルタ手段７から出力される。

しきい値レベルOG１，OG２に関連して述べ
た処理と同様の処理が、車輪の減速に対応した下
限しきい値レベルUG１，UG２について示され
ている。

第５図において、ゲート４４の反転出力信号が
一番下のラインに示されている。ロジツク１レベ
ルの信号は“外乱”を表わし、ロジツク０レベル
の信号は“通常状態”を表わす。

ゲート信号の上に示す図において、車輪の速度
ｖが時間に対して示されている。この図におい
て、実線は真の車輪速度を示し、破線はセンサに
外乱が生じた場合の予測信号を、垂直線は、例え
ば車輪センサからのリード線が閉ループ制御シス
テムと緩く結合していたり、高周波干渉信号を検
出したりすることにより生じた外乱を示してい
る。

第５図に示すように、車輪速度がある点まで徐
徐に増大し、その点で水平タンジエントラインを
描いている。この“定速状態”の後、干渉信号が
発生し、実際の車輪速度は急激に減少する。これ
は物理的可変システムでは起り得ないので、加速
度変化すなわちジヤークに等しい。この状態は第
５図の網掛け扇状部で示される検出制御回路２０
のデツドゾーン回路２１により検出される。この
網掛け扇状部はジヤーク信号に対する第２上限お
よび下限しきい値レベル、即ちデツドゾーン回路
２１により定義されるしきい値レベルOG２およ
びUG２により開く。この網掛け扇状部は“見込
みゾーン”を定義している。外乱が生じていない
場合には、チエツクしている信号は、物理的な意
味に於いて、この見込みゾーン内のみを、移動す
ることができる。

閉ループ制御システムの入力端子に生じる信号
によりこの見込み扇状部の領域が形成されるの
で、この発明の閉ループ制御システムにより外乱
と判断される。検出制御回路はフイルタ手段７の
動作速度を遅くするので、外乱を生じた入力信号
の代わりに、推進信号をフイルタ手段７の速度出
力端子１４から出力する。この推測信号は第５図
において破線で示されている。

この破線は最初発振器４１により予め決められ
た一定の加速度と異なる曲線を有している。これ
は、発振器４１から乗算器４０、ANDゲート３
６、ORゲート３７および３８、および減算器２
５を介して加速積分器２６に供給された数値は積
分器２６に既に格納されている加速値に加算さ
れ、次第に減衰する。従つて、この発明によれ
ば、第５図における破線は最初、外乱のない、真
の車輪速度が外乱を生じる前の短時間有するスロ
ープと同じスロープを有し、その後、発振器４１
により予め決められた正又は負のスロープを有し
たカーブに徐々に結合する。

第５図の第２見込み扇状部５１は、外乱が引き
続き生じているので推測信号によりその方向を決
定し、閉ループ制御システムの外乱を生じた入力
信号が非常に急激な正のスロープを有した場所を
識別する。このようなスロープは過度の、即ち物
理的に意味のない正のジヤーク信号が生じた場合
に急激なスロープであると判断する。この実施例
では第２上限しきい値を下方向に横切るので可変
パルス列発生器１３は“通常状態”に戻ることな
く、それまで供給されていた負の加速を示してい
たパルスの代わりに正の加速を示すパルスを供給
する。

第５図において、この状態は上方向に曲がつた
破線に反映されている。この破線は扇状部５２に
おいて再び干渉信号が生じるので再び下方向にカ
ーブを描き第２下限しきい値レベルUG２を越え
る。

さらに進むと、閉ループ制御システムの入力段
に現われる信号は、ある期間外乱を生ぜず、最小
値になつて、再び上昇する。

しかしながら、扇状部５２の領域では、その期
間フイルタ手段により発生された予測信号と、真
の車輪速度信号との距離は非常に大きいので、最
初は第１下限しきい値レベルUG１を越えて上方
向に進むことがないのでフイルタ手段７は引き続
き“外乱”モードにある。

この動作状態において、フイルタ手段の応答速
度は通常の動作に於ける応答速度よりも遅いの
で、フイルタ手段７により出力された予測信号は
この期間に生じる車輪の速度パターンを全て詳細
にトレースすることが出来ない。そのかわり、予
測信号は所定の勾配で徐々に減衰し、第１の下限
しきい値レベルUG１を再び越える程度まで２つ
の信号が近似するまで減衰が続く。この状態が第
５図の扇状部５３に示される。

扇状部５４および５５の領域においては外乱が
あるので推測信号と真の車輪速度信号が短期間離
れ、扇状部５６及び５７の領域において生じる外
乱により真の車輪速度信号と予測信号との間に変
動を生じる。

全体として、第５図は、真の車輪速度信号の全
体パターンは、非常に強い外乱があつてもこの発
明の閉ループ制御システムにより正しく再生出
来、内示に外乱はほぼ完全に消去出来ることを示
している。この結果フイルタ手段７の出力端子１
４から得られた速度信号は、干渉信号の消去と、
最速の応答動作または最高の分解能と言う２つの
相矛盾する要求に対して最適の信号が得られる。
この速度信号はさらに電子回路に供給されてさら
に処理される。この電子回路は、１つの以上の車
輪のロツク状態を防止し、最適な自動車の減速を
行なうことが出来るように各車輪のブレーキ圧力
を制御する。

以上述べた如く、この発明によれば、周波数が
所望の情報（例えば、アンチスキツドコントロー
ルシステムに使用される誘導性車輪速度センサの
出力信号、この出力信号の周波数が車輪速度及び
車輪の調子を表わす）を表わす信号を後段の処理
に適した数値あるいは信号に変換する場合に、所
望のダイナミツク動作、すなわち高安定性、高速
応答性、および信号干渉ならびに外乱に対する非
応答性を、検出制御回路２０、及び切り替え可能
なフイルタ手段７により信号AS３のレベルに依
存して伝送特性を変えることにより、同時に得る
ことができます。

以上特定の装置に関連してこの発明の原理につ
いて述べたが、上記記述は例示に過ぎず、この発
明の目的および特許請求の範囲で述べたこの発明
の範囲を制限するものではない。

【図面の簡単な説明】

第１図はこの発明の原理にもとずく閉ループ制
御システムのブロツク図、第２図はこの発明の原
理を自動車のアンチスキツド制御システムに適用
した場合のデジタル閉ループ制御システムのブロ
ツク図、第３図は第２図の部分詳細ブロツク図、
第４図は第２図および第３図に示す回路の各点に
於ける信号を示す図、及び第５図は時間に対して
真の車輪速度がプロツトされた図、および信号干
渉によりフイルタの出力段から得られる、この発
明の閉ループ制御システムにより出力される推測
信号を示す図である。 １……入力端子、２……比較器、３……減算
器、４……積分器、５……デツドゾーン回路、６
……ライン、７……フイルタ手段、８……積分
器、９……比例セクシヨン、１０……加算段、１
２……積分器、１３……可変パルス列発生器、２
０……検出制御回路。

Claims (1)

1. 【特許請求の範囲】 １ 乗り物に生じる可変物理量に対応し且つ時間
   によつて一時的に外乱を生じる周波数変化信号
   を、前記周波数変化に比例し且つ後段での処理に
   適した物理量数値信号に変換する方法において、 前記周波数変化信号を、フイードバツク信号と
   結合することにより、前記物理量数値信号の時間
   導関数に相当する変換信号に変換し、この変換信
   号を複数の所定のしきい値レベルと比較するステ
   ツプと、 前記変換信号が前記複数の所定のしきい値を越
   えたときに、前記変換信号のための伝達特性を変
   化させるステツプと、 前記変換信号を積分して、前記物理量数値信号
   を発生するステツプと、 前記変換信号並びに前記物理量数値信号にもと
   づいて前記フイードバツク信号を発生するステツ
   プと、 を具備することを特徴とする変換方法。 ２ 前記時間導関数は前記物理量数値信号の１次
   導関数であることを特徴とする、特許請求の範囲
   第１項記載の変換方法。 ３ 前記時間導関数は前記物理量数値信号の２次
   導関数であることを特徴とする、特許請求の範囲
   第１項記載の変換方法。 ４ 前記物理量数値信号を発生するステツプは、
   前記複数の所定のしきい値を越えた前記変換信号
   の実際の値の代わりに、所定の物理量に対して少
   なくとも１回の積分を行なうステツプを含むこと
   を特徴とする、特許請求の範囲第１項乃至第３項
   のいずれかに記載の変換方法。 ５ 前記物理量数値信号を発生するステツプは、
   小レベルの許容できる大きさの干渉信号を消去す
   るステツプを含むことを特徴とする、特許請求の
   範囲第４項記載の変換方法。 ６ 前記物理量数値信号を発生するステツプは、
   小レベルの許容できる大きさの干渉信号を消去す
   るステツプを含むことを特徴とする、特許請求の
   範囲第１項乃至第３項のいずれかに記載の変換方
   法。 ７ 乗り物に生じる可変物理量に対応し且つ時間
   によつて一時的に外乱を生じる周波数変化信号
   を、前記周波数変化に比例し且つ後段での処理に
   適した物理量数値信号に変換する回路において、 前記周波数変化信号が正入力端子に供給され且
   つフイードバツク信号が負入力端子に供給される
   減算器と、 前記減算器の出力端子に結合された第１積分器
   と、 前記第１積分器の出力端子に結合され、前記第
   １積分器の出力信号が所定の第１下限しきい値レ
   ベルよりも下がつたとき、第１識別出力信号を供
   給し、前記第１積分器の出力信号が所定の第１上
   限しきい値レベルを越えたとき、第２識別出力信
   号を供給し、前記第１積分器の出力信号が前記第
   １下限しきい値レベルと第１上限しきい値レベル
   との間にあるとき、第３識別出力信号を供給する
   デツドゾーン検出器と、 を有する比較器と、 可変伝達特性を有する少なくとも１つのセクシ
   ヨンを有し、このセクシヨンを通した前記デツド
   ゾーン検出器の出力信号を積分して前記物理量数
   値信号を発生するとともに、前記フイードバツク
   信号を発生するｎ次（ｎは零よりも大きい正の整
   数）のオーダのフイルタ手段と、 前記デツドゾーン検出器および前記セクシヨン
   に接続され、前記物理量数値信号の時間導関数を
   表わす信号を検出し、前記時間導関数が、前記第
   １下限しきい値レベルを下回る所定の第２下限し
   きい値レベルと、前記第１上限しきい値レベルを
   越える所定の第２上限しきい値レベルとで囲まれ
   た領域を逸脱した場合に、前記セクシヨンに制御
   信号を供給してその伝達特性を変化させる検出制
   御回路と、 を具備することを特徴とする変換回路。 ８ 前記ｎは２であり、前記時間導関数信号は前
   記物理量数値信号の１次時間導関数であることを
   特徴とする特許請求の範囲第７項記載の変換回
   路。 ９ 前記ｎは２であり、前記時間導関数信号は前
   記物理量数値信号の２次時間導関数であることを
   特徴とする特許請求の範囲第７項記載の変換回
   路。 １０ 前記制御信号は、前記フイルタ手段の応答
   速度を下げるように、前記セクシヨンに供給され
   ることを特徴とする特許請求の範囲第７項乃至第
   ９項のいずれかに記載の変換回路。 １１ 前記時間導関数信号が前記第２上限及び下
   限しきい値レベルで囲まれた領域内に戻つた時前
   記セクシヨンの伝達特性を元に戻す様に前記制御
   信号が前記セクシヨンに供給されることを特徴と
   する特許請求の範囲第１０項記載の変換回路。 １２ 前記時間導関数信号が前記第１上限および
   下限しきい値レベル内にあるときに前記セクシヨ
   ンの伝達特性を元に戻す様に前記制御信号が前記
   セクシヨンに供給されることを特徴とする特許請
   求の範囲第１１項記載の変換回路。 １３ 前記時間導関数信号が前記第２上限及び下
   限しきい値レベルで囲まれた領域内に戻つた時前
   記セクシヨンの伝達特性を元に戻す様に前記制御
   信号が前記セクシヨンに供給されることを特徴と
   する特許請求の範囲第７項記載の変換回路。 １４ 前記時間導関数信号が前記第１上限および
   下限しきい値レベル内にあるときに前記セクシヨ
   ンの伝達特性を元に戻す様に前記制御信号が前記
   セクシヨンに供給されることを特徴とする特許請
   求の範囲第１３項記載の変換回路。 １５ 前記セクシヨンの伝達特性は前記制御信号
   によりほぼ連続的に変化することを特徴とする特
   許請求の範囲第７項乃至第９項のいずれかに記載
   の変換回路。 １６ 前記セクシヨンの伝達特性はある伝達特性
   から他の伝達特性に急激に変化することを特徴と
   する特許請求の範囲第７項乃至第９項のいずれか
   に記載の変換回路。 １７ 前記フイルタ手段は前記セクシヨンの出力
   端子に接続された第２積分器を有し、前記セクシ
   ヨンは可変パルス列発生器を有することを特徴と
   する特許請求の範囲第７項乃至第９項のいずれか
   に記載の変換回路。 １８ 前記可変パルス列発生器は前記制御信号が
   前記検出制御回路から出力されないとき動作可能
   な比例セクシヨンと、前記制御信号が前記検出制
   御回路から出力されたとき動作可能な定値信号発
   生器とを有することを特徴とする特許請求の範囲
   第１７項記載の変換回路。 １９ 前記比例セクシヨンは１の増幅係数を有す
   ることを特徴とする特許請求の範囲第１８項記載
   の変換回路。 ２０ 前記定値信号発生器は固定の繰返しレート
   を有するパルス列を供給し、前記可変パルス列発
   生器は第１及び第２乗算器を有し、前記第１乗算
   器は前記定値信号発生器の出力端子に接続され、
   前記パルス列が前記第２下限しきい値レベルおよ
   び前記第２上限しきい値レベルの一方を越える場
   合、前記パルス列を負および正の一方のパルス列
   にし、前記第２乗算器は前記定値信号発生器の出
   力端子に接続され、前記パルス列が前記第２下限
   しきい値レベルおび前記第２上限しきい値レベル
   の他方を越える場合、前記パルス列を負および正
   の他方のパルス列にすることを特徴とする特許請
   求の範囲第１８項記載の変換回路。 ２１ 前記物理量数値信号は自動車の車輪の回転
   速度を示すことを特徴とする特許請求の範囲第２
   ０項記載の変換回路。 ２２ 前記物理量数値信号は自動車の車輪の回転
   速度を示すことを特徴とする特許請求の範囲第７
   項乃至第９項のいずれかに記載の変換回路。