JPH0361871A - シミュレーシヨン処理装置 - Google Patents
シミュレーシヨン処理装置Info
- Publication number
- JPH0361871A JPH0361871A JP1196583A JP19658389A JPH0361871A JP H0361871 A JPH0361871 A JP H0361871A JP 1196583 A JP1196583 A JP 1196583A JP 19658389 A JP19658389 A JP 19658389A JP H0361871 A JPH0361871 A JP H0361871A
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- logic
- actual
- input
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は端末装置や小型計算機等、内部の論理が明らか
にされていない市販のLSI等を用いて構成されている
プリント板ユニット及び装置の論理、および、故障シミ
ュレーションに関する。
にされていない市販のLSI等を用いて構成されている
プリント板ユニット及び装置の論理、および、故障シミ
ュレーションに関する。
LSIは自ら設計したものを除きその内部の論理の詳細
は不明であることが多い、内部の論理が記述できること
が前提になっている現在のソフトウェア論理、または、
故障シミュレータではこれらの内部の論理の不明なLS
Iの取扱いは困難である。
は不明であることが多い、内部の論理が記述できること
が前提になっている現在のソフトウェア論理、または、
故障シミュレータではこれらの内部の論理の不明なLS
Iの取扱いは困難である。
これら内部の論理の不明なLSIを含む論理回路のシミ
ュレーションを実現する方法としてLSIの動作をソフ
トウェア的に機能記述する方法がある。これは内部の論
理は不明であっても機能及び動作は公開されているので
これを論理的に表現。
ュレーションを実現する方法としてLSIの動作をソフ
トウェア的に機能記述する方法がある。これは内部の論
理は不明であっても機能及び動作は公開されているので
これを論理的に表現。
定義して、一定の入力データに対して、LSIの動作を
ソフトウェア上で擬似的に動作させ出力期待値としての
出力データを得るものである。この方法は、内部の論理
の不明なLSI等に対して1品種毎に機能及び動作の定
義をしなければならない、特に複雑な機能を持つLSI
をこのように定義する作業は、その動作を記述するため
の動作記述言語の開発と相伴って高度の知識と熟練と時
間を要し、その作業は非常に困難である。さらにこのよ
うにして機能及び動作が定義されたソフトウェアモデル
が、実際のLSIと同じ動作をするかを、すべての場合
についてテストし確認する必要があり、このソフトウェ
アモデルのデパック作業も極めて多大な工数を必要とす
る。
ソフトウェア上で擬似的に動作させ出力期待値としての
出力データを得るものである。この方法は、内部の論理
の不明なLSI等に対して1品種毎に機能及び動作の定
義をしなければならない、特に複雑な機能を持つLSI
をこのように定義する作業は、その動作を記述するため
の動作記述言語の開発と相伴って高度の知識と熟練と時
間を要し、その作業は非常に困難である。さらにこのよ
うにして機能及び動作が定義されたソフトウェアモデル
が、実際のLSIと同じ動作をするかを、すべての場合
についてテストし確認する必要があり、このソフトウェ
アモデルのデパック作業も極めて多大な工数を必要とす
る。
もう1つの方法として、内部論理の不明なLSIについ
ては実際の部品を用いてシミュレーションを行なう方法
がある。このシミュレーション方式に関連するものには
特開昭60−63644号が挙げられる。また、この種
のシミュレーション装置として、 Valid Log
ic社’Real Chip’ Daisy社’PMX
’等米国のワークステーションメーカーによって製品化
されている。これはソフトウェア論理、または、故障シ
ミュレーションを行なうコンピュータシステムに、I1
0装置を通して実際の部品そのものを接続する。シミュ
レーションの過程で実際の部品の入力ピンにあたる部分
に変化が生じたときには、ソフトウェアシミュレータか
ら上記の実際の部品をサブルーチンのように呼び出し、
その出力結果をソフトウェアシミュレーションにフィー
ルドバックすることにより、内部の論理の不明なLSI
を含む論理回路のシミュレーションを実現するものであ
る。
ては実際の部品を用いてシミュレーションを行なう方法
がある。このシミュレーション方式に関連するものには
特開昭60−63644号が挙げられる。また、この種
のシミュレーション装置として、 Valid Log
ic社’Real Chip’ Daisy社’PMX
’等米国のワークステーションメーカーによって製品化
されている。これはソフトウェア論理、または、故障シ
ミュレーションを行なうコンピュータシステムに、I1
0装置を通して実際の部品そのものを接続する。シミュ
レーションの過程で実際の部品の入力ピンにあたる部分
に変化が生じたときには、ソフトウェアシミュレータか
ら上記の実際の部品をサブルーチンのように呼び出し、
その出力結果をソフトウェアシミュレーションにフィー
ルドバックすることにより、内部の論理の不明なLSI
を含む論理回路のシミュレーションを実現するものであ
る。
実際の部品を用いてシミュレーションを行なう場合、ソ
フトウェアシミュレータと実際のハードウェアの動作速
度の違いを考慮する必要がある。
フトウェアシミュレータと実際のハードウェアの動作速
度の違いを考慮する必要がある。
一般にソフトウェアシミュレータの動作速度は、実際の
シミュレーション対象である論理回路に比較して非常に
低速である。また、内部にダイナミックな記憶素子をも
つLSI等は、ある程度の動作速度を満たさねば、内部
の状態が保証されない。
シミュレーション対象である論理回路に比較して非常に
低速である。また、内部にダイナミックな記憶素子をも
つLSI等は、ある程度の動作速度を満たさねば、内部
の状態が保証されない。
このため、単にソフトウェアシミュレータで発生したL
SI入力データを実際のLSIに転送するだけでは、L
SIの最低動作速度を満たすことはできない、この問題
を解決するために、実際の部品を搭載する装置上にシミ
ュレーションの最初からのLSI入力データをすべて履
歴として履歴メモリに蓄えておき、新しい入力データが
ソフトウェアシミュレータから転送されてくる度に、履
歴メモリに蓄えられているシミュレーションの最初の履
歴から新しい入力データまでをLSIの最低動作速度以
上でLSIに入力することにより、LSIの内部状態を
保証する方式が一般に行なわれている。
SI入力データを実際のLSIに転送するだけでは、L
SIの最低動作速度を満たすことはできない、この問題
を解決するために、実際の部品を搭載する装置上にシミ
ュレーションの最初からのLSI入力データをすべて履
歴として履歴メモリに蓄えておき、新しい入力データが
ソフトウェアシミュレータから転送されてくる度に、履
歴メモリに蓄えられているシミュレーションの最初の履
歴から新しい入力データまでをLSIの最低動作速度以
上でLSIに入力することにより、LSIの内部状態を
保証する方式が一般に行なわれている。
論理回路のテストに論理シミュレーションを適用するに
は、先ず、目的のテストを行うために論理回路全体の環
境を設定する必要がある。即ち、論理回路のリセット、
LSI内部のレジスタの初期設定、及び、メモリ等記憶
素子の初期設定が必要である。従来のソフトウェアモデ
ルを使用する場合、このような初期設定をシミュレーシ
ョン開始前にあらかじめモデルの内部に行っておくこと
が可能であった。しかし、実部品をハードウェアモデル
として使用する場合、このような初期設定はシミュレー
ションを通じて行う必要がある。ソフトウェア論理シミ
ュレータは実際の論理回路に比較して非常に低速なため
、シミュレーションによる論理回路のテスト以外に前記
初期設定のためのシミュレーションを実施することは、
シミュレーション時間の増大を招く。
は、先ず、目的のテストを行うために論理回路全体の環
境を設定する必要がある。即ち、論理回路のリセット、
LSI内部のレジスタの初期設定、及び、メモリ等記憶
素子の初期設定が必要である。従来のソフトウェアモデ
ルを使用する場合、このような初期設定をシミュレーシ
ョン開始前にあらかじめモデルの内部に行っておくこと
が可能であった。しかし、実部品をハードウェアモデル
として使用する場合、このような初期設定はシミュレー
ションを通じて行う必要がある。ソフトウェア論理シミ
ュレータは実際の論理回路に比較して非常に低速なため
、シミュレーションによる論理回路のテスト以外に前記
初期設定のためのシミュレーションを実施することは、
シミュレーション時間の増大を招く。
近年の市販LSIの大規模化、高機能化に伴いLSIの
リセットに必要な時間は増大する傾向にある。最新のマ
イクロプロセッサでは、リセットを行うために数百クロ
ックのシミュレーションの実行を必要とするものもある
。又、LSIの内部に持っているメモリ等の記憶容量も
増大する傾向にある。このようなLSIの初期設定をシ
ミュレーションを通じて行うためには、多大なシミュレ
ーション時間を必要とする。
リセットに必要な時間は増大する傾向にある。最新のマ
イクロプロセッサでは、リセットを行うために数百クロ
ックのシミュレーションの実行を必要とするものもある
。又、LSIの内部に持っているメモリ等の記憶容量も
増大する傾向にある。このようなLSIの初期設定をシ
ミュレーションを通じて行うためには、多大なシミュレ
ーション時間を必要とする。
本発明の目的は上記問題を解決すること、即ち、シミュ
レーション開始前に実部品の初期設定を行うことにより
、シミュレーション時間を大幅に削減しシミュレーショ
ンによる論理回路のテストの効率を向上させることにあ
る。
レーション開始前に実部品の初期設定を行うことにより
、シミュレーション時間を大幅に削減しシミュレーショ
ンによる論理回路のテストの効率を向上させることにあ
る。
本発明では、前記問題点を除去するため、実部品を初期
設定する入カバターンを生成する手続きと、入カバター
ンを実部品搭載装置に転送する機構を具備し、シミュレ
ーション開始前に実部品の初期設定を完了した状態に設
定しておく。
設定する入カバターンを生成する手続きと、入カバター
ンを実部品搭載装置に転送する機構を具備し、シミュレ
ーション開始前に実部品の初期設定を完了した状態に設
定しておく。
シミュレーションの開始前に、論理回路のテストに必要
なテスト環境、即ち、実部品の内部の初期状態を設定す
る入カバターンを履歴メモリに入力しておくことにより
、シミュレーションを実行して実部品の初期設定を行う
従来方式と同様な結果を得ることができる。
なテスト環境、即ち、実部品の内部の初期状態を設定す
る入カバターンを履歴メモリに入力しておくことにより
、シミュレーションを実行して実部品の初期設定を行う
従来方式と同様な結果を得ることができる。
以下図面に従い本発明の詳細な説明する。
第1図は本発明の一実施例としての論理シミュレーショ
ンの処理フローである。
ンの処理フローである。
第2図は本発明の一実施例としてのコンピュータシステ
ムの構成図である。
ムの構成図である。
第3図は本発明の一実施例としての実部品搭載装置の構
成図である。実部品搭載装置M24は、それぞれが1個
の実部品を搭載し実部品の出力値を得ることができる実
部品搭載モジュール32と、目的の実部品搭載モジュー
ル32を選択するコントローラ31から構成される。実
部品への入力データは、CPU21よりチャネル23を
通して実部品搭載装置24に転送される。さらに、コン
トローラ31によって目的の実部品35を搭載する実部
品搭載モジュール32に転送される。実部品搭載モジュ
ール32は、ソフトウェア論理シミュレータから送出さ
れた過去の入力データを順次記憶する履歴メモリ33.
入力ラッチ34.実部品35、出力ラッチ36、および
実部品搭載モジュール32全体を制御する実部品コント
ローラ37から構成される。コントローラ31から送出
されたn番目のデータは履歴メモリ33に記憶される。
成図である。実部品搭載装置M24は、それぞれが1個
の実部品を搭載し実部品の出力値を得ることができる実
部品搭載モジュール32と、目的の実部品搭載モジュー
ル32を選択するコントローラ31から構成される。実
部品への入力データは、CPU21よりチャネル23を
通して実部品搭載装置24に転送される。さらに、コン
トローラ31によって目的の実部品35を搭載する実部
品搭載モジュール32に転送される。実部品搭載モジュ
ール32は、ソフトウェア論理シミュレータから送出さ
れた過去の入力データを順次記憶する履歴メモリ33.
入力ラッチ34.実部品35、出力ラッチ36、および
実部品搭載モジュール32全体を制御する実部品コント
ローラ37から構成される。コントローラ31から送出
されたn番目のデータは履歴メモリ33に記憶される。
実部品コントローラ37は、新しいデータが転送されて
くる毎に履歴メモリ33の1番目の入力データからn番
目の入力データまでを順次入力ラッチ34を通して、搭
載実部品35に転送する。履歴メモリ33の最後のデー
タnを実部品35に転送したとき、実部品35の出力を
、出力ラッチ36に保持することにより、n番目の入力
データに対する実部品35の出力結果が出力ラッチ36
に得られ、実部品コントローラ37.コントローラ31
およびチャネル23を経てCPU21上のソフトウェア
論理シミュレータに送出される。
くる毎に履歴メモリ33の1番目の入力データからn番
目の入力データまでを順次入力ラッチ34を通して、搭
載実部品35に転送する。履歴メモリ33の最後のデー
タnを実部品35に転送したとき、実部品35の出力を
、出力ラッチ36に保持することにより、n番目の入力
データに対する実部品35の出力結果が出力ラッチ36
に得られ、実部品コントローラ37.コントローラ31
およびチャネル23を経てCPU21上のソフトウェア
論理シミュレータに送出される。
第4図は本発明の一実施例としての実部品搭載装置の動
作フローである。
作フローである。
ここで実際の論理シミュレーションの処理を詳細に説明
する。
する。
論理シミュレーションを開始する前に、まず論理シミュ
レーションの対象となる論理回路に使用される市販LS
Iのうち、実部品搭載装置24により実際の部品を用い
て論理シミュレーションを行なうものについては、実部
品搭載モジュール32の入力ラッチ35及び出力ラッチ
36に入出力情報が正しくセットできるように良品の実
部品35を接続する。又、従来のソフトウェアモデルに
よる論理シミュレーションを行なう実部品以外の周辺の
論理回路については従来通り論理シミュレーションに必
要な論理情報、および実部品との接続情報を計算機シス
テム20上のソフトウェア論理シミュレータに用意する
。
レーションの対象となる論理回路に使用される市販LS
Iのうち、実部品搭載装置24により実際の部品を用い
て論理シミュレーションを行なうものについては、実部
品搭載モジュール32の入力ラッチ35及び出力ラッチ
36に入出力情報が正しくセットできるように良品の実
部品35を接続する。又、従来のソフトウェアモデルに
よる論理シミュレーションを行なう実部品以外の周辺の
論理回路については従来通り論理シミュレーションに必
要な論理情報、および実部品との接続情報を計算機シス
テム20上のソフトウェア論理シミュレータに用意する
。
以下では、まず第1図を使用してソフトウェアシミュレ
ータ側の処理を詳細に説明する。また、第1図中ステッ
プ11までの処理を、初期設定フニーズとし、以降の処
理をシミュレーションフェーズとする。
ータ側の処理を詳細に説明する。また、第1図中ステッ
プ11までの処理を、初期設定フニーズとし、以降の処
理をシミュレーションフェーズとする。
(1)あらかじめ実部品初期設定ファイル26に登録さ
れている内容に従い、実部品を初期設定する入カバター
ン列を生成する。実部品初期設定ファイル26には、実
部品のリセット、内部レジスタの設定、及び、内部メモ
リの設定等、実部品の初期設定する内容を示している。
れている内容に従い、実部品を初期設定する入カバター
ン列を生成する。実部品初期設定ファイル26には、実
部品のリセット、内部レジスタの設定、及び、内部メモ
リの設定等、実部品の初期設定する内容を示している。
初期設定入カバターン列は、以下のように生成される。
(a) 搭載されている実部品がマイクロプロセッサ
等の場合、内部のレジスタ等を設定する命令語と、設定
するデータからなる実部品への入力列を生成する。
等の場合、内部のレジスタ等を設定する命令語と、設定
するデータからなる実部品への入力列を生成する。
(b)搭載されている実部品がメモリ等の場合、データ
ビン上に被設定データを置き、書き込み制御線にデータ
の書き込みに必要な所定のパルス等を与える入力列を生
成する。
ビン上に被設定データを置き、書き込み制御線にデータ
の書き込みに必要な所定のパルス等を与える入力列を生
成する。
このような入カバターン列を生成する手続きは、搭載す
る実部品毎に作成する必要があるが。
る実部品毎に作成する必要があるが。
す、容易に作ることが可能である。
生成した入カバターン列は、予め実部品搭載装置24上
の目的の実部品35を搭載している実部品搭載モジュー
ル32の履歴メモリ33に転送しておく。(ステップ1
1) (2)シミュレーションによって論理回路のテストを実
施するために、テストデータファイルに登録されている
テストパターンの内、現在のシミュレーション時刻tに
処理すべきテストパターンを取り出す、(ステップ12
) (3)テストパターンをシミュレーション対象論理回路
に入力する。テストパターンに指定された信号線の信号
値を更新し、信号値が変化した場合は後段の論理素子に
信号値を伝搬する。又。
の目的の実部品35を搭載している実部品搭載モジュー
ル32の履歴メモリ33に転送しておく。(ステップ1
1) (2)シミュレーションによって論理回路のテストを実
施するために、テストデータファイルに登録されている
テストパターンの内、現在のシミュレーション時刻tに
処理すべきテストパターンを取り出す、(ステップ12
) (3)テストパターンをシミュレーション対象論理回路
に入力する。テストパターンに指定された信号線の信号
値を更新し、信号値が変化した場合は後段の論理素子に
信号値を伝搬する。又。
あらかじめ過去に発生した信号変化が当該時刻tにイベ
ントとして登録されていた場合、当該イベントを取り出
し後段の論理素子に伝搬する。
ントとして登録されていた場合、当該イベントを取り出
し後段の論理素子に伝搬する。
(ステップ13)
(4)伝搬光の論理素子が実部品以外であれば、(7)
からの処理を行う、(ステップ14)(5)現在のシミ
ュレーションの内容は、論理回路のリセット期間である
かどうかを判定する1通常シミュレーションは、論理回
路のリセット動作から開始される。リセット期間の場合
、実部品をリセットする入カバターンは(1〉において
すでに実部品搭載袋wL24に転送済みのため、実部品
の処理不要であり(9)からの処理を行う。
からの処理を行う、(ステップ14)(5)現在のシミ
ュレーションの内容は、論理回路のリセット期間である
かどうかを判定する1通常シミュレーションは、論理回
路のリセット動作から開始される。リセット期間の場合
、実部品をリセットする入カバターンは(1〉において
すでに実部品搭載袋wL24に転送済みのため、実部品
の処理不要であり(9)からの処理を行う。
リセット期間の判定は実部品のリセット信号ピンを観測
することで容易に行うことができる。
することで容易に行うことができる。
(ステップ15)
(6)実部品へ伝搬される入力データを実部品搭載装置
に転送し、実部品の出力値を受は取る。
に転送し、実部品の出力値を受は取る。
(ステップ16)
(7)実部品以外へ伝搬した入力データの場合、対応す
るソフトウェアモデルを使用して出力値を求める。(ス
テップエフ) (8)ソフトウェアモデル、又は、実部品の出力値に変
化があった場合、遅延時間d後に処理を行うため1時刻
t+dにイベントとして登録する。
るソフトウェアモデルを使用して出力値を求める。(ス
テップエフ) (8)ソフトウェアモデル、又は、実部品の出力値に変
化があった場合、遅延時間d後に処理を行うため1時刻
t+dにイベントとして登録する。
(ステップ18)
(9)シミュレーションを続ける場合、シミュレーショ
ン時刻tを進め、(2)からの処理を行う。
ン時刻tを進め、(2)からの処理を行う。
(ステップ19)
次に、第4図に使用して実部品搭載装置の処理を詳細に
説明する。
説明する。
(1)実部品の初期設定要の入力列、又は、シミュレー
ション用の入力列を転送するために目的の実部品35を
搭載する実部品搭載モジュール32を選択し、n番目の
入力データを転送する。
ション用の入力列を転送するために目的の実部品35を
搭載する実部品搭載モジュール32を選択し、n番目の
入力データを転送する。
(ステップ41)
(2)n番目の入力データを履歴メモリ33のn番目に
追加する。(ステップ42) (3)ここでシミュレーションフェーズの場合は、(4
)からの処理を行う、実部品の初期設定パターンを転送
する初期設定モードの場合は実部品搭載装置の処理を終
了する。(ステップ43)(4)履歴メモリ33より1
人力列を読み出す。
追加する。(ステップ42) (3)ここでシミュレーションフェーズの場合は、(4
)からの処理を行う、実部品の初期設定パターンを転送
する初期設定モードの場合は実部品搭載装置の処理を終
了する。(ステップ43)(4)履歴メモリ33より1
人力列を読み出す。
(ステップ44)
(5)読み出した入力列を入力ラッチ34を介しLSI
35に入力する。(ステップ45)(6) ffi歴メ
セメモリだ読み出すべき入力列がある場合(4)からの
処理に戻る。(ステップ46)(4)から(6)の処理
を繰り返すことにより、搭載LSI35は、先ず履歴メ
モリの前部に登録されていた初期設定パターンを入力し
、リセット及び内部レジスタ等を初M設定することがで
きる0次にシミュレーションのテストパターンが入力さ
れ、シミュレーション開始後に実部品35に転送された
n−1番目間での入力列を実部品35に入力することに
より実部品の内部状態をn−1番目のシミュレーション
終了後の状態に回復させることができる。さらに、n番
目の入力列を実部品35に入力することにより。
35に入力する。(ステップ45)(6) ffi歴メ
セメモリだ読み出すべき入力列がある場合(4)からの
処理に戻る。(ステップ46)(4)から(6)の処理
を繰り返すことにより、搭載LSI35は、先ず履歴メ
モリの前部に登録されていた初期設定パターンを入力し
、リセット及び内部レジスタ等を初M設定することがで
きる0次にシミュレーションのテストパターンが入力さ
れ、シミュレーション開始後に実部品35に転送された
n−1番目間での入力列を実部品35に入力することに
より実部品の内部状態をn−1番目のシミュレーション
終了後の状態に回復させることができる。さらに、n番
目の入力列を実部品35に入力することにより。
実部品35の内部の状態を保証しつつn番目の入力列に
対する出力結果が実部品35の出力ピンに現われる。
対する出力結果が実部品35の出力ピンに現われる。
(7)n番目の履歴を搭載LSIに入力後、LSIの出
力を出力ラッチ36にラッチする。(ステップ47) (8)搭載LSIの出力結果をコントローラ3工。
力を出力ラッチ36にラッチする。(ステップ47) (8)搭載LSIの出力結果をコントローラ3工。
チャネル23を介し、CPU21上で動作するソフトウ
ェア論理シミュレータに転送する。
ェア論理シミュレータに転送する。
(ステップ48)
〔発明の効果〕
本発明では、内部の論理の不明な市販LSI等を実際の
部品を使用し、ソフトウェア部とハードウェアを連動し
た論理シミュレーションを行う装置において、シミュレ
ーション開始前にハードウェアモデル、即ち、実部品を
テストに必要な状態に初期設定を行うことができる。こ
れにより、従来シミュレーションの実行により行ってい
た実部品の初期設定を不要とし、シミュレーション時間
を大幅に削減することが可能となる。又、シミュレーシ
ョンに必要な処理時間を削減することにより、論理回路
のテストの効率を向上させることができる。
部品を使用し、ソフトウェア部とハードウェアを連動し
た論理シミュレーションを行う装置において、シミュレ
ーション開始前にハードウェアモデル、即ち、実部品を
テストに必要な状態に初期設定を行うことができる。こ
れにより、従来シミュレーションの実行により行ってい
た実部品の初期設定を不要とし、シミュレーション時間
を大幅に削減することが可能となる。又、シミュレーシ
ョンに必要な処理時間を削減することにより、論理回路
のテストの効率を向上させることができる。
本発明では論理シミュレーションを例として説明したが
、故障シミュレーションへの適用も容易に可能である。
、故障シミュレーションへの適用も容易に可能である。
第1図は本発明の一実施例としてのシミュレーション処
理フロー、第2図は本発明の一実施例としてのコンピュ
ータシステムの構成図、第3図は本発明の一実施例とし
ての実部品搭載装置の構成図、および、第4図は本発明
の一実施例としての実部品搭載装置の処理フローを示す
。 20・・・コンピュータシステム、21・・・CPU、
22・・・メモリ、23・・・チャネル、24・・・実
部品搭載装置、25・・・I10装置、26・・・ディ
スク装置、27・・・ディスク装置、31・・・コント
ローラ、32・・・実部品搭載モジュール、33・・・
履歴メモリ、34・・・入力ラッチ、35・・・実部品
、36・・・出力ラッチ、37・・・実部品コントロー
ラ。 面 猶 2 図 拓 図
理フロー、第2図は本発明の一実施例としてのコンピュ
ータシステムの構成図、第3図は本発明の一実施例とし
ての実部品搭載装置の構成図、および、第4図は本発明
の一実施例としての実部品搭載装置の処理フローを示す
。 20・・・コンピュータシステム、21・・・CPU、
22・・・メモリ、23・・・チャネル、24・・・実
部品搭載装置、25・・・I10装置、26・・・ディ
スク装置、27・・・ディスク装置、31・・・コント
ローラ、32・・・実部品搭載モジュール、33・・・
履歴メモリ、34・・・入力ラッチ、35・・・実部品
、36・・・出力ラッチ、37・・・実部品コントロー
ラ。 面 猶 2 図 拓 図
Claims (1)
- 1、内部の論理が不明な単一又は複数の市販のLSIを
実装する論理回路の論理、または、故障シミュレーショ
ンにおける、内部の論理の不明なLSIについては単一
又は複数の実際の部品を用い、その内部状態を保証する
ために履歴メモリを具備して入力刺激に対する出力値を
得る手段と、他の論理についてはソフトウェアモデルに
より入力刺激に対する出力値を得るを行う手続きよりな
るシミュレーション装置において、実際の部品が内部に
具備するレジスタ、メモリ等をシミュレーションに必要
な任意の状態に初期設定した上でシミュレーションを開
始する手段を有することを特徴とするシミュレーション
処理装置。2、内部の論理が不明な単一又は複数の市販
のLSIを実装する論理回路の論理、または、故障シミ
ュレーションにおける、内部の論理の不明なLSIにつ
いては単一又は複数の実際の部品を用い、その内部状態
を保証するために履歴メモリを具備して入力刺激に対す
る出力値を得る手段と、他の論理についてはソフトウェ
アモデルにより入力刺激に対する出力値を得る手続きよ
りなるシミュレーション装置において、シミュレーショ
ン対象回路を初期化するために実施するシミュレーショ
ンの間、実際の部品を動作させないように制御する手段
を有することを特徴とするシミュレーション処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196583A JPH0361871A (ja) | 1989-07-31 | 1989-07-31 | シミュレーシヨン処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196583A JPH0361871A (ja) | 1989-07-31 | 1989-07-31 | シミュレーシヨン処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0361871A true JPH0361871A (ja) | 1991-03-18 |
Family
ID=16360158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1196583A Pending JPH0361871A (ja) | 1989-07-31 | 1989-07-31 | シミュレーシヨン処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0361871A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006033357A1 (ja) * | 2004-09-24 | 2006-03-30 | Advantest Corporation | 試験シミュレータ、試験シミュレーションプログラム、及び記録媒体 |
-
1989
- 1989-07-31 JP JP1196583A patent/JPH0361871A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006033357A1 (ja) * | 2004-09-24 | 2006-03-30 | Advantest Corporation | 試験シミュレータ、試験シミュレーションプログラム、及び記録媒体 |
| JP2006090905A (ja) * | 2004-09-24 | 2006-04-06 | Advantest Corp | 試験シミュレータ及び試験シミュレーションプログラム |
| US7502724B2 (en) | 2004-09-24 | 2009-03-10 | Advantest Corporation | Test simulator, test simulation program and recording medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4590581A (en) | Method and apparatus for modeling systems of complex circuits | |
| US4635218A (en) | Method for simulating system operation of static and dynamic circuit devices | |
| US5594741A (en) | Method for control of random test vector generation | |
| US6061283A (en) | Semiconductor integrated circuit evaluation system | |
| US7729877B2 (en) | Method and system for logic verification using mirror interface | |
| US8468475B2 (en) | Conversion of circuit description to an abstract model of the circuit | |
| US5263149A (en) | Integrated circuit logic functions simulator for selectively connected series of preprogrammed PLA devices using generated sequence of address signals being provided between simulated clock cycles | |
| US7475288B2 (en) | Accelerated hardware emulation environment for processor-based systems | |
| JP2002535684A (ja) | 集積回路のリアルバージョンテストとシミュレートバージョンテストを行うシステム | |
| CN119961070A (zh) | 芯片验证方法、装置、计算机设备、计算机可读存储介质和计算机程序产品 | |
| US4891773A (en) | Logic simulation | |
| US5193068A (en) | Method of inducing off-circuit behavior in a physical model | |
| US6505149B1 (en) | Method and system for verifying a source-synchronous communication interface of a device | |
| JP7709996B2 (ja) | 被試験電子デバイスを試験するための装置、方法、およびコンピュータソフトウェア製品 | |
| JPH0361871A (ja) | シミュレーシヨン処理装置 | |
| JP4656929B2 (ja) | エミュレーションシステムとシミュレータとの間でのシミュレーション及び可視化データ転送のための最適化インターフェース | |
| US20070220338A1 (en) | Method and system for generating checkpoints of hardware description language simulations that include a specific model state together with a software testcase state | |
| US20040230414A1 (en) | Method for verification of hardware designs with multiple asynchronous frequency domains | |
| Johnson et al. | Mixed-level simulation from a hierarchical CHDL | |
| Weber | A tool for computer design | |
| WO2003091951A1 (en) | Method and computer program product for generation of bus functional models | |
| Shiva et al. | Simulation attributes of computer hardware description languages | |
| Robison | Applications of logic simulation in design automation at Texas Instruments | |
| KR20050015410A (ko) | 파이프라인 프로세서의 시뮬레이션 방법 | |
| Vitone | Development of innovative techniques and methodologies for analysis and testing of Storage Systems interfaces based on System on Chip |