JPH0362059B2 - - Google Patents
Info
- Publication number
- JPH0362059B2 JPH0362059B2 JP56012186A JP1218681A JPH0362059B2 JP H0362059 B2 JPH0362059 B2 JP H0362059B2 JP 56012186 A JP56012186 A JP 56012186A JP 1218681 A JP1218681 A JP 1218681A JP H0362059 B2 JPH0362059 B2 JP H0362059B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- words
- word
- processing device
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Processing Of Color Television Signals (AREA)
- Complex Calculations (AREA)
Description
本発明はデジタル情報の処理に関し、特に、テ
レビジヨン・システムにおいてデジタルビデオ信
号を処理する装置に関するものである。 テレビジヨンの信号を処理するデジタル装置は
従来より提案されているが、このような装置の中
でデジタル形ビデオテープレコーダやデジタルビ
デオ信号を送信および／または受信する送信装置
が提案されている。 デジタル信号は普通所定の周波数でアナログ信
号をサンプリングし、そのサンプルの各々を特定
のレベルに割り当てることによりサンプル信号を
デジタル化して発生させる。このレベル値は各サ
ンプル信号を表すデジタルワードのビツト数と同
様に処理の精度を決定する１つの要因である。も
う１つの要因は与えられた時間内に抽出されるサ
ンプルの数、即ちサンプリング周波数である。サ
ンプリング周波数が大きくなればなるほど潜在的
な精度が高くなるのは明らかである。従つて、で
きる限り高いサンプリング周波数を選択すること
が求められ、実際にそうされるが、高いサンプリ
ング周波数には、デジタル形テレビジヨン・シス
テム、たとえばビデオテープレコーダーのいくつ
かの点でいわゆる帯域幅を考慮に入れるためにサ
ンプル数を減らす必要があるという困難な問題が
ある。 デジタルワードがデジタル入力フイルタを通過
した後にデジタルワードを間引くためのデジタル
除算回路を使用し、これによりサンプリング数、
即ちワード率を減少させることが提案されてい
る。これは満足できるものであり、信号を記録す
ることができる。再生する際に、出力補間フイル
ターを使用して当初のワード数を再構成すること
ができる。このような一対の処理は「生成」と名
づけられている。実際には多くの場合たとえば
「クロマキー」技術を利用するときには最終的な
テレビ画像が形成されるまでに多数の「生成」が
ある。入力および出力フイルター処理が各「生
成」において行なわれるならば、フイルターの勾
配特性によつて各「生成」において解像度の低下
が生じるであろう。これは重大な欠点であり、色
成分信号に対しては生成の数に比例してさらに重
大なものとなる。 本発明の目的はデジタル信号をモニター（監
視）し、その信号が先にフイルター処理されてい
るか否かを知り、さらにフイルター処理を行なう
か否かを制御することである。 入力フイルターとして特殊フイルターを使用す
ると有利であり、チエツクおよびフイルター処理
用の装置を単一のユニツトに組合わせていくつか
の部分を共通に使用できるようにするとさらに有
利である。 本発明をより容易に理解するために、以下で添
付の図面と関連させながら例により本発明の一実
施例を説明する。 第１図は「生成」を行なうために使用されるデ
ジタル型ビデオシステムの基本的な部分をブロツ
ク図で示している。第１図に示したシステムへの
入力はすでにデジタル形態である。すなわち各々
が複数のビツト、たとえば８ビツトから構成され
る一連のデジタルワードからできているものと仮
定する。 入力デジタルワードa0，a1〜aoは、フイルター
処理済みワードb0，b1〜boを形成するためにデジ
タルフイルター１を通過され、その後、選択回路
２において処理され、次段の装置、例えばビデオ
テープレコーダー（図示せず）の作用を受ける必
要のあるワードの総数を減少させるために所定の
ワードがワードb0，b0，b1〜boから間引かれる。
この実施例では、ワード数が半分になるようにワ
ードは１つ置きに間引かれる。 例えば、ビデオテープレコーダーにおいて処理
した後の信号を再構成したい場合には、処理済み
のデジタル信号を１ワード置きにゼロと置き換え
る回路３に送り込み、その結果生じた信号を補間
フイルター４に送り込む必要がある。補間フイル
ター４は必ずしも入力フイルター１と同一でなく
ても良いが同一である方が好ましい。「生成」が
生じる毎に補間フイルター４からの出力の減衰は
生成の数が増加するに従つて進行的に大きくなる
ことは明かである。 第２図は入力フイルター１として使用できる、
本発明によるフイルターの１つのタイプを示して
いる。このフイルターは、直列に接続され且つク
ロツク信号によりワード周波数でクロツクされる
２つのワードラツチ１０および１１を具備する。
乗算回路１３，１４，１５および加算回路１６を
使用することにより、３つの入力ワードを比例分
が共に加算され、出力ワードを生成する。 入力デジタルワードをa0，a1，a2，a3とする
と、加算回路１６からの出力ワードは次のような
形態の一連のワードboとなる。 b0＝１／４a-1＋１／２a0＋１／４a1 b1＝１／４a0＋１／２a1＋１／４a2 b2＝１／４a1＋１／２a2＋１／４a3 これらのワードboは次に、第３図の左側に略図
で表わされ且つワード周波数クロツクにより駆動
される入力ワードラツチ２１と２分回路２３から
のワード周波数の1/2で駆動される別のラツチ２
２とを有する回路２へ送られる。さらに別のラツ
チ２４は回路２３の逆位相により駆動されるよう
に図示されているが、通常は存在しない。ラツチ
２２から出力が取出されるが、これは一連のデジ
タルワードであり、ラツチ２１へ送られた一連の
ワードboから交互に１つずつ間引かれたワードか
ら構成されている。 ラツチ２２の出力は記録または送信することが
できるが、ワードａにより構成される当初の信号
を再構成したい場合は、たとえば記憶または送信
されていたワードの間にゼロワードを挿入するこ
とによりワード数を当初の数まで増加させる必要
がある。これば、第３図の右側に図示した回路構
成を使用することにより達成できる。この回路は
ワード周波数の1/2で駆動されるデータセレクタ
スイツチ３０を有し、セレクタスイツチ３０の出
力はワードboかまたはゼロワードがセレクタスイ
ツチの他方の入力に送られるためにゼロワードと
なる。次にデータセレクタスイツチ３０の出力は
ワードラツチ３１によりワード周波数でラツチさ
れ一連のワードcoを形成するが、これらのワード
coは本例では次のような構成となろう。 c-1＝０ c0＝b0＝１／４a-1＋１／２a0＋１／４a1 c1＝０ c2＝b2＝１／４a1＋１／２a2＋１／４a3 c3＝０ 等々 次にワードcoは第４図により詳細に示した補間
フイルター４へ送られる。この入力フイルターの
構成は第２図に示す入力フイルター１と同一であ
ることがわかるので、詳細に説明はせず、このフ
イルターの出力が本例では次のような構成となる
一連のワードdoであることを述べることである。 d0＝１／８a-1＋１／４a0＋１／８a1 d1＝１／16a-1＋１／８a0＋１／８a1 ＋１／８a2＋１／16a3 d1＝１／８a1＋１／４a2＋１／８a3 d3＝１／16a1＋１／８a2＋１／８a3 ＋１／８a4＋１／16 a5 等々 ワードdoは次に回路４７により２倍されてワー
ドeoを形成するが、ここで e0＝2d0 e1＝2d1 等々となる。 上記のような回路（第１図）がカスケードに接
続されると、１つの回路の出力eoが別の回路の入
力aoとなる。回路がカスケードに接続されてもさ
れていないときでも、信号が１以上の上記回路を
通過したか否かに周波数応答が依存すべきでない
こと望むときには、補間フイルタが高いワード率
を低いワード率によつて割り算して得られる値に
等しいワード数だけ空間的に分離された係数のグ
ループに１つだけ非ゼロ乗算係数が存在するよう
な形態であれば、上記の要望は達成できる。即
ち、係数グループは少なくとも１つの異なる係数
によつて分離された係数を有し、補間フイルタ４
がワードboを変えたくないときに補間フイルター
係数に１つだけ非ゼロ値の係数K0が含められる。
ワード率を２：１でワード間引きする場合には、
次のような係数を有するフイルタがこの条件を満
たすことになる。
レビジヨン・システムにおいてデジタルビデオ信
号を処理する装置に関するものである。 テレビジヨンの信号を処理するデジタル装置は
従来より提案されているが、このような装置の中
でデジタル形ビデオテープレコーダやデジタルビ
デオ信号を送信および／または受信する送信装置
が提案されている。 デジタル信号は普通所定の周波数でアナログ信
号をサンプリングし、そのサンプルの各々を特定
のレベルに割り当てることによりサンプル信号を
デジタル化して発生させる。このレベル値は各サ
ンプル信号を表すデジタルワードのビツト数と同
様に処理の精度を決定する１つの要因である。も
う１つの要因は与えられた時間内に抽出されるサ
ンプルの数、即ちサンプリング周波数である。サ
ンプリング周波数が大きくなればなるほど潜在的
な精度が高くなるのは明らかである。従つて、で
きる限り高いサンプリング周波数を選択すること
が求められ、実際にそうされるが、高いサンプリ
ング周波数には、デジタル形テレビジヨン・シス
テム、たとえばビデオテープレコーダーのいくつ
かの点でいわゆる帯域幅を考慮に入れるためにサ
ンプル数を減らす必要があるという困難な問題が
ある。 デジタルワードがデジタル入力フイルタを通過
した後にデジタルワードを間引くためのデジタル
除算回路を使用し、これによりサンプリング数、
即ちワード率を減少させることが提案されてい
る。これは満足できるものであり、信号を記録す
ることができる。再生する際に、出力補間フイル
ターを使用して当初のワード数を再構成すること
ができる。このような一対の処理は「生成」と名
づけられている。実際には多くの場合たとえば
「クロマキー」技術を利用するときには最終的な
テレビ画像が形成されるまでに多数の「生成」が
ある。入力および出力フイルター処理が各「生
成」において行なわれるならば、フイルターの勾
配特性によつて各「生成」において解像度の低下
が生じるであろう。これは重大な欠点であり、色
成分信号に対しては生成の数に比例してさらに重
大なものとなる。 本発明の目的はデジタル信号をモニター（監
視）し、その信号が先にフイルター処理されてい
るか否かを知り、さらにフイルター処理を行なう
か否かを制御することである。 入力フイルターとして特殊フイルターを使用す
ると有利であり、チエツクおよびフイルター処理
用の装置を単一のユニツトに組合わせていくつか
の部分を共通に使用できるようにするとさらに有
利である。 本発明をより容易に理解するために、以下で添
付の図面と関連させながら例により本発明の一実
施例を説明する。 第１図は「生成」を行なうために使用されるデ
ジタル型ビデオシステムの基本的な部分をブロツ
ク図で示している。第１図に示したシステムへの
入力はすでにデジタル形態である。すなわち各々
が複数のビツト、たとえば８ビツトから構成され
る一連のデジタルワードからできているものと仮
定する。 入力デジタルワードa0，a1〜aoは、フイルター
処理済みワードb0，b1〜boを形成するためにデジ
タルフイルター１を通過され、その後、選択回路
２において処理され、次段の装置、例えばビデオ
テープレコーダー（図示せず）の作用を受ける必
要のあるワードの総数を減少させるために所定の
ワードがワードb0，b0，b1〜boから間引かれる。
この実施例では、ワード数が半分になるようにワ
ードは１つ置きに間引かれる。 例えば、ビデオテープレコーダーにおいて処理
した後の信号を再構成したい場合には、処理済み
のデジタル信号を１ワード置きにゼロと置き換え
る回路３に送り込み、その結果生じた信号を補間
フイルター４に送り込む必要がある。補間フイル
ター４は必ずしも入力フイルター１と同一でなく
ても良いが同一である方が好ましい。「生成」が
生じる毎に補間フイルター４からの出力の減衰は
生成の数が増加するに従つて進行的に大きくなる
ことは明かである。 第２図は入力フイルター１として使用できる、
本発明によるフイルターの１つのタイプを示して
いる。このフイルターは、直列に接続され且つク
ロツク信号によりワード周波数でクロツクされる
２つのワードラツチ１０および１１を具備する。
乗算回路１３，１４，１５および加算回路１６を
使用することにより、３つの入力ワードを比例分
が共に加算され、出力ワードを生成する。 入力デジタルワードをa0，a1，a2，a3とする
と、加算回路１６からの出力ワードは次のような
形態の一連のワードboとなる。 b0＝１／４a-1＋１／２a0＋１／４a1 b1＝１／４a0＋１／２a1＋１／４a2 b2＝１／４a1＋１／２a2＋１／４a3 これらのワードboは次に、第３図の左側に略図
で表わされ且つワード周波数クロツクにより駆動
される入力ワードラツチ２１と２分回路２３から
のワード周波数の1/2で駆動される別のラツチ２
２とを有する回路２へ送られる。さらに別のラツ
チ２４は回路２３の逆位相により駆動されるよう
に図示されているが、通常は存在しない。ラツチ
２２から出力が取出されるが、これは一連のデジ
タルワードであり、ラツチ２１へ送られた一連の
ワードboから交互に１つずつ間引かれたワードか
ら構成されている。 ラツチ２２の出力は記録または送信することが
できるが、ワードａにより構成される当初の信号
を再構成したい場合は、たとえば記憶または送信
されていたワードの間にゼロワードを挿入するこ
とによりワード数を当初の数まで増加させる必要
がある。これば、第３図の右側に図示した回路構
成を使用することにより達成できる。この回路は
ワード周波数の1/2で駆動されるデータセレクタ
スイツチ３０を有し、セレクタスイツチ３０の出
力はワードboかまたはゼロワードがセレクタスイ
ツチの他方の入力に送られるためにゼロワードと
なる。次にデータセレクタスイツチ３０の出力は
ワードラツチ３１によりワード周波数でラツチさ
れ一連のワードcoを形成するが、これらのワード
coは本例では次のような構成となろう。 c-1＝０ c0＝b0＝１／４a-1＋１／２a0＋１／４a1 c1＝０ c2＝b2＝１／４a1＋１／２a2＋１／４a3 c3＝０ 等々 次にワードcoは第４図により詳細に示した補間
フイルター４へ送られる。この入力フイルターの
構成は第２図に示す入力フイルター１と同一であ
ることがわかるので、詳細に説明はせず、このフ
イルターの出力が本例では次のような構成となる
一連のワードdoであることを述べることである。 d0＝１／８a-1＋１／４a0＋１／８a1 d1＝１／16a-1＋１／８a0＋１／８a1 ＋１／８a2＋１／16a3 d1＝１／８a1＋１／４a2＋１／８a3 d3＝１／16a1＋１／８a2＋１／８a3 ＋１／８a4＋１／16 a5 等々 ワードdoは次に回路４７により２倍されてワー
ドeoを形成するが、ここで e0＝2d0 e1＝2d1 等々となる。 上記のような回路（第１図）がカスケードに接
続されると、１つの回路の出力eoが別の回路の入
力aoとなる。回路がカスケードに接続されてもさ
れていないときでも、信号が１以上の上記回路を
通過したか否かに周波数応答が依存すべきでない
こと望むときには、補間フイルタが高いワード率
を低いワード率によつて割り算して得られる値に
等しいワード数だけ空間的に分離された係数のグ
ループに１つだけ非ゼロ乗算係数が存在するよう
な形態であれば、上記の要望は達成できる。即
ち、係数グループは少なくとも１つの異なる係数
によつて分離された係数を有し、補間フイルタ４
がワードboを変えたくないときに補間フイルター
係数に１つだけ非ゼロ値の係数K0が含められる。
ワード率を２：１でワード間引きする場合には、
次のような係数を有するフイルタがこの条件を満
たすことになる。
【表】
ラインからラインへ規則的順序で間引きされる
ワード率に対するこれら２次元の例は、１ライン
当りの最初のワード数、即ち奇数のワード数と仮
定する。更に、奇数個の非ゼロ項がワード率を減
少させるために偶数整数の率で必要であると考え
られる。 当初の例では、ｎが偶数であれば、フイルタ処
理の結果として以下のようになる。 eo-1＝（eo-2＋eo）／２ eo+1＝（eo＋eo+2）／２ 従つて、フイルターの入力において以下の関係
があれば、これは信号が既にフイルタ処理されて
しまつたか否かを示すことができ、信号はフイル
タ処理信号の特性を有している。 ao-1＝（ao-2＋ao）／２ ao+1＝（ao＋ao+2）／２ 例えば、後者の例は各信号が同じである均一な
フイードにおいて生じる。 これが生じることはいつでも、aoの値がboの代
わりに直接使用できる。これは最初の符号化にお
けるboの値及び後続の符号化におけるboの値が同
じであることを確かめるために十分であると共に
既にフイルタ処理した画像の全ての部分における
連続的なフイルタ処理を防止することを確かめる
ために十分である。特殊効果においては前景には
フイルタ処理が行われないが背景にはフイルタ処
理される、またはこの逆の処理が行われることが
ある。 より一般的に言えば、ｎが偶数でありフイルタ
ーがk-3，０，k-1，k0，k+1，０，k+3のタイプで
ある場合、また k-3ao-4＋k-2ao-2＋k1ao ＋k3ao+2−k0ao-1＝０ ……１ および k-3ao-2＋k-1ao＋k1ao+2 ＋k3ao+4−k0ao+1＝０ ……２ のような項の場合、信号はフイルター処理された
ものとして扱い、フイルターをバイパスさせるべ
きである。 即ち、式(1)は次のように展開できる。 K-3a′o-4＝K-3K0bo-4 K-1a′o-2＝K-1K0bo-2 K1a′o＝K1K0bo K3a′o+2＝K3K0bo+2 故に、 K-3a′o-4＋K-1a′o-2＋K1a′o ＋K3a′o+2＝K0｛K-3bo-4＋K-1bo-2 ＋K1bo＋K3bo+2｝＝K0a′o-1 従つて、 K-3a′o-4＋K-1a′o-2＋K1a′o ＋K3a′o+2−K0a′o-1＝０ このようにデジタル信号のサンプルaoが式(1)を
満たせば、そのデジタル信号は以下の係数を有す
る１次元補間フイルタ４から出力される信号の特
性を有することになる。即ち、フイルタ処理が行
われたことになる。式(2)についても同様なことが
言える。 第５図は入力信号をモニターして入力信号が先
にフイルター処理されているか否かを確認するた
めの入力フイルターと装置の組合わせの好ましい
実施例を示す。このような組合わせは必要ではな
いが、たとえばクロマキーにはほぼ不可欠である
１ワード単位で監視を行うときに有利であると思
われる。回路のフイルター部分は第２図のフイル
ター部分に類似している。 入力ワードａはラツチ５１へ送られ、次にラツ
チ５１と直列の別のラツチ５２へ送られる。２つ
のラツチはクロツク信号によりワード周波数で制
御される。加算回路５３は、入力ワードｎ＋１と
入力ワードｎ−１であつたラツチ５２からの出力
とを加算し、その結果得られる加算信号が乗算ま
たはスケーリング回路５４を介して加減回路５５
へ送られ、そこで入力ワードｎを表わすラツチ５
１の出力がスケーリング回路５６によるスケーリ
ングの後この加算信号に加算されるか、または加
算信号から減じられる。ラツチ５１の出力はまた
別のラツチ５７へも送られ、ラツチ５７の出力は
データセレクタ５８の一方の入力へ送られる。デ
ータセレクタ回路５８の出力はラツチ５９へ送ら
れる。データセレクタ回路５８の他方の入力には
ラツチ６０を介して加減回路５５からの交互の出
力信号が供給される。 ラツチ６０の出力は第３図に示したラツチ２２
の出力と同一であり、従つてデータセレクタ回路
５８がラツチ６０からデータを受信するように制
御される場合、ラツチ５９からの出力はデジタル
式にフイルタ処理された信号である。 第５図に示した回路の残りの部分は、回路５８
への入力をモニターしてその入力がすでにフイル
ター処理されているか否かを確認し且つデータセ
レクタ回路５８を切換えて第５図に示した回路に
よるフイルター処理を受けないことがわかる、ラ
ツチ５７からの信号を受信することによりデータ
セレクタ回路５８の動作を制御するためのもので
ある。従つてこの場合、ラツチ５９からの出力は
回路への入力と同一ではあるが、ただし１つおき
にワードが間引かれる。 このモニタリングは、加減回路５５からの出力
をラツチ６０と同一の周波数でクロツクされるが
これと逆位相である別のラツチ６１へ送ることに
より達成され、比較回路６２においてラツチ６１
の出力を基準数または基準帯域、たとえば０また
は＋１から−１と比較する。比較器の出力は、入
力信号が先にフイルター処理されているか否かを
表示する２進数字である。 １ビツトのラツチ６３がタイミングを目的とし
て設けられており、ラツチ６３の入力および出力
はデータセレクタ回路５８の切換えを制御するた
めに使用されるゲート回路６４への入力として送
られる。 上述の実施例はワード率を係数２だけ減少させ
る。その他の係数、たとえば４も使用できるが、
この場合はそれに伴なつて前述の回路を変更す
る。 先に述べたように、第５図のフイルター部分は
モニター部分と全く別個のものであつても良く、
この場合はフイルターは第２図に示したものと同
一である。好ましい実施例の１つの利点は、すで
にある装置の入力フイルターを交換するだけで良
いということである。 第６図は先に挙げた特殊ケース１に従つた、サ
ンプル数を455から2771/2に半減するための２次
元フイルターの実施例を示す。図の下の部分は動
作の点で第５図の下方の部分と同一であり、上の
部分は第５図の上の部分に類似する動作を行な
う。この場合、455のサンプルはビデオのライン
ごとにとつたものとする。 第５図と第６図が類似していることを考慮して
同様の部分は同じ参照符号で表わし、これらの部
分の詳細な説明は行なわない。しかしながら、２
次元フイルターを構成するためには回路構成部分
を追加することが必要であるので、以下にそれに
ついて説明する。 基本的には、特殊ケース１のような２次元フイ
ルターは１ライン遅延回路および２ライン遅延回
路を提供するために必要である。第６図におい
て、１ライン遅延回路は455ワード遅延回路７０
であり、２ライン遅延回路は911ワードの遅延回
路７１である。回路７０の出力はワードラツチ５
１へ送られ、回路７１の出力は加算回路７２へ送
られて、そこで別のワードラツチ７３の出力に加
算される。加算回路７２の出力は別の加算回路７
３へ送られて、そこでスケーリング回路５４へ送
られる前に加算回路５３の出力に加算される。
ワード率に対するこれら２次元の例は、１ライン
当りの最初のワード数、即ち奇数のワード数と仮
定する。更に、奇数個の非ゼロ項がワード率を減
少させるために偶数整数の率で必要であると考え
られる。 当初の例では、ｎが偶数であれば、フイルタ処
理の結果として以下のようになる。 eo-1＝（eo-2＋eo）／２ eo+1＝（eo＋eo+2）／２ 従つて、フイルターの入力において以下の関係
があれば、これは信号が既にフイルタ処理されて
しまつたか否かを示すことができ、信号はフイル
タ処理信号の特性を有している。 ao-1＝（ao-2＋ao）／２ ao+1＝（ao＋ao+2）／２ 例えば、後者の例は各信号が同じである均一な
フイードにおいて生じる。 これが生じることはいつでも、aoの値がboの代
わりに直接使用できる。これは最初の符号化にお
けるboの値及び後続の符号化におけるboの値が同
じであることを確かめるために十分であると共に
既にフイルタ処理した画像の全ての部分における
連続的なフイルタ処理を防止することを確かめる
ために十分である。特殊効果においては前景には
フイルタ処理が行われないが背景にはフイルタ処
理される、またはこの逆の処理が行われることが
ある。 より一般的に言えば、ｎが偶数でありフイルタ
ーがk-3，０，k-1，k0，k+1，０，k+3のタイプで
ある場合、また k-3ao-4＋k-2ao-2＋k1ao ＋k3ao+2−k0ao-1＝０ ……１ および k-3ao-2＋k-1ao＋k1ao+2 ＋k3ao+4−k0ao+1＝０ ……２ のような項の場合、信号はフイルター処理された
ものとして扱い、フイルターをバイパスさせるべ
きである。 即ち、式(1)は次のように展開できる。 K-3a′o-4＝K-3K0bo-4 K-1a′o-2＝K-1K0bo-2 K1a′o＝K1K0bo K3a′o+2＝K3K0bo+2 故に、 K-3a′o-4＋K-1a′o-2＋K1a′o ＋K3a′o+2＝K0｛K-3bo-4＋K-1bo-2 ＋K1bo＋K3bo+2｝＝K0a′o-1 従つて、 K-3a′o-4＋K-1a′o-2＋K1a′o ＋K3a′o+2−K0a′o-1＝０ このようにデジタル信号のサンプルaoが式(1)を
満たせば、そのデジタル信号は以下の係数を有す
る１次元補間フイルタ４から出力される信号の特
性を有することになる。即ち、フイルタ処理が行
われたことになる。式(2)についても同様なことが
言える。 第５図は入力信号をモニターして入力信号が先
にフイルター処理されているか否かを確認するた
めの入力フイルターと装置の組合わせの好ましい
実施例を示す。このような組合わせは必要ではな
いが、たとえばクロマキーにはほぼ不可欠である
１ワード単位で監視を行うときに有利であると思
われる。回路のフイルター部分は第２図のフイル
ター部分に類似している。 入力ワードａはラツチ５１へ送られ、次にラツ
チ５１と直列の別のラツチ５２へ送られる。２つ
のラツチはクロツク信号によりワード周波数で制
御される。加算回路５３は、入力ワードｎ＋１と
入力ワードｎ−１であつたラツチ５２からの出力
とを加算し、その結果得られる加算信号が乗算ま
たはスケーリング回路５４を介して加減回路５５
へ送られ、そこで入力ワードｎを表わすラツチ５
１の出力がスケーリング回路５６によるスケーリ
ングの後この加算信号に加算されるか、または加
算信号から減じられる。ラツチ５１の出力はまた
別のラツチ５７へも送られ、ラツチ５７の出力は
データセレクタ５８の一方の入力へ送られる。デ
ータセレクタ回路５８の出力はラツチ５９へ送ら
れる。データセレクタ回路５８の他方の入力には
ラツチ６０を介して加減回路５５からの交互の出
力信号が供給される。 ラツチ６０の出力は第３図に示したラツチ２２
の出力と同一であり、従つてデータセレクタ回路
５８がラツチ６０からデータを受信するように制
御される場合、ラツチ５９からの出力はデジタル
式にフイルタ処理された信号である。 第５図に示した回路の残りの部分は、回路５８
への入力をモニターしてその入力がすでにフイル
ター処理されているか否かを確認し且つデータセ
レクタ回路５８を切換えて第５図に示した回路に
よるフイルター処理を受けないことがわかる、ラ
ツチ５７からの信号を受信することによりデータ
セレクタ回路５８の動作を制御するためのもので
ある。従つてこの場合、ラツチ５９からの出力は
回路への入力と同一ではあるが、ただし１つおき
にワードが間引かれる。 このモニタリングは、加減回路５５からの出力
をラツチ６０と同一の周波数でクロツクされるが
これと逆位相である別のラツチ６１へ送ることに
より達成され、比較回路６２においてラツチ６１
の出力を基準数または基準帯域、たとえば０また
は＋１から−１と比較する。比較器の出力は、入
力信号が先にフイルター処理されているか否かを
表示する２進数字である。 １ビツトのラツチ６３がタイミングを目的とし
て設けられており、ラツチ６３の入力および出力
はデータセレクタ回路５８の切換えを制御するた
めに使用されるゲート回路６４への入力として送
られる。 上述の実施例はワード率を係数２だけ減少させ
る。その他の係数、たとえば４も使用できるが、
この場合はそれに伴なつて前述の回路を変更す
る。 先に述べたように、第５図のフイルター部分は
モニター部分と全く別個のものであつても良く、
この場合はフイルターは第２図に示したものと同
一である。好ましい実施例の１つの利点は、すで
にある装置の入力フイルターを交換するだけで良
いということである。 第６図は先に挙げた特殊ケース１に従つた、サ
ンプル数を455から2771/2に半減するための２次
元フイルターの実施例を示す。図の下の部分は動
作の点で第５図の下方の部分と同一であり、上の
部分は第５図の上の部分に類似する動作を行な
う。この場合、455のサンプルはビデオのライン
ごとにとつたものとする。 第５図と第６図が類似していることを考慮して
同様の部分は同じ参照符号で表わし、これらの部
分の詳細な説明は行なわない。しかしながら、２
次元フイルターを構成するためには回路構成部分
を追加することが必要であるので、以下にそれに
ついて説明する。 基本的には、特殊ケース１のような２次元フイ
ルターは１ライン遅延回路および２ライン遅延回
路を提供するために必要である。第６図におい
て、１ライン遅延回路は455ワード遅延回路７０
であり、２ライン遅延回路は911ワードの遅延回
路７１である。回路７０の出力はワードラツチ５
１へ送られ、回路７１の出力は加算回路７２へ送
られて、そこで別のワードラツチ７３の出力に加
算される。加算回路７２の出力は別の加算回路７
３へ送られて、そこでスケーリング回路５４へ送
られる前に加算回路５３の出力に加算される。
第１図は１つのデジタル信号においてデジタル
ワード数を減少させ且つ当初のワード数を再構成
するための基本システムのブロツク図；第２図は
第１図の装置で使用するための入力フイルター；
第３図は第１図の装置のその他の部分；第４図は
第１図の装置のさらに別の一部；第５図は本発明
による１次元フイルターの実施例；及び第６図は
本発明による２次元フイルターの実施例を示す。 図中符号、１……デジタル入力フイルター、２
……選択回路、３……ワードを交互にゼロと置換
えるための回路、４……補間フイルター、１０，
１１……ワードラツチ、１３，１４，１５……乗
算回路、１６……加算回路、２１……入力ワード
ラツチ、２２……ラツチ、２３……２分回路、２
４……ラツチ、３０……データセレクタスイツ
チ、３１……ワードラツチ、４７……２倍回路、
５１，５２……ラツチ、５３……加算回路、５４
……乗算またはスケーリング回路、５５……加減
回路、５６……スケーリング回路、５７……ラツ
チ、５８……データセレクタ回路、５９，６０，
６１……ラツチ、６２……比較回路、６３……１
ビツトラツチ、６４……ゲート回路、７０……
455ワード遅延回路、７１……911ワード遅延回
路、７２……加算回路、７３……ワードラツチ。
ワード数を減少させ且つ当初のワード数を再構成
するための基本システムのブロツク図；第２図は
第１図の装置で使用するための入力フイルター；
第３図は第１図の装置のその他の部分；第４図は
第１図の装置のさらに別の一部；第５図は本発明
による１次元フイルターの実施例；及び第６図は
本発明による２次元フイルターの実施例を示す。 図中符号、１……デジタル入力フイルター、２
……選択回路、３……ワードを交互にゼロと置換
えるための回路、４……補間フイルター、１０，
１１……ワードラツチ、１３，１４，１５……乗
算回路、１６……加算回路、２１……入力ワード
ラツチ、２２……ラツチ、２３……２分回路、２
４……ラツチ、３０……データセレクタスイツ
チ、３１……ワードラツチ、４７……２倍回路、
５１，５２……ラツチ、５３……加算回路、５４
……乗算またはスケーリング回路、５５……加減
回路、５６……スケーリング回路、５７……ラツ
チ、５８……データセレクタ回路、５９，６０，
６１……ラツチ、６２……比較回路、６３……１
ビツトラツチ、６４……ゲート回路、７０……
455ワード遅延回路、７１……911ワード遅延回
路、７２……加算回路、７３……ワードラツチ。
Claims (1)
- 【特許請求の範囲】 １ 連続的に入力デジタルワードを受信する手段
と、入力デジタルワードをフイルタ処理して一連
のフイルタ処理済ワードを形成するフイルタ処理
手段１と、前記入力ワードから所定のワードを削
減してワード数を減少させる減少手段２とを具備
するデジタルワード形態の信号を処理する装置に
おいて、乗算係数を入力デジタルワードに与え、
デジタル出力を生成する手段５４，５６と、前記
デジタル出力を合成する手段５５と、前記合成手
段のデジタル合成出力内の選択された出力を基準
信号と比較し、前記入力デジタルワードがフイル
タ処理済ワードと類似する特性を有するか否かを
決定する手段６２とを有する監視手段６２が設け
られ、前記入力デジタルワードがフイルタ処理済
ワードの特性を有することを前記監視手段が決定
したとき、前記入力デジタルワードが前記フイル
タ処理手段を通過するようにするバイパス手段５
８が設けられることを特徴とするデジタル信号処
理装置。 ２ 前記バイパス手段は入力として入力デジタル
ワードとフイルタ処理済ワードとの双方を受信
し、かつ前記監視手段の制御を受けて前記入力の
１つを出力するように配置されているデータセレ
クタ回路５８を有する特許請求の範囲第１項に記
載のデジタル信号処理装置。 ３ 前記フイルタ処理手段は単位時間当りの最初
のワード数を単位時間当りの減少ワード数で割つ
て得られる値に等しいワード数だけ異なる係数に
よつて分離されている係数のグループの中に１つ
だけ非ゼロ乗算係数が存在する特性を有する特許
請求の範囲第１項または第２項に記載のデジタル
信号処理装置。 ４ 前記減少手段２，２１〜２４はワード数を半
減するように配置され、前記フイルタ手段の出力
が前記減少手段によつて取り込まれないときに前
記フイルタ処理手段は前記監視手段のために少な
くともいくつかのフイルタ処理を行なうために使
用される特許請求の範囲第１項乃至第３項のいず
れか１に記載のデジタル信号処理装置。 ５ 前記フイルタ処理手段は乗算係数を入力デジ
タルワードに与え、デジタル出力を生成する手段
５４，５６と、前記デジタル出力を合成して前記
フイルタ処理済ワードを生成する手段５５とによ
り構成される特許請求の範囲第３項に記載のデジ
タル信号処理装置。 ６ 前記監視手段がデジタル出力発生手段と前記
フイルタ処理手段の合成手段５５を利用し、更に
前記合成デジタル出力を基準信号と比較し、前記
入力デジタルワードがフイルタ処理済ワードに類
似する特性を有するか否かを決定する手段６２を
含む特許請求の範囲第５項に記載のデジタル信号
処理装置。 ７ テレビジヨン信号を処理するために用いられ
る特許請求の範囲第１項乃至第６項のいずれか１
に記載のデジタル信号処理装置。 ８ テレビジヨン信号を記録するために用いられ
る特許請求の範囲第１項乃至第６項のいずれか１
に記載のデジタル信号処理装置。 ９ 前記フイルタ処理手段は一次元フイルタであ
る特許請求の範囲第１項乃至第６項のいずれか１
に記載のデジタル信号処理装置。 １０ 前記フイルタ処理手段は二次元フイルタで
ある特許請求の範囲第１項乃至第６項のいずれか
１に記載のデジタル信号処理装置。 １１ 前記フイルタの非ゼロ項の数は２（ｎ）＋
１、但しｎは整数である特許請求の範囲第８項ま
たは第１０項に記載のデジタル信号処理装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8002949 | 1980-01-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56156040A JPS56156040A (en) | 1981-12-02 |
| JPH0362059B2 true JPH0362059B2 (ja) | 1991-09-24 |
Family
ID=10510969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1218681A Granted JPS56156040A (en) | 1980-01-29 | 1981-01-29 | Digital signal processor |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS56156040A (ja) |
| DE (1) | DE3102689A1 (ja) |
| FR (1) | FR2474797A1 (ja) |
| GB (1) | GB2070382B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3211323C2 (de) * | 1982-03-27 | 1984-02-09 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | System zur redundanzvermindernden digitalen Übertragung von Fernsehbildsignalen |
| GB2126450B (en) * | 1982-09-02 | 1986-01-15 | British Broadcasting Corp | Time compression of sampled signals |
| JPS6168775A (ja) * | 1984-09-12 | 1986-04-09 | Matsushita Electric Ind Co Ltd | テレビジヨン信号デイジタル記録再生装置 |
| FR2660142B1 (fr) * | 1990-03-20 | 1992-07-17 | France Etat | Procede et dispositif de codage-decodage d'un signal numerique de television haute definition en bande etroite. |
| GB9205614D0 (en) * | 1992-03-14 | 1992-04-29 | Innovision Ltd | Sample rate converter suitable for converting between digital video formats |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1085044A (en) * | 1975-04-03 | 1980-09-02 | Yukihiko Iijima | Composite feedback predictive code communication system for a color tv signal including a carrier chrominance signal |
| DE2703854C2 (de) * | 1975-09-18 | 1983-09-01 | Siemens AG, 1000 Berlin und 8000 München | Bildübertragungsanlage |
| JPS5242324A (en) * | 1975-09-30 | 1977-04-01 | Chubu Nippon Hoso Kk | Chroma signal processing system |
| US4025721A (en) * | 1976-05-04 | 1977-05-24 | Biocommunications Research Corporation | Method of and means for adaptively filtering near-stationary noise from speech |
-
1981
- 1981-01-28 DE DE19813102689 patent/DE3102689A1/de active Granted
- 1981-01-29 JP JP1218681A patent/JPS56156040A/ja active Granted
- 1981-01-29 FR FR8101735A patent/FR2474797A1/fr active Granted
- 1981-01-29 GB GB8102758A patent/GB2070382B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3102689C2 (ja) | 1992-02-06 |
| JPS56156040A (en) | 1981-12-02 |
| DE3102689A1 (de) | 1982-01-21 |
| FR2474797B1 (ja) | 1984-04-20 |
| GB2070382A (en) | 1981-09-03 |
| GB2070382B (en) | 1983-12-07 |
| FR2474797A1 (fr) | 1981-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4468708A (en) | Combined data rate reduction system | |
| EP0126148B1 (en) | Image processing method using a block overlap transformation procedure | |
| US4864396A (en) | Television transmission system including a pyramidal coding/decoding circuit | |
| US3979701A (en) | Non-recursive digital filter employing simple coefficients | |
| CA1261082A (en) | Multiplexed real-time pyramid signal processing system | |
| US5625571A (en) | Prediction filter | |
| US4639784A (en) | Video signal recursive filter adaptively controlled responsive to the history of image motion | |
| US4323916A (en) | Data rate reduction for digital video signals by subsampling and adaptive reconstruction | |
| JP2591338B2 (ja) | サブサンプル装置、補間装置、送信装置、受信装置および記録媒体 | |
| US5317413A (en) | Digital high-definition video signal recording and reproducing apparatus | |
| US4464685A (en) | Method and apparatus for decoding and recording composite digital television signals to prevent degradation of the signals | |
| US4464675A (en) | Low frequency digital comb filter system | |
| US5067010A (en) | Color video signal processing device with encoding and compression | |
| JPS61144989A (ja) | テレビジョン信号の高能率符号化装置及び符号化方法 | |
| JPS60501486A (ja) | フィルタ及びそれを用いるデータ伝送システム | |
| JPH0362059B2 (ja) | ||
| GB2111340A (en) | Digital chrominance filter for digital component television system | |
| US4425588A (en) | Processing of digital signals | |
| JPS63180288A (ja) | 時間軸圧縮多重伝送用コ−デツク | |
| EP0122096A2 (en) | Chrominance inverting all-pass filter | |
| GB2069294A (en) | Data rate reduction for data transmission or recording | |
| US5130942A (en) | Digital filter with front stage division | |
| US5805229A (en) | Apparatus for simultaneously generating interpolated video signals for even and odd lines | |
| US4977452A (en) | Sampled-value code processing device | |
| KR970003101B1 (ko) | 디지탈 필터 |