JPH0363246U - - Google Patents
Info
- Publication number
- JPH0363246U JPH0363246U JP12143589U JP12143589U JPH0363246U JP H0363246 U JPH0363246 U JP H0363246U JP 12143589 U JP12143589 U JP 12143589U JP 12143589 U JP12143589 U JP 12143589U JP H0363246 U JPH0363246 U JP H0363246U
- Authority
- JP
- Japan
- Prior art keywords
- address
- address registers
- ram
- instruction
- selecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Description
第１図は本考案のマイクロコンピユータを示す
ブロツク図、第２図は従来技術を示すブロツク図
である。 １……ＲＡＭ、２，３，４，５……アドレスレ
ジスタ、６……選択回路、９……選択用レジスタ
。
ブロツク図、第２図は従来技術を示すブロツク図
である。 １……ＲＡＭ、２，３，４，５……アドレスレ
ジスタ、６……選択回路、９……選択用レジスタ
。
Claims (1)
- 【実用新案登録請求の範囲】 データの書き込み／読み出しが可能なＲＡＭと
、該ＲＡＭの所定アドレスをアクセスするための
アドレスデータがプリセツトされる複数のアドレ
スレジスタと、前記複数のアドレスレジスタの何
れが１つを選択する選択回路と、を備えたマイク
ロコンピユータにおいて、 前記複数のアドレスレジスタの何れか１つを選
択するための選択データが、第１の命令によつて
プリセツトされる選択用レジスタを設け、 前記第１の命令によつて、前記複数のアドレス
レジスタの何れか１つを選択した後、第２の命令
によつて、前記ＲＡＭの所定アドレスをアクセス
させることを特徴とするマイクロコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12143589U JPH0363246U (ja) | 1989-10-17 | 1989-10-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12143589U JPH0363246U (ja) | 1989-10-17 | 1989-10-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0363246U true JPH0363246U (ja) | 1991-06-20 |
Family
ID=31669468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12143589U Pending JPH0363246U (ja) | 1989-10-17 | 1989-10-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0363246U (ja) |
-
1989
- 1989-10-17 JP JP12143589U patent/JPH0363246U/ja active Pending