JPH0363248B2 - - Google Patents
Info
- Publication number
- JPH0363248B2 JPH0363248B2 JP58008343A JP834383A JPH0363248B2 JP H0363248 B2 JPH0363248 B2 JP H0363248B2 JP 58008343 A JP58008343 A JP 58008343A JP 834383 A JP834383 A JP 834383A JP H0363248 B2 JPH0363248 B2 JP H0363248B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier circuit
- current
- transistors
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は例えば可及的に低電源電圧の単一電
源による駆動を可能とし、入力信号電圧が零ボル
ト近傍であつても動作し得る増幅回路に関する。
源による駆動を可能とし、入力信号電圧が零ボル
ト近傍であつても動作し得る増幅回路に関する。
近時、携帯用のラジオ受信機およびテープレコ
ーダなどの小型電子機器の分野では、それらを可
及的に小型化する目的から、低電源電圧である単
一の電源で駆動し得る種々の電子回路が開発され
るようになつている。
ーダなどの小型電子機器の分野では、それらを可
及的に小型化する目的から、低電源電圧である単
一の電源で駆動し得る種々の電子回路が開発され
るようになつている。
ところで、第１図に示す増幅回路は、入力トラ
ンジスタとなるトランジスタQ1がトランジスタ
Q2とダーリントン接続されるようになつており、
このトランジスタQ2がトランジスタQ3と差動増
幅回路を構成するようになつている。この差動増
幅回路はトランジスタQ4，Q5でなるカレントミ
ラー回路を負荷とし出力トランジスタQ6を駆動
するようになつている。
ンジスタとなるトランジスタQ1がトランジスタ
Q2とダーリントン接続されるようになつており、
このトランジスタQ2がトランジスタQ3と差動増
幅回路を構成するようになつている。この差動増
幅回路はトランジスタQ4，Q5でなるカレントミ
ラー回路を負荷とし出力トランジスタQ6を駆動
するようになつている。
なお、第１図中、１１は入力トランジスタQ1
に信号を供する信号源であり、１２はトランジス
タQ2，Q3それぞれにエミツタ電流を供する電流
源であり、１３は出力端子OUTの無信号時にお
けるレベルを定める電流源であり、１４は出力ト
ランジスタQ6にコレクタ電流を供する電流源で
ある。また、R1，R2およびC1は負帰還回路を構
成する抵抗およびコンデンサである。
に信号を供する信号源であり、１２はトランジス
タQ2，Q3それぞれにエミツタ電流を供する電流
源であり、１３は出力端子OUTの無信号時にお
けるレベルを定める電流源であり、１４は出力ト
ランジスタQ6にコレクタ電流を供する電流源で
ある。また、R1，R2およびC1は負帰還回路を構
成する抵抗およびコンデンサである。
この増幅回路は、各トランジスタQ1〜Q6がシ
リコントランジスタである場合入力トランジスタ
Q1のベースバイアスを要せず動作可能であると
いつた特徴を有しているが、1.5〜1.6V以下の電
源Vcc電圧では作動し得ないといつた問題点を有
していた。
リコントランジスタである場合入力トランジスタ
Q1のベースバイアスを要せず動作可能であると
いつた特徴を有しているが、1.5〜1.6V以下の電
源Vcc電圧では作動し得ないといつた問題点を有
していた。
この発明は上記の点に鑑みてなされたもので、
可及的に低電源電圧で駆動することができ、且つ
入力側トランジスタのベースバイアスを要せず動
作し得るようにした良好な増幅回路を提供するこ
とを目的とする。
可及的に低電源電圧で駆動することができ、且つ
入力側トランジスタのベースバイアスを要せず動
作し得るようにした良好な増幅回路を提供するこ
とを目的とする。
この発明は、電流源を直列的に介挿した一対の
トランジスタからなり、一方のトランジスタへ入
力信号、他方のトランジスタへ出力からの負帰還
信号が供される差動増幅回路と、この差動増幅回
路が平衡状態となるように該差動増幅回路の負荷
へ並列的に電流を供する電流補償手段と、この電
流補償手段から制御電流を抽出し負荷を駆動する
出力トランジスタとを備えた増幅回路において、
差動増幅回路の負帰還信号が供されるトランジス
タのエミツタ面積を、入力信号の供給されるトラ
ンジスタのエミツタ面積より大きく設定して、一
定のオフセツト電圧を与えることにより入力を直
結可能としたことを特徴とするものである。
トランジスタからなり、一方のトランジスタへ入
力信号、他方のトランジスタへ出力からの負帰還
信号が供される差動増幅回路と、この差動増幅回
路が平衡状態となるように該差動増幅回路の負荷
へ並列的に電流を供する電流補償手段と、この電
流補償手段から制御電流を抽出し負荷を駆動する
出力トランジスタとを備えた増幅回路において、
差動増幅回路の負帰還信号が供されるトランジス
タのエミツタ面積を、入力信号の供給されるトラ
ンジスタのエミツタ面積より大きく設定して、一
定のオフセツト電圧を与えることにより入力を直
結可能としたことを特徴とするものである。
以下図面を参照してこの発明の一実施例につい
て詳細に説明する。
て詳細に説明する。
第２図はこの発明による増幅回路を示す回路図
である。
である。
すなわち、例えばラジオ受信機などの検波部な
どでなる信号源２１は、一端が接地され、他端が
PNP形のトランジスタQ11のベースに接続されて
いる。上記トランジスタQ11は、コレクタが抵抗
R11を介して接地され、エミツタがPNP形のトラ
ンジスタQ12のエミツタと共通接続され且つ電流
源２２を介して電源Vccに接続されている。
どでなる信号源２１は、一端が接地され、他端が
PNP形のトランジスタQ11のベースに接続されて
いる。上記トランジスタQ11は、コレクタが抵抗
R11を介して接地され、エミツタがPNP形のトラ
ンジスタQ12のエミツタと共通接続され且つ電流
源２２を介して電源Vccに接続されている。
上記トランジスタQ12は、上記トランジスタ
Q11の例えば７倍のエミツタ面積を有したもので
あり、コレクタが抵抗R12を介して接地され、ベ
ースが抵抗R13を介して接地されている。
Q11の例えば７倍のエミツタ面積を有したもので
あり、コレクタが抵抗R12を介して接地され、ベ
ースが抵抗R13を介して接地されている。
上記トランジスタQ11のコレクタと抵抗R11の
接続中点がNPN形のトランジスタQ13のエミツタ
に接続され、上記トランジスタQ12と抵抗R12の
接続中点がNPN形のトランジスタQ14のエミツタ
に接続されている。上記トランジスタQ13および
Q14は、各コレクタが対応的にPNP形のトランジ
スタQ15およびQ16の各コレクタに対応的に接続
され、各ベースが共通に電流源２３を介して電源
Vccに接続されている。上記電流源２３と各トラ
ンジスタQ13およびQ14の接続中点は、図示極性
のダイオードD11および抵抗R14を直列的に介し
て接地されている。つまり、上記トランジスタ
Q13，Q14、抵抗R12〜R14、ダイオードD11は、変
形カレントミラー回路を構成するものである。
接続中点がNPN形のトランジスタQ13のエミツタ
に接続され、上記トランジスタQ12と抵抗R12の
接続中点がNPN形のトランジスタQ14のエミツタ
に接続されている。上記トランジスタQ13および
Q14は、各コレクタが対応的にPNP形のトランジ
スタQ15およびQ16の各コレクタに対応的に接続
され、各ベースが共通に電流源２３を介して電源
Vccに接続されている。上記電流源２３と各トラ
ンジスタQ13およびQ14の接続中点は、図示極性
のダイオードD11および抵抗R14を直列的に介し
て接地されている。つまり、上記トランジスタ
Q13，Q14、抵抗R12〜R14、ダイオードD11は、変
形カレントミラー回路を構成するものである。
上記トランジスタQ15は、ベースがそのコレク
タおよび上記トランジスタQ16のベースに接続さ
れている。そして、上記各トランジスタQ15およ
びQ16は、各エミツタが共通に電源Vccに接続さ
れるもので、カレントミラー回路を構成するもの
である。
タおよび上記トランジスタQ16のベースに接続さ
れている。そして、上記各トランジスタQ15およ
びQ16は、各エミツタが共通に電源Vccに接続さ
れるもので、カレントミラー回路を構成するもの
である。
上記トランジスタQ14，Q16の各コレクタの接
続中点は、出力トランジスタとなるPNP形のト
ランジスタQ17のベースに接続されている。この
トランジスタQ17は、エミツタが電源Vccに接続
され、コレクタが出力端子OUTに接続されると
共に、電流源２４を介して接地されている。
続中点は、出力トランジスタとなるPNP形のト
ランジスタQ17のベースに接続されている。この
トランジスタQ17は、エミツタが電源Vccに接続
され、コレクタが出力端子OUTに接続されると
共に、電流源２４を介して接地されている。
上記トランジスタQ17のエミツタは、抵抗R15
を介しNPN形のトランジスタQ18のベースに接続
されている。上記抵抗R15およびトランジスタ
Q18の接続中点は電流源２５を介して電源Vccに
接続されると共に、抵抗R16およびコンデンサC11
を介して接地されている。つまり、上記抵抗
R15，R16、コンデンサC11は、負帰還回路を構成
するものである。
を介しNPN形のトランジスタQ18のベースに接続
されている。上記抵抗R15およびトランジスタ
Q18の接続中点は電流源２５を介して電源Vccに
接続されると共に、抵抗R16およびコンデンサC11
を介して接地されている。つまり、上記抵抗
R15，R16、コンデンサC11は、負帰還回路を構成
するものである。
すなわち、以上のように構成される回路におい
て、トランジスタQ11，Q12は、直流的に充分な
負帰還がかけられるもので、無信号状態で各コレ
クタ電流が等しくなつた状態で動作が安定する。
また、トランジスタQ12は、エミツタ面積がトラ
ンジスタQ11の７倍であるので、そのベース電位
にはΔV＝VT×ln(7)≒50mVなるオフセツト電圧
が生ずる（但しVTは熱電圧）。このため、トラン
ジスタQ11およびQ12を比較すれば、トランジス
タQ12のベース電位がトランジスタQ11のベース
電位よりも50mV高くなることになる。このた
め、トランジスタQ11およびQ12でなる差動増幅
回路は、トランジスタQ11のベースバイアスを要
せず、信号源２１信号が略零Ｖでもトランジスタ
Q12が飽和することなく動作するものである。
て、トランジスタQ11，Q12は、直流的に充分な
負帰還がかけられるもので、無信号状態で各コレ
クタ電流が等しくなつた状態で動作が安定する。
また、トランジスタQ12は、エミツタ面積がトラ
ンジスタQ11の７倍であるので、そのベース電位
にはΔV＝VT×ln(7)≒50mVなるオフセツト電圧
が生ずる（但しVTは熱電圧）。このため、トラン
ジスタQ11およびQ12を比較すれば、トランジス
タQ12のベース電位がトランジスタQ11のベース
電位よりも50mV高くなることになる。このた
め、トランジスタQ11およびQ12でなる差動増幅
回路は、トランジスタQ11のベースバイアスを要
せず、信号源２１信号が略零Ｖでもトランジスタ
Q12が飽和することなく動作するものである。
そして、トランジスタQ11，Q12でなる差動増
幅回路は、トランジスタQ13，Q14、ダイオード
D11、抵抗R12〜R14でなる変形カレントミラー回
路およびトランジスタQ15，Q16でなるカレント
ミラー回路により、動作が平衡状態となるよう
に、負荷である抵抗R11，R12に電流が供される。
この結果、出力トランジスタQ17は信号源２１出
力に応じ例えば出力端子OUTに接続される図示
されないスピーカを駆動するようになる。
幅回路は、トランジスタQ13，Q14、ダイオード
D11、抵抗R12〜R14でなる変形カレントミラー回
路およびトランジスタQ15，Q16でなるカレント
ミラー回路により、動作が平衡状態となるよう
に、負荷である抵抗R11，R12に電流が供される。
この結果、出力トランジスタQ17は信号源２１出
力に応じ例えば出力端子OUTに接続される図示
されないスピーカを駆動するようになる。
またトランジスタQ17の出力信号は、抵抗R15，
R16、コンデンサC11でなる負帰還回路により定め
られる定数に従いトランジスタQ18および抵抗
R13でなるエミツタホロワ回路を介して、トラン
ジスタQ12のベースに帰還されるようになつてい
る。
R16、コンデンサC11でなる負帰還回路により定め
られる定数に従いトランジスタQ18および抵抗
R13でなるエミツタホロワ回路を介して、トラン
ジスタQ12のベースに帰還されるようになつてい
る。
したがつて、トランジスタQ18のベース−エミ
ツタ間電圧をVBEとすると、トランジスタQ18の
ベース電位VB18は、50mV＋BEとなる。また、電
源Vccの減電圧特性を考慮し、出力端子OUTの
直流電圧VOUTを低く設定する場合には電流源２
５電流I25を調整することにより可能であり、抵
抗R15の抵抗値をその符号で示すものとすれば直
流電圧VOUTは、 VOUT＝VBE＋50mV−R15・I25 で示すことができる。
ツタ間電圧をVBEとすると、トランジスタQ18の
ベース電位VB18は、50mV＋BEとなる。また、電
源Vccの減電圧特性を考慮し、出力端子OUTの
直流電圧VOUTを低く設定する場合には電流源２
５電流I25を調整することにより可能であり、抵
抗R15の抵抗値をその符号で示すものとすれば直
流電圧VOUTは、 VOUT＝VBE＋50mV−R15・I25 で示すことができる。
また、第２図からもわかるように、電源Vccお
よび接地間に各トランジスタQ11〜Q18のベース
−エミツタ間電圧VBEが生じる箇所が連なる部分
がない。このため、トランジスタQ11〜Q18が例
えばシリコントランジスタである場合、この発明
による増幅回路は、0.8〜0.9Vといつたきわめて
低い電源Vcc電圧で動作可能である。
よび接地間に各トランジスタQ11〜Q18のベース
−エミツタ間電圧VBEが生じる箇所が連なる部分
がない。このため、トランジスタQ11〜Q18が例
えばシリコントランジスタである場合、この発明
による増幅回路は、0.8〜0.9Vといつたきわめて
低い電源Vcc電圧で動作可能である。
この発明による増幅回路は、第２図の回路に限
定されるものではなく、第３図に示す如く、各ト
ランジスタQ11〜Q18とは逆導電形トランジスタ
Q31〜Q38を用いて同様の増幅回路を構成するこ
とができる。但し、第３図中、第２図と同一部分
には同一符号を付してその説明を省略する。
定されるものではなく、第３図に示す如く、各ト
ランジスタQ11〜Q18とは逆導電形トランジスタ
Q31〜Q38を用いて同様の増幅回路を構成するこ
とができる。但し、第３図中、第２図と同一部分
には同一符号を付してその説明を省略する。
また第４図に示す如く、トランジスタQ18を省
略しても良い。但し第４図中第２図と同一部分に
は同一符号を付してその説明を省略する。
略しても良い。但し第４図中第２図と同一部分に
は同一符号を付してその説明を省略する。
その他、種々の変形や適用はこの発明の要旨を
逸脱しない範囲で可能であることは言う迄もな
い。
逸脱しない範囲で可能であることは言う迄もな
い。
以上詳述したようにこの発明によれば、可及的
に低電源電圧で駆動することができ、且つ入力側
トランジスタのベースバイアスを要せず動作し得
るようにした良好な増幅回路を提供することがで
きる。
に低電源電圧で駆動することができ、且つ入力側
トランジスタのベースバイアスを要せず動作し得
るようにした良好な増幅回路を提供することがで
きる。
第１図は従来の増幅回路を示す回路図、第２図
はこの発明に係る増幅回路の一実施例を示す回路
図、第３図乃至第４図はそれぞれ他の実施例を示
す回路図である。 ２１……信号源、２２〜２５……電流源、Q11
〜Q18……トランジスタ、R11〜R16……抵抗、
D11……ダイオード、C11……コンデンサ。
はこの発明に係る増幅回路の一実施例を示す回路
図、第３図乃至第４図はそれぞれ他の実施例を示
す回路図である。 ２１……信号源、２２〜２５……電流源、Q11
〜Q18……トランジスタ、R11〜R16……抵抗、
D11……ダイオード、C11……コンデンサ。
Claims (1)
- １ 電流源を直列的に介挿した一対のトランジス
タからなり、一方のトランジスタへ入力信号、他
方のトランジスタへ出力からの負帰還信号が供さ
れる差動増幅回路と、この差動増幅回路が平衡状
態となるように該差動増幅回路の負荷へ並列的に
電流を供する電流補償手段と、この電流補償手段
から制御電流を抽出し負荷を駆動する出力トラン
ジスタとを備えた増幅回路において、前記差動増
幅回路の負帰還信号が供されるトランジスタのエ
ミツタ面積を、入力信号の供給されるトランジス
タのエミツタ面積より大きく設定して、一定のオ
フセツト電圧を与えることにより入力を直結可能
としたことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58008343A JPS59134910A (ja) | 1983-01-21 | 1983-01-21 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58008343A JPS59134910A (ja) | 1983-01-21 | 1983-01-21 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59134910A JPS59134910A (ja) | 1984-08-02 |
| JPH0363248B2 true JPH0363248B2 (ja) | 1991-09-30 |
Family
ID=11690562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58008343A Granted JPS59134910A (ja) | 1983-01-21 | 1983-01-21 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59134910A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387811A (ja) * | 1986-10-01 | 1988-04-19 | Matsushita Electric Ind Co Ltd | 差動増幅器 |
| JPH0754893B2 (ja) * | 1986-12-12 | 1995-06-07 | 日本電気株式会社 | レベルシフト回路 |
| JP2006295374A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 増幅回路、電圧電流変換回路および送信装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5232252U (ja) * | 1975-08-28 | 1977-03-07 | ||
| JPS53128961A (en) * | 1977-04-15 | 1978-11-10 | Matsushita Electric Ind Co Ltd | Differential amplifier circuit |
| JPS54104267A (en) * | 1978-02-02 | 1979-08-16 | Matsushita Electric Ind Co Ltd | Amplifier circuit |
| DE2850792A1 (de) * | 1978-11-23 | 1980-06-04 | Siemens Ag | Mikrofonverstaerker, insbesondere fuer fernsprechanlagen |
-
1983
- 1983-01-21 JP JP58008343A patent/JPS59134910A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59134910A (ja) | 1984-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4105942A (en) | Differential amplifier circuit having common mode compensation | |
| US3648154A (en) | Power supply start circuit and amplifier circuit | |
| US4857864A (en) | Current mirror circuit | |
| US4701719A (en) | Differential amplification circuit | |
| JPH0476524B2 (ja) | ||
| JP2522587B2 (ja) | 基準電圧源回路 | |
| JPH0363248B2 (ja) | ||
| GB1467058A (en) | Amplifier and bias circuitry therefor | |
| US5010303A (en) | Balanced integrated circuit differential amplifier | |
| US4737696A (en) | Actuator drive circuit | |
| US4521739A (en) | Low offset voltage transistor bridge transconductance amplifier | |
| US4167708A (en) | Transistor amplifier | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JPH09120317A (ja) | 高精度定電流源回路 | |
| US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
| JPH07509825A (ja) | 熱による歪みが小さい増幅段 | |
| US4885525A (en) | Voltage controllable current source | |
| US4731589A (en) | Constant current load and level shifter circuitry | |
| JPH05102755A (ja) | 差動増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS61105917A (ja) | 低電圧用バツフア回路 | |
| JP3421430B2 (ja) | 電圧安定化回路 | |
| JP2557552B2 (ja) | ピーククリップ回路 | |
| JP2505236B2 (ja) | 増幅回路 |