JPH0363777A - マイクロコンピュータ装置 - Google Patents
マイクロコンピュータ装置Info
- Publication number
- JPH0363777A JPH0363777A JP1200521A JP20052189A JPH0363777A JP H0363777 A JPH0363777 A JP H0363777A JP 1200521 A JP1200521 A JP 1200521A JP 20052189 A JP20052189 A JP 20052189A JP H0363777 A JPH0363777 A JP H0363777A
- Authority
- JP
- Japan
- Prior art keywords
- pld
- signal
- specifications
- microcomputer
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＣＰＵｌＲＯＭ−ＲＡＭ Ｉｌｏとそれらの間
に結合される論理回路ブロックより構成され、仕様変更
の容易なマイクロコンピュータ（以下マイコンと呼ぶ）
装置に関し、ＰＬＤモジュールの中の論理回路ブロック
を論理仕様の変更に応じてピックアップし、それらの書
きかえ変更を容易な構成とし、マイコン関連の装置、
ＬＳＩの開発に適用し、論理仕様の変更、デパック、シ
ミュレーションを容易に行うことができるようにするも
のである。
に結合される論理回路ブロックより構成され、仕様変更
の容易なマイクロコンピュータ（以下マイコンと呼ぶ）
装置に関し、ＰＬＤモジュールの中の論理回路ブロック
を論理仕様の変更に応じてピックアップし、それらの書
きかえ変更を容易な構成とし、マイコン関連の装置、
ＬＳＩの開発に適用し、論理仕様の変更、デパック、シ
ミュレーションを容易に行うことができるようにするも
のである。
従来のマイコン装５ｔＨＣＰＵ、 ＲＯＭ、 ＲＡＭ、
Ｉ／ｌ） ト、その間の論理回路部がＩＣ，ＬＳＩ、
回路素子を用いて基板ボード上に組み立てられる。又、
これらの大部分の回路機能がワンチップのＶＬＳ １と
して作られる場合もあル。時には、ＩＣ，ＬＳｌ、 Ｖ
ＬＳＩがｒｃカードの中に組み込憬れる。それで、通常
プログラムの変更に対してはＥＡＲＯＭ （ＭＬ気的に
書きかえ可能なＲＯＭ ）などで対応されるが、論理仕
様の変更に対しては対応できない。
Ｉ／ｌ） ト、その間の論理回路部がＩＣ，ＬＳＩ、
回路素子を用いて基板ボード上に組み立てられる。又、
これらの大部分の回路機能がワンチップのＶＬＳ １と
して作られる場合もあル。時には、ＩＣ，ＬＳｌ、 Ｖ
ＬＳＩがｒｃカードの中に組み込憬れる。それで、通常
プログラムの変更に対してはＥＡＲＯＭ （ＭＬ気的に
書きかえ可能なＲＯＭ ）などで対応されるが、論理仕
様の変更に対しては対応できない。
ＶＬＳｌ、 ＩＣカードで構成されるマイコン機能の論
理回路の変更をする場合は、もう−度、新規に作りかえ
ねばならない。現状、論理的な変更を可能とする場合、
基板ボードにＰＬＤを組み込むと、ソケットにＰＬＤの
パッケージを抜き差して別なうイタで書きかえねばなら
ない。さらに、複数のＰＬＤをチップで構成する場合は
書きかえが困難である。
理回路の変更をする場合は、もう−度、新規に作りかえ
ねばならない。現状、論理的な変更を可能とする場合、
基板ボードにＰＬＤを組み込むと、ソケットにＰＬＤの
パッケージを抜き差して別なうイタで書きかえねばなら
ない。さらに、複数のＰＬＤをチップで構成する場合は
書きかえが困難である。
第２図は従来のマイコン装置の回路機能構成を示すブロ
ック図である。図ＶＣかいて、（１）はＣＰｔＪ。
ック図である。図ＶＣかいて、（１）はＣＰｔＪ。
（２１はシステムコントローラ、（３１はＲＯＭ 、
＋４１はＲＡＭ。
＋４１はＲＡＭ。
（６）ハデータパス、＋８１ｉフントロールバス、＋７
１１−ｊアドレスバス、（８）はＩ１０通信インタフェ
ース、（９）は１１０周辺インフェース、（ｌｏｌは割
り込み拡張、（ＩｌｌばＣＰＵ ｉｌｌからのアドレス
バス、α２１は割り込み信号線である。
１１−ｊアドレスバス、（８）はＩ１０通信インタフェ
ース、（９）は１１０周辺インフェース、（ｌｏｌは割
り込み拡張、（ＩｌｌばＣＰＵ ｉｌｌからのアドレス
バス、α２１は割り込み信号線である。
第２図のブロック構成は基本的にはｔｏ ｔｏ１８０８
０系のマイコンの動作として一般に知られている。
０系のマイコンの動作として一般に知られている。
ＣＰＵ ＋１１には８ビツト構成のレジスタとして６１
［のデータレジスタ、状態レジスタ、命令レジスタとア
キュムレータがある。そして、１６ビツトレジスタの構
成として、スタックポインタ、プログラムカウンタがあ
る。この場合の命令Ｈ７８ｆｆで、１〜３バイト長であ
る。アドレッシングモードは直接、レジスタ、レジスタ
間接、イミディート等のモードがある。２目Ｏｇ系では
インデックス相対のモードなどアドレッシングモードを
強化している。外部バスはデータバス（６）、コントロ
ールバス（６）、アドレスバス（７）ｔ−持ち、メモリ
、入出力のインターフェースを行い得るようにしている
。又、１１＋ｌり込み拡張αωの機能を持つている。さ
らに、この他、ＤＭＡ転送機能、 Ａ−Ｄ変換器、タイ
マ機能などの回路が付加されているものもある。
［のデータレジスタ、状態レジスタ、命令レジスタとア
キュムレータがある。そして、１６ビツトレジスタの構
成として、スタックポインタ、プログラムカウンタがあ
る。この場合の命令Ｈ７８ｆｆで、１〜３バイト長であ
る。アドレッシングモードは直接、レジスタ、レジスタ
間接、イミディート等のモードがある。２目Ｏｇ系では
インデックス相対のモードなどアドレッシングモードを
強化している。外部バスはデータバス（６）、コントロ
ールバス（６）、アドレスバス（７）ｔ−持ち、メモリ
、入出力のインターフェースを行い得るようにしている
。又、１１＋ｌり込み拡張αωの機能を持つている。さ
らに、この他、ＤＭＡ転送機能、 Ａ−Ｄ変換器、タイ
マ機能などの回路が付加されているものもある。
以上のようなマイコンでは、ワンチップ ＬＳＩ。
ＩＣカード化し、プログラムの書きかえを可能なように
構成しても論理的な仕様変更に対応できない。又、例工
ば、ＰＬＤを用いてシステムコントローラ＋２１ 、
Ｉ１０周辺などの論理変更を可能にするには、複数のチ
ップを用いねばならない。それらの書き換えでは、各Ｐ
ＬＤのピンの抜き差しをして、別なＰＬＤライタで行わ
ねばならない。それら、複数のＰＬＤチップで構成する
場合は、マイコン装置にセットした状態で個々に識別し
て書き換え変更するのは困難である。
構成しても論理的な仕様変更に対応できない。又、例工
ば、ＰＬＤを用いてシステムコントローラ＋２１ 、
Ｉ１０周辺などの論理変更を可能にするには、複数のチ
ップを用いねばならない。それらの書き換えでは、各Ｐ
ＬＤのピンの抜き差しをして、別なＰＬＤライタで行わ
ねばならない。それら、複数のＰＬＤチップで構成する
場合は、マイコン装置にセットした状態で個々に識別し
て書き換え変更するのは困難である。
従来のマイコン装置はワンチップマイコン、ボード、
ＩＣカード等で構成する場合、システムコントローラ、
割り込み、Ｉ１０／ｉ！辺等のロジック回路部は、通常
、固定され変更しようとすると新規に作り換えねばなら
ない。
ＩＣカード等で構成する場合、システムコントローラ、
割り込み、Ｉ１０／ｉ！辺等のロジック回路部は、通常
、固定され変更しようとすると新規に作り換えねばなら
ない。
ボード内に塔載されているチップをパッケージごとに交
換したり、プログラマブルの場合は書き換えるたびに、
それらのパッケージの抜き差しを個々に行わねばならな
い。
換したり、プログラマブルの場合は書き換えるたびに、
それらのパッケージの抜き差しを個々に行わねばならな
い。
ＩＣカード、 ＨＩＣなどチップでモジュール化すると
、ＥＰＲＯＭ、 ＰＬＤ等複数の素子をマイコンにセッ
トした状態で個々に識別しながら消去、書き込みができ
ない。それで従来のマイコンで、すぐにハードウェア的
な論理仕様を変更することは難かしい。それらのデパッ
ク、シミュレーションには多くの時間１人工を要するな
どの問題点があった。
、ＥＰＲＯＭ、 ＰＬＤ等複数の素子をマイコンにセッ
トした状態で個々に識別しながら消去、書き込みができ
ない。それで従来のマイコンで、すぐにハードウェア的
な論理仕様を変更することは難かしい。それらのデパッ
ク、シミュレーションには多くの時間１人工を要するな
どの問題点があった。
本発明のマイコン装置は以上のような問題点の改善をは
かるためになされたもので、ＰＬＯ識別信号、（！号の
スイッチ部、デコーダ部、 ＰＬＤセレクト・ゲート部
から成る書き込み／消去制御部とＰＬＤモジュール部を
任意に接続して構成し、個々のＰＬＤチップに対して、
スイッチ設定及び信号コードのいずれかを選んで、ＰＬ
Ｄの記号を識別してモジュールの中の任意のブロックに
論理の書き込み／消去がすぐできる。
かるためになされたもので、ＰＬＯ識別信号、（！号の
スイッチ部、デコーダ部、 ＰＬＤセレクト・ゲート部
から成る書き込み／消去制御部とＰＬＤモジュール部を
任意に接続して構成し、個々のＰＬＤチップに対して、
スイッチ設定及び信号コードのいずれかを選んで、ＰＬ
Ｄの記号を識別してモジュールの中の任意のブロックに
論理の書き込み／消去がすぐできる。
従来、 ＰＬＤモジュールの中の複数のチップを任意に
選択して書き込み／消去するのは困難であったが、本発
明では、これらの点を容易に行い得るようにすることを
目的とするものである。
選択して書き込み／消去するのは困難であったが、本発
明では、これらの点を容易に行い得るようにすることを
目的とするものである。
本発明に係るマイコン装置は、ＰＬＤ識別信号。
信号のスイッチ部、デコーダ部、 ＰＬＤセレクト・ゲ
ート部よ構成る書き込み／消去の制御部を持ち、記号（
又は番号）で識別された複数のＰＬＤモジュールと結合
し制御する手段、ＰＬＤの識別記号に対応してスイッチ
の設定、又は信号コードのいずれかで必要なＰＬＤをピ
ックアップする手段、ＰＬＤモジュールの中の任意のブ
ロックに論理の書き込み／消去の手段金持ち、ＣＰＵ、
ＲＯＭ、 ＲＡＭとＰＬＤモジュールを結合して、指
定のブロックに論理仕様の変更を行いながら構築して行
く手段を設けたものである。
ート部よ構成る書き込み／消去の制御部を持ち、記号（
又は番号）で識別された複数のＰＬＤモジュールと結合
し制御する手段、ＰＬＤの識別記号に対応してスイッチ
の設定、又は信号コードのいずれかで必要なＰＬＤをピ
ックアップする手段、ＰＬＤモジュールの中の任意のブ
ロックに論理の書き込み／消去の手段金持ち、ＣＰＵ、
ＲＯＭ、 ＲＡＭとＰＬＤモジュールを結合して、指
定のブロックに論理仕様の変更を行いながら構築して行
く手段を設けたものである。
本発明に釦けるマイコン装置の構築はＰＬＤの識別信号
と信号のスイッチにより識別すべきＰＬＤ記号対応の数
値の設定、又は信号コードを入力させると、そのコード
をデコードし、 ＰＬＤセレクトゲート部を介して制
御される書き込み信号、消去信号が指定のＰＬＤへ伝達
される。この時、ＰＬＤライタから必要なピンを介して
、ＰＬＤモジュールの中の各ブロックをピックアップし
て論理の書き込み／消去が行われる。これらのＰＬＤモ
ジュールがＣＰＵ、 ＲＯＭ、 ＲＡＭなど基本となる
マイコン・コア部と結合され、これにより仕様に沿って
論理の変更を行うと、実動作の状態でシミュレーション
しデバッグができ、仕様変更の容易なマイコン装置が構
築される。
と信号のスイッチにより識別すべきＰＬＤ記号対応の数
値の設定、又は信号コードを入力させると、そのコード
をデコードし、 ＰＬＤセレクトゲート部を介して制
御される書き込み信号、消去信号が指定のＰＬＤへ伝達
される。この時、ＰＬＤライタから必要なピンを介して
、ＰＬＤモジュールの中の各ブロックをピックアップし
て論理の書き込み／消去が行われる。これらのＰＬＤモ
ジュールがＣＰＵ、 ＲＯＭ、 ＲＡＭなど基本となる
マイコン・コア部と結合され、これにより仕様に沿って
論理の変更を行うと、実動作の状態でシミュレーション
しデバッグができ、仕様変更の容易なマイコン装置が構
築される。
以下、本発明の一実施例を図に基づいて説明する。第１
図は本発明の一実施例であるマイコン装置の回路構成を
示すブロック図である。図に訃いテ、但υはデータバス
、＠はコントロールバス、凶はアドレスバス、（財）は
書き込み信号、四は消去信号、翰はＰＬＤ識別信号、□
□□は書き込み／消去制御部、（ハ）はスイッチ部、ｒ
２３はデコーダ部、−はＰＬＤセレクトゲート部、ａｌ
）はＰＬＤモジュール部、（３１畠）はコネクタ部、図
はＰＬＤ識別の配線取り出し部、Ｍｆｌ ＰＬＤＯ％ｅ
ｎはＰＬＤｌ、−はＰＬＤ２、−はＰＬＤ３、Ｉｆ）
、ｎ 、＠ 、ａｌは書き込み信号線、（５０ｍ）、（
５１ｍ）。
図は本発明の一実施例であるマイコン装置の回路構成を
示すブロック図である。図に訃いテ、但υはデータバス
、＠はコントロールバス、凶はアドレスバス、（財）は
書き込み信号、四は消去信号、翰はＰＬＤ識別信号、□
□□は書き込み／消去制御部、（ハ）はスイッチ部、ｒ
２３はデコーダ部、−はＰＬＤセレクトゲート部、ａｌ
）はＰＬＤモジュール部、（３１畠）はコネクタ部、図
はＰＬＤ識別の配線取り出し部、Ｍｆｌ ＰＬＤＯ％ｅ
ｎはＰＬＤｌ、−はＰＬＤ２、−はＰＬＤ３、Ｉｆ）
、ｎ 、＠ 、ａｌは書き込み信号線、（５０ｍ）、（
５１ｍ）。
（５２畠）、（５３ｓ）は消去信号線、０力はｐＲｏＭ
、（３！１はＣＰｔＪ 。
、（３！１はＣＰｔＪ 。
翰はＲＡＭ 、囮はマイコン・コア部、 （４０ｍ）
はマイコン・コア部ｉ４ＱとＰＬＤモジュール部ＯＩＪ
が接続されるコネクタ部である。
はマイコン・コア部ｉ４ＱとＰＬＤモジュール部ＯＩＪ
が接続されるコネクタ部である。
次に動作について説明する。論理仕様により変更の必要
なＰＬＤ記号を定め、その変更に必要な論理図のデータ
が作られると、従来のやり方でそのデータはＰＬＤ用に
変換されコードとしてＰＬＤライタのメモリ部（図示せ
ず）に蓄えられる。そのデータはスイッチ部間でＰＬＤ
の番号が指定され、ＰＬＤ Ｑ別信号（至）が送られる
と、スイッチ″ｏｆ１″となる信号がデコーダ部翰でコ
ード化されＰＬＯセレクトゲート部（ト）のゲートを制
御して、書き込み信号（２４１、消去信号（至）が選択
されて、ＰＬＤ識別の配線取り出し部四よシ配線される
書き込み信号線ω〜０及び消去信号（５０ｍ）〜（５３
ｍ ）のそれぞれの対カニ選択されて、それぞれの対応
のＰＬＤに連結される。
なＰＬＤ記号を定め、その変更に必要な論理図のデータ
が作られると、従来のやり方でそのデータはＰＬＤ用に
変換されコードとしてＰＬＤライタのメモリ部（図示せ
ず）に蓄えられる。そのデータはスイッチ部間でＰＬＤ
の番号が指定され、ＰＬＤ Ｑ別信号（至）が送られる
と、スイッチ″ｏｆ１″となる信号がデコーダ部翰でコ
ード化されＰＬＯセレクトゲート部（ト）のゲートを制
御して、書き込み信号（２４１、消去信号（至）が選択
されて、ＰＬＤ識別の配線取り出し部四よシ配線される
書き込み信号線ω〜０及び消去信号（５０ｍ）〜（５３
ｍ ）のそれぞれの対カニ選択されて、それぞれの対応
のＰＬＤに連結される。
例えば、００１のスイッチを指定すると、ＰＬＤＩが選
択される。この時、 ＰＬＤライタのメモリ部に蓄えら
れているデータを各ピンを介して、論理−ＩＦき込みの
データが送られ、書き込みモードにかいてＰＬＤｌの入
力のピンを介して書き込みが行われる。
択される。この時、 ＰＬＤライタのメモリ部に蓄えら
れているデータを各ピンを介して、論理−ＩＦき込みの
データが送られ、書き込みモードにかいてＰＬＤｌの入
力のピンを介して書き込みが行われる。
同様にして他のＰＬＤについても、必要に応じて書き込
まれる。
まれる。
このようにして、ＰＬＤモジュール部鵠υの必要な回路
ブロックの書き込みを行う。一方、ＣＰＵ（３８）。
ブロックの書き込みを行う。一方、ＣＰＵ（３８）。
ＰＲＯＭ□□□、ＲＡＭｆｉのマイコン書コア部ｈｔｎ
が、コネクタ部（４０ａ） ｔ−介して、ＰＬＤモジュ
ール部！１１ ト結合されている。
が、コネクタ部（４０ａ） ｔ−介して、ＰＬＤモジュ
ール部！１１ ト結合されている。
この時、マイコンのｔ源、クロック、入力信号等が印加
され、ＦＲＯＭ□□□に必要なプログラムが蓄えられて
いる。それで、ＰＬＤの書き込みが終るとすぐにマイコ
ン装置を起動し、マイコンの必要な機能を動作させるこ
とにより正常かどうかチエツクすることができる。この
時、論理的な動作が異常であれば、その異常なＰＬＤの
ブロックを見付け、前述の方法で、その部分を指定し、
前述と同様な方法で書き込みを行う。
され、ＦＲＯＭ□□□に必要なプログラムが蓄えられて
いる。それで、ＰＬＤの書き込みが終るとすぐにマイコ
ン装置を起動し、マイコンの必要な機能を動作させるこ
とにより正常かどうかチエツクすることができる。この
時、論理的な動作が異常であれば、その異常なＰＬＤの
ブロックを見付け、前述の方法で、その部分を指定し、
前述と同様な方法で書き込みを行う。
これによシ、論理仕様の変更を行うと、すぐ実動作の状
態でシミュレーションしながらデバッグができ、仕様変
更の容易なマイコン装置を構築できる。
態でシミュレーションしながらデバッグができ、仕様変
更の容易なマイコン装置を構築できる。
以上の説明のように本実施例では書き込み／消去ＩＩ
１１ 部（ロ）、 ＰＬＤモジュールＨ、マイコン・コ
ア部−を結合することによシ、ＰＬＤライタからの論理
コードのデータを取シ込んで複数のＰＬＤ記号を識別し
、必要なブロックの論理に対応して書き込゛み／消去を
行うことができる。
１１ 部（ロ）、 ＰＬＤモジュールＨ、マイコン・コ
ア部−を結合することによシ、ＰＬＤライタからの論理
コードのデータを取シ込んで複数のＰＬＤ記号を識別し
、必要なブロックの論理に対応して書き込゛み／消去を
行うことができる。
なか、上記実施例ではＰＬＤモジュール（３υとしてＰ
ＬＤの論理部のみを含んだ場合について説明したが、
ＦＲＯＭ、 ＲＡＭなども必＃に応じて塔載し、それら
の拡張増設することもできる。
ＬＤの論理部のみを含んだ場合について説明したが、
ＦＲＯＭ、 ＲＡＭなども必＃に応じて塔載し、それら
の拡張増設することもできる。
又、マイコン・コア部（イ）とＰＬＤモジュールｆ３１
１１−別個にしてコネクタ部（４０ａ ）に接続するよ
うにした場合を示したが、これらは同一基板上にアセン
ブルしてもよい。同様に、ＰＬＤモジュールＱ１）、書
き込み／消去制御部□□□とをコネクタ００で接続する
ようにした場合を示したが、このコネクタ部（３ｈ）と
書き込み／消去制御部□□□の間に配線のバスを入れて
もよい。さらに、コネクタ（３１ａ） ｔ−除いて書き
込み／消去制御部口をＰＬＤモジュール則の中に組み込
むこともできる。
１１−別個にしてコネクタ部（４０ａ ）に接続するよ
うにした場合を示したが、これらは同一基板上にアセン
ブルしてもよい。同様に、ＰＬＤモジュールＱ１）、書
き込み／消去制御部□□□とをコネクタ００で接続する
ようにした場合を示したが、このコネクタ部（３ｈ）と
書き込み／消去制御部□□□の間に配線のバスを入れて
もよい。さらに、コネクタ（３１ａ） ｔ−除いて書き
込み／消去制御部口をＰＬＤモジュール則の中に組み込
むこともできる。
以上のように本発明によれば、マイコンのコアをベース
として、周辺の論理仕様を各ブロックに対応して識別し
ながら、すぐに変更したので、論理仕様の変更、チエツ
ク修正を容易にし、早く機能のシミュレーション、デバ
ッグができるため、この関係にかける開発・改良の効率
化が期待できる０
として、周辺の論理仕様を各ブロックに対応して識別し
ながら、すぐに変更したので、論理仕様の変更、チエツ
ク修正を容易にし、早く機能のシミュレーション、デバ
ッグができるため、この関係にかける開発・改良の効率
化が期待できる０
ｆ！！、１図は本発明の一実施例にかけるマイコン装置
のブロック図、第２図は従来のマイコン装置のブロック
図である。 Ｑｌ）・・・データバス、□□□・・・コントロールバ
ス、□□□・・・アドレスバス、剃・・・書き込み信号
、（至）・・・消去信号、（至）・・・ＰＬＤ識別信号
、Ｑ７１・・・書き込み／消去制御部、（社）・・・ス
イッチ部、い・・・デコーダ部、関・・・ＰＬＤセレク
ト・ゲート部、ｅｌ）・・・ＰＬＤモジュール、（３１
ｍ）・・・コネクタ部、図・・・ＰＬＤ識別の配線取り
出し部、關〜（３５・ＰＬＤＱ、 ＰＬＤＩ 、 ＰＬ
Ｄ２． ＰＬＤ３．１ｌｌ）〜ａＳ−・・書き込み信号
線、（５０１１）〜（５３ｍ）・・・消去信号線、的・
・・Ｆ ＲＯＭ。 （至）・・・ＣＰＵ 、 （”＋１ ・ＲＡＭ 、 Ｑ
ｌ−・・マイコン・コア部、（４０ａ）、（ハ）・・・
コネクタ部。
のブロック図、第２図は従来のマイコン装置のブロック
図である。 Ｑｌ）・・・データバス、□□□・・・コントロールバ
ス、□□□・・・アドレスバス、剃・・・書き込み信号
、（至）・・・消去信号、（至）・・・ＰＬＤ識別信号
、Ｑ７１・・・書き込み／消去制御部、（社）・・・ス
イッチ部、い・・・デコーダ部、関・・・ＰＬＤセレク
ト・ゲート部、ｅｌ）・・・ＰＬＤモジュール、（３１
ｍ）・・・コネクタ部、図・・・ＰＬＤ識別の配線取り
出し部、關〜（３５・ＰＬＤＱ、 ＰＬＤＩ 、 ＰＬ
Ｄ２． ＰＬＤ３．１ｌｌ）〜ａＳ−・・書き込み信号
線、（５０１１）〜（５３ｍ）・・・消去信号線、的・
・・Ｆ ＲＯＭ。 （至）・・・ＣＰＵ 、 （”＋１ ・ＲＡＭ 、 Ｑ
ｌ−・・マイコン・コア部、（４０ａ）、（ハ）・・・
コネクタ部。
Claims (1)
- ＰＬＤ識別信号、信号のスイッチ部、デコーダ部、ＰＬ
Ｄセレクトゲート部より成る書き込み／消去制御部と、
複数のチップでつくられるＰＬＤモジュール部を任意に
結合し、ＰＬＤチップの識別名に対応して、スイッチの
設定又は信号コードのいずれかでＰＬＤチップの識別名
をピックアップし論理仕様に沿つた書き込み、消去ので
きるＰＬＤモジュール部と、ＣＰＵ、ＲＯＭ、ＲＡＭと
結合し、各ブロックに対応して論理仕様の変更を行いな
がら構築することを特徴とするマイクロコンピュータ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200521A JPH0363777A (ja) | 1989-08-01 | 1989-08-01 | マイクロコンピュータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200521A JPH0363777A (ja) | 1989-08-01 | 1989-08-01 | マイクロコンピュータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0363777A true JPH0363777A (ja) | 1991-03-19 |
Family
ID=16425695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1200521A Pending JPH0363777A (ja) | 1989-08-01 | 1989-08-01 | マイクロコンピュータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0363777A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0822432A (ja) * | 1993-12-23 | 1996-01-23 | Hyundai Electron Ind Co Ltd | バスインターフェース論理集積回路 |
| KR100400554B1 (ko) * | 2000-11-17 | 2003-10-08 | 엘지전자 주식회사 | 중앙처리장치의 주변회로 |
| US8270231B2 (en) * | 2004-05-18 | 2012-09-18 | Infineon Technologies Ag | Configurable embedded processor |
-
1989
- 1989-08-01 JP JP1200521A patent/JPH0363777A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0822432A (ja) * | 1993-12-23 | 1996-01-23 | Hyundai Electron Ind Co Ltd | バスインターフェース論理集積回路 |
| KR100400554B1 (ko) * | 2000-11-17 | 2003-10-08 | 엘지전자 주식회사 | 중앙처리장치의 주변회로 |
| US8270231B2 (en) * | 2004-05-18 | 2012-09-18 | Infineon Technologies Ag | Configurable embedded processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6370635B2 (en) | Dual ROM microprogrammable microcontroller and universal serial bus microcontroller development system | |
| EP0022622B1 (en) | Programmable controller | |
| CA1210160A (en) | Personal-computer to 3270 system interfacing apparatus | |
| JPH05158511A (ja) | 着脱式ファンクション・カード付きプログラマブル・コントローラ・プロセッサ | |
| CA1320279C (en) | Multiprocessor system | |
| JPS61241841A (ja) | エミユレ−タ | |
| CN114328342A (zh) | 一种用于PCIe异构加速卡的新型程控配置方法 | |
| EP1229549A1 (en) | Asynchronous flash-eeprom behaving like a synchronous ram/rom | |
| JPH0363777A (ja) | マイクロコンピュータ装置 | |
| US9807838B1 (en) | System and method for providing downloadable custom LED blinking pattern for backplane controller or enclosure management controller | |
| WO1992008231A1 (en) | Rom patch device | |
| KR20040076708A (ko) | Ａｒｍ 코어를 가지는 ｓｏｃ의 ｆｐｇａ를 사용하는 확장가능형 검증 보드 | |
| CN113535213A (zh) | 一种可编程逻辑器件的固件更新方法及系统 | |
| US20040122984A1 (en) | Data processor and data table update method | |
| US5594879A (en) | Method of and apparatus for arbitrarily disabling under processor control individual slots on a computer bus | |
| US20090119420A1 (en) | Apparatus and method for scaleable expanders in systems management | |
| EP0136699B1 (en) | Programmable controller | |
| CN112597732A (zh) | 一种通过软件配置改变iic器件地址的方法及系统 | |
| US20020004877A1 (en) | Method and system for updating user memory in emulator systems | |
| Young | A microprogram simulator | |
| RU2126989C1 (ru) | Микропроцессор | |
| KR0162763B1 (ko) | 먹스를 이용한 pci 디바이스의 형상영역 설계장치 및 방법 | |
| JP4328790B2 (ja) | 半導体集積回路 | |
| JPH11175345A (ja) | プログラマブルコントローラ | |
| JP2000112745A (ja) | オンチップ・プログラミング機能を持つマイクロコントロ―ラ |