JPH0364120A - 出力制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は出力制御回路に関し、特にロジック回路の出力
接続の接話を行なう出力制御回路に関する。

〔従来の技術〕

従来、ＣＭＯ３集積回路などで構成されたロジック回路
では、ドライバ回路の出力接続の接話を行なう出力制御
回路を設けていないので、ドライバ側の回路とレシーバ
側の回路とで電源供給系統が別々の場合、ドライバ側の
電源供給が断状態であっても、レシーバ側から流入する
電源電流によって、ドライバ側の電源線の電圧が完全に
○Ｖにならないことが多い。

〔発明が解決しようとする課題〕

上述のように、ロジック回路のドライバ側で電源断にし
ても電源線の電圧が○■にならない場合には、その電源
線に接続している回路の動作が完全に停止せず、入力端
子の状態が不定になるので、入力端子に接続されている
相手回路が誤動作するという問題点がある。

〔課題を解決するための手段〕

本発明の回路は、ドライバ側の出力回路の出力端子とレ
シーバ側に接続するための出力端子との間にエミッタ及
びコレクタ間を接続し、前記出力回路の電源端子に抵抗
を介してベースを接続したスイッチング用のトランジス
タを備えている。

〔実施例〕

第を図は本発明の一実施例の回路図である。ロジック回
路の出力回路３の出力端子５にはトランジスタ１のエミ
ッタ及びコレクタ間を介して出力端子４を接続してあり
、この出力端子４をレシーバ側に接続して使用する。ト
ランジスタ１のベースには、抵抗２を介して出力回路３
の電源端子７を接続しである。

電源端子７に電源電圧が加わっていない場合、トランジ
スタ１はカットオフ状態になり、出力回路３の出力端子
５は出力端子４の状態に関係なくオープンになる。また
電源端子７に電圧が加わった場合、トランジスタ１はオ
ン状態になり、出力回路３の出力端子５は出力端子４と
ほぼ同電位になる。

〔発明の効果〕

以上の様に本発明によれば、出力回路に電源電圧が加わ
らない場合は、レシーバ側から電流が流入することが無
く、出力回路に接続されている他の回路へ悪影響を与え
ずに済むという効果が得られる。

【図面の簡単な説明】

第１図は本発明の実施例の回路図である。 １・・・トランジスタ、２・・・抵抗、３・・・出力回
路、４．５・・・出力端子、６・・・入力端子、７・・
・電源端子。

Claims (1)

【特許請求の範囲】
1. ドライバ側の出力回路の出力端子とレシーバ側に接続す
   るための出力端子との間にエミッタ及びコレクタ間を接
   続し、前記出力回路の電源端子に抵抗を介してベースを
   接続したスイッチング用のトランジスタを備えている出
   力制御回路。