JPH036510B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高解像度のラスタスキヤン式CRTデ
イスプレイ装置で低解像度のラスタスキヤン画像
データを表示させるよう該データを画像メモリに
書き込むことができる画像データ書込み方式に関
する。

近年、ニユーメデイアの開発が盛んに行なわれ
ている。そのニユーメデイアの中には文字図形情
報ネツトワークがある。このネツトワークに流さ
れる文字図形情報の解像度は在来のラスタスキヤ
ン式CRTデイスプレイ装置のそれよりも低いも
のとされている。

従つて、そのようなデイスプレイ装置に上述ネ
ツトワークの画像データを映し出すためには、そ
のための画像処理を施さなくてはならない。

〔従来の技術〕

従来の上述のような画像処理方式は次のような
ものであつた。例えば、第４図に示す高解像度の
ラスタスキヤン式CRTデイスプレイ装置ａに、
文字図形情報ネツトワーク（キヤプテン）から入
出力インタフエースｂを介して入力される低解像
度の画像データを表示する際に、入力された画像
データを直続する所要数例えば２つ（上述ネツト
ワークからの画像データの解像度はデイスプレイ
装置の解像度の２分の１である。第５図参照。）
のラスタ対応の画像メモリｃ領域にプロセツサｄ
の制御の下に書き込んで解像度間の相違を整合さ
せてCRTeに表示させる如きものである。この関
係は画像データがコードで表されている場合も同
様である。

〔発明が解決しようとする問題点〕 上述のような同一画像データの画像メモリへの
反復書込みにプロセツサｄが継続して係わり合つ
ているから、画像データの解像度が低くてもプロ
セツサが係わり合う時間は解像度が高い場合と同
じになつてしまう。つまり、プロセツサの負担は
同じとなる。例えば、第６図に示すように、512
×512ドツトのデイスプレイ装置に対し１バイト
当り10μsでプロセツサが画像データを書き込む場
合には、0.33秒（512×512／８＝32KB，32KB×
10＝0.33秒）かかる。

〔問題点を解決するための手段〕

本発明は上述の問題点を解決し得る画像データ
書込み方式を提供するもので、その手段はプロセ
ツサの制御の下に画像データをラスタ形式で画像
メモリに書き込む画像データ書込み方式におい
て、垂直方向の低解像度の指示を行なう手段と、
前記プロセツサから画像データを受け取る手段
と、前記プロセツサから前記画像メモリに画像デ
ータを書き込むためのアドレスを受け取る手段
と、前記低解像度の指示に応答して前記画像デー
タを前記アドレスで指定される前記画像メモリの
ラスタ対応の画像メモリ領域に書き込み、引き続
いて該ラスタ対応の画像メモリ領域に予め決めら
れた関係で続く所要数のラスタ対応の画像メモリ
領域に書き込む制御手段とを備えて構成したもの
である。

〔作用〕

本発明方式によれば、画像メモリに書き込もう
とする画像データの解像度がそのデイスプレイ装
置の解像度より低い場合に、プロセツサが予め決
められたラスタのための画像メモリアドレス及び
そのラスタのための画像データの画像メモリへの
書込み動作を為さしめるべくその画像データを画
像メモリ制御部に転送し、プロセツサは他の処理
へ移行すべく書込み動作から解放される一方、上
記画像メモリ制御部は上記書込みを行ない引き続
いて上記予め決められたラスタに予め決められた
関係で続く予め決められた数のラスタに対応する
各画像メモリ領域に同一の画像データを書き込む
ようにしているから、プロセツサの負担を軽減し
つつ低解像度の画面データの処理速度を向上させ
得る。

〔実施例〕

以下、添付図面を参照しながら、本発明の実施
例を説明する。

第１図は本発明実施例を示す。この図におい
て、１はバス２に接続された制御部である。バス
２には、第４図と同様プロセツサ（CPU）ｄ、
プログラムメモリｆ、入出力インタフエースｂが
接続されている。又、画像メモリ３には、CRT
４が接続されている。

制御部１は後述するような制御態様で画像メモ
リ３への画像データの書込みを制御する。５は一
方の入力にバス２を経て供給されるCPUアドレ
ス（画像データのためのアドレス）を受け、他方
の入力に制御部１から更新用アドレスを受ける加
算器で、その出力値はメモリアドレスとして画像
メモリ３に供給される。６は制御部１の制御の下
にバス２からのCPUデータ（画像データ）をラ
ツチし、これをメモリデータとして画像メモリ３
に供給するラツチである。

上述要部構成即ち画像メモリ制御部を設けれ
ば、ラスタスキヤン形式の同一の低解像度画像デ
ータを画像メモリ３に所要回数書き込むのにプロ
セツサは１回画像メモリ制御部にアクセスをかけ
るだけで済む。即ち、バス２を介して制御部１に
これから書き込まんとする画像データが低解像度
（デイスプレイ装置の解像度の２分の１である）
の画像データ指示が伝達されると共に、バス２を
介してCPUアドレスが加算器５の一方の入力に
供給される（第２図の２−１参照）一方、加算器
の他方の入力には第１回目のメモリサイクルで
CPUアドレスＡをそのままメモリアドレスＡと
して出力させ、第２回目のメモリサイクルでは
CPUアドレスＡを所要の値Ｎ（１ラスタだけ下の
ラスタに対応するメモリ領域をアクセスせしめ得
るアドレスにＡを変更せしめ得る値）だけ更新さ
れたメモリアドレスＡ＋Ｎを出力させ得る（第２
図の２−３参照）更新用アドレスＮが供給され
る。又、バス２を介して供給されるCPUデータ
（例えば、１バイト）はラツチ６に供給されて第
２図の２−４に示すように２メモリサイクルの間
ラツチされ、そこからメモリデータとして画像メ
モリ３に供給される。

こうして、メモリアドレス及びメモリデータが
供給されている画像メモリ３に制御部１から線７
を経て書込み制御パルス（第２図の２−５参照）
が供給されると、メモリアドレスで指定される画
像メモリ領域にメモリデータが順次に記憶され
る。

このような記憶動作が各CPUデータ毎に生ぜ
しめられる。

このように、プロセツサは第３図に示すように
１ラスタライン置きに画像メモリ３をアクセスす
るだけで、その間のラスタラインの画像データは
画像メモリ制御部によつて画像メモリ３に書き込
み得る。つまり、プロセツサｄが各ラスタライン
の画像データを画像メモリ３に書き込む場合に比
しプロセツサｄの負担は半減する。

なお、上記実施例においては、ラツチは１つの
CPUデータ（１バイト）をラツチするものであ
つたが、これは一ラスタ分一時記憶する記憶手段
にしてその一ラスタ分のCPUデータを連続的に
上記記憶手段にCPUから転送した後、その一ラ
スタ分のCPUデータの各々をCPUから送られた
来た先頭メモリアドレスから順次に画像メモリに
記憶させ、同一の一ラスタ分のCPUデータの
各々を対応するメモリアドレス＋Ｎ（このＮは上
述したと同趣旨の値）から順次に画像メモリに書
き込むようにしてもよい。こうすれば、CPUデ
ータの転送における連続性のメリツトが得られ
る。

又、上述したいずれの書込みにおいても、同一
のデータの画像メモリへの書込み回数を１回だけ
でなく、２回等にすることもできるものである。

〔発明の効果〕

以上述べたように、本発明によれば、 プロセツサの負担を軽減しつつ、 低解像度の画面データの処理速度を向上させ
得る、等の効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は
第１図実施例の説明に供するタイミングチヤー
ト、第３図は画像メモリ内への書込み態様を図解
した図、第４図は従来の装置構成を示す図、第５
図は高解像度及び低解像度における画像メモリへ
のデータの書き込み態様を示す図、第６図はプロ
セツサの負担の説明に供するデイスプレイ装置画
面を示す図である。 図中、ｄはプロセツサ、１は制御部、２はバ
ス、３は画像メモリ、４はCRT、５は加算器、
６はラツチである。

Claims (1)

1. 【特許請求の範囲】 １ プロセツサの制御の下に画像データをラスタ
   形式で画像メモリに書き込む画像データ書込み方
   式において、垂直方向の低解像度の指示を行なう
   手段と、前記プロセツサから画像データを受け取
   る手段と、前記プロセツサから前記画像メモリに
   画像データを書き込むためのアドレスを受け取る
   手段と、前記低解像度の指示に応答して前記画像
   データを、前記アドレスで指定される前記画像メ
   モリのラスタ対応の画像メモリ領域に書き込み、
   引き続いて該ラスタ対応の画像メモリ領域に予め
   決められた関係で続く所要数のラスタ対応の画像
   メモリ領域に書き込む制御手段とを備えて構成し
   たことを特徴とする画像データ書込み方式。 ２ 前記画像データは前記プロセツサが取り扱う
   処理単位のデータで、前記アドレスは該データの
   ためのアドレスであることを特徴とする特許請求
   の範囲第１項記載の画像データ書込み方式。