JPH0365750A - ネツトワークの宛先指定方法及び装置 - Google Patents

ネツトワークの宛先指定方法及び装置

Info

Publication number
JPH0365750A
JPH0365750A JP2190891A JP19089190A JPH0365750A JP H0365750 A JPH0365750 A JP H0365750A JP 2190891 A JP2190891 A JP 2190891A JP 19089190 A JP19089190 A JP 19089190A JP H0365750 A JPH0365750 A JP H0365750A
Authority
JP
Japan
Prior art keywords
network
node
information
link
transaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2190891A
Other languages
English (en)
Other versions
JP2505060B2 (ja
Inventor
Jr Alexander H Frey
アレクサンダーハミルトン・フレイ、ジユニア
Joel M Gould
ジヨエル・マーク・ゴールド
Jr Charles M Higgins
チヤールズ・マリオン・ヒギンズ、ジユニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0365750A publication Critical patent/JPH0365750A/ja
Application granted granted Critical
Publication of JP2505060B2 publication Critical patent/JP2505060B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/24Multipath
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/02Topology update or discovery
    • H04L45/06Deflection routing, e.g. hot-potato routing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/22Alternate routing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/32Flooding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、一般に、パラレル・コンピユーテイング・シ
ステムにおけるデータ処理アプリケ−シーンの改良に関
するものであり、とりわけ、多重相互結合経路(例えば
、多次元円環体ネットワーク)を備えた相互結合ネット
ワークを介して、ノマラレル・コンピユーテイング・エ
レメント間におけるデータの宛先指定を行なうための有
効な方法に関するものである。
B、従来技術及び問題点 本発明は、今日のパラレルコンピュータに見受けられる
長持ち時間メツセージ処理の問題を扱うものである。こ
うしたコンピュータシステムは、高速通信ネットワーク
を介して相互結合された多数の“ノード”から構成され
る。各ノードは、−般に、プロセッサとメモリから構成
される。ノードは別個に動作し、通信ネットワークを介
してメツセージ及びデータブロックを送ることにより互
いにインターラフシロンする。
通信ネットワークは、ノードを相互結合するが、ノード
の数は、潜在的に極めて大きいので(例えば、数千)、
該システムにおいて、各ノード毎に結合リンクには、通
常、各ノードが少数の隣接ノードに対する直接リンクし
か備えないようにして用いられるものもある。こうした
ネットワークの場合、直接接続されていないノード間で
情報の伝送を行なうには、中間ノード、及び、それによ
って得られるブリッジングリンクを利用して、経路を見
つけ出さなければならない。
こうした環境では、あるノードが非隣接ノードにメツセ
ージを送らなければならない場合、利用する中間リンク
及びノードを決め、遅延を最小限におさえて、中間リン
クによりメツセージを送るための機構が必要になる。レ
ギュラネットワークの場合、所定の2つのノード間には
可能性のある多数の経路が存在する。メツセージ配送機
構は、使用中または中断された中間リンク及びメートを
避けて、多数の可能性のある経路から1つの経路を選択
することができる。また、メツセージ配送機構は、各中
間ノード毎に、プロセッサーとは関係なく動作すること
ができる。
一般に、本発明のネットワークトポロジは、多数のノー
ドを備え、各ノードが全ての側における隣接ノードと通
信リンクを共用するネットワーク案に適用することがで
きる。このタイプのトポロジ案の一例として、多次元円
環体ネットワークがある。
第1図には、2次元円環体ネットワークのトポロジが示
されている。各ボックス10は、ノードを表わしており
、各ライン20は、通信リンクを表わしている。第1図
では、20のノードが、横が5つ、縦が4つのノードに
よる円環体をなすように相互結合されている。3次元円
環体ネットワークは、論理的に3次元をなすようにスタ
ックされた複数の2次元ネットワークを有している。各
ノードは、2つの追加リンクを備えており、1つは、上
方の2次元円環体ネットワークにおける相対物に対する
ものであり、1つは、下方の2次元円環体ネットワーク
における相対物に対するものである。さらに高次元の円
環体ネットワークも可能である。
パラレルコンピユーテイングシステムについては、米国
特許第4,63G、948号、米国特許第4,514,
807号、米国特許第4.814.980号、第4.7
30.322号、米国特許第4,811,214号、米
国特許第4・、814.979号、第4,445,17
1号、第4,543,630号、米国特許第4,748
、GH号、米国特許第4,598,400号に記載され
ている。これらの特許は、パラレル処理に関する各種ア
ーキテクチャについて記載したものであり、本発明と同
様の初期に開発された宛先指定システムの説明を行なっ
ている。
本発明は、これまでパラレル処理環境では不可能であっ
た下記の要件を扱うように設計されている。主たる要件
は、利用可能な最短経路を動的に見つけ出し、たとえ直
接接続されていなくても、多次元ネットワークにおける
任意のノードから任意の他のノードへその経路を介して
メツセージを送る能力である。この能力と、もとのまま
の通信リンクの速度に比べほんのわずかだけ遅い総伝送
時間とが組み合わせられる。通信リンクは、また、必要
時には、代替経路を利用して、混雑及び不動作リンクを
含むネットワーク状態の変化に動的に適応する能力も必
要とする。宛先指定は、中間ノードによる緩衝手法を用
いずに行なわれる。この結果、コストが低下し、ネット
ワーク資源のブロッキングとの遭遇時にわける順次探索
が排除される。最後に、ネットワーク資源は、メツセー
ジの進行が一時的にブロックされた場合、解放される能
力を備えていなければならない。
上述の要件に合致しない先行技術によるシステムの例に
は、1988年、New YorkのSpringer
−Verlagより刊行されたDlstributed
 Computing (分散形コンピユーテイング)
に掲載の、Dally他ニヨる論文”The toru
s routing chip”(「円環体宛先指定チ
ップ」)や、1988年5月に刊行されたComput
er Archltecture News (コンピ
ュータアーキテクチャニュース)第16巻第2号に掲載
の、Chov他による論文”Hyperswitch 
Network for the Hypercube
 Computer”(「ハイバーキエーブコンピュー
タ用ハイパースイッチネットワーク」)などがある。
円環体宛先指定チップの論文には、とりわけ、多次元円
環体ネットワークにおける長待ち時間宛先指定が行なえ
るように設計されたパラレル・コンピユーテイング・ネ
ットワークの宛先指定チップの説明が行なわれている。
該チップは、宛先に届くように、中間ノードを介してメ
ツセージの宛先指定を行なう順序をあらかじめ設定する
。 ′カットスルー”宛先指定として知られる技術が、
用いられる。この技法は、中間ノードにおいて各バイト
を受信するとすぐにこれを転送するものである。従って
、総伝送時間がちとのままのリンク速度に近づき、中間
ノードにおいて緩衝手法は不要になる。 “カットスル
ー”宛先指定については11989年のACM Sym
posium on Parallel Algori
thmsand Architecture (パラレ
ルアルゴリズム及びアーキテクチャに関するACMシン
ポジウム)における”A Framework for
 Adaptive Routing In Mult
I Camputer Networks”(「マルチ
コンピュータネットワークにおける適応宛先指定に関す
る構成」)にさらに詳細に述べられている。
円環体宛先指定チップに関する、とりわけ、“カットス
ルー”宛先指定に関する問題は、あらかじめ設定される
経路は静的であり、送り出しノードと宛先ノードとの相
対位置だけに基づくものであるという点にある。その経
路におけるリンクのどれかに中断が生じると、代替経路
の利用ができたとしても、該ネットワークを介したメツ
セージの宛先指定が行なえないことになる。また、ネッ
トワークにおけるリンクに関して回線争奪が生じる場合
、1つ以上のメツセージの転送について、その進行が一
時ブロックされることになる。この結果、さらに、1つ
以上のメツセージの転送の進行がブロックされる。ブロ
ックされたメツセージは利用している経路を解放しない
ので、これらのメツセージのブロックは、さらに他のメ
ツセージに影響を及ぼすことになる。従って、メツセー
ジの進行が一時的にブロックされると、ネットワーク資
源の解放ができなくなる。
ハイパースイッチの参考文献を用いて、ハイパーキュー
ブコンピュータにおけるメツセージの宛先指定を行なう
。ハイパーキューブは、多次元円環体ネットワークの特
殊なケースであり、各次元におけるノード数は、常に2
に等しい。ハイパースイッチネットワークは、適応宛先
指定を実施する。従って、メツセージの伝送前に、可能
性のある全ての経路の探索を実施して、混雑や中断され
たリンクのない経路を識別する。この結果、ハイパース
イッチの宛先指定は、ネットワークの状態の変化や不動
作リンクに対し動的に適応することが可能になる。該宛
先指定は、また、緩衝手法を必要とせず、ネットワーク
の初期調査において阻止されていることが検出されると
、ネットワーク資源を解放する追加能力を備えている。
上述のように、ハイパースイッチの論文に記載の能力は
、ハイパーキューブコンピュータに関してのみ用いられ
る。これは、所定の今日における多次元ネットワークの
実施を極度に制限している。
さらに、ハイパースイッチの順次予備探索は、望ましく
ないオーバヘッドである。
本発明には、前述の問題も、制限も存在しない。
C0発明の要旨 本発明によれば、これらの目的は、該システムの全ての
ノードに配置された同一の宛先指定機構を用いて、ノー
ドから7−ドへと有効な情報の宛先指定を行なうことに
よって達成される。各宛先指定機構には、従来のクロス
バ−(スペース)スイッチを介して結合された送信機/
受信機対が含まれている。各送信機/受信機対には、他
の隣接ノードとの双方向性通信リンクが組み込まれてい
る。各送信機/受信機対には、常駐ノードのプロセッサ
及びメモリに対する専用リンクが含まれている。
情報は、経路記述ビットから成る見出しを利用してノー
ドからノードへ中断される。情報が宛先ノードヘガイド
される際、各7−ドの受信機/送信機対は状態を変化さ
せる。このメツセージは、いくつかのノードを介して同
時に伝搬され、該ノードを横切って迅速に宛先ノードへ
到達する。最後ノード接続が行なわれると、後続の全通
信リンクが、ネットワークを通じて送り返される指令に
よって解放される。
本発明は、直接接続されていなくても、多次元ネットワ
ークにおける任意のノードから任意の他のノードへメツ
セージを送ることが可能である。
宛先指定は、二地点間リンク速度に近い総伝送時間で行
なわれる。
宛先指定は、必要があれば、代替経路を利用し、混雑や
動作不能リンクを含むネットワーク状態の変化に対し動
的に適応するように構成されており、メツセージの緩衝
手法は用いられない。該アーキテクチャは、ブロックさ
れたメツセージを検出し、ネットワーク資源を動的に解
放して、ネットワークの制約を緩和するのに十分な順応
性を備えている。
D、実施例 本発明は1、システム内の全てのノードと1対1で連係
した多数の同一の宛先指定機構を利用する。
第2図を参照すると、ノード10,11.12、及び、
13の間の通信リンクは、宛先指定機構200.210
.220、及び、230と直接結合している。
通信リンクは、ローカルエリアネットワーク、または、
今回ノード間の通信に一般に用いられている他の標準的
な各種通信媒体のうち任意のものとすることができる。
宛先指定機構、プロセッサ、及び、メモリは、8038
Bプロセツサ及び互換性メモリのような、一般に利用さ
れている各種プロセッサ及びメモリのうちから任意に選
択することができる。
各宛先指定機構は、さらに、対応するノードのプo セ
ーフすまたはメーt:す100,1101120゜及び
、130に対するリンクを備えている。ノード10の通
信りアク21.22.23、及び、24のそれぞれは、
第3図の詳細な説明と相関させるため、別個にラベル表
示されている。
宛先指定機構にサポートされるリンクの数は可変であり
、そのネットワークの次元の数によって決まる。本発明
の詳細を簡略にするため、第1図に示すものと同様の2
次元ネットワークであると仮定する。第1図において、
各ノード1oは、通信リンク20を介して4つの隣接ノ
ードに結合されている。これ以上の次元をサポートする
のに必要な事項については、後述の説明において補足す
る。
第3図には、2次元円環体ネットワークのための宛先指
定機構に関する内部アーキテクチャが示されている。2
次元円環体ネットワークの場合、各宛先指定機構は、4
つの双方向性リンク、すなわち、他の宛先指定機構(他
のノードにおける)に対する入力リンク300及び出力
リンク320と、それ自体のノードのプロセッサまたは
メモリに対する1つの特殊な入力リンク310及び出ヵ
リンク330をサポートする。該リンクは、双方向性の
ため、5つの受信機301.302.303.304.
310と5つの送信機321.322.323.324
.330が必要になる。各種リンク間における情報のス
イッチに用いられるハードウェアの一例として、クロス
バ−スイッチ350が示されている。本発明の他の実施
例では、クロスバ−スイッチの代りにスペーススイッチ
を用いることも可能である。
各リンクは、そのリンクがデータを送る方向に従って適
当なラベル表示が施されている。例えば、W十受信機3
01及びW十送信機321は、第2図における通信リン
ク21に対応し、W−受信機302及びW−送信機32
2は、通信リンク22に対応し、X十受信機303及び
X十送信機323は、通信リンク23に対応し、X−受
信機304及びX−送信機324は、通信リンク24に
対応する。 ′インジェクタ”310は、他のノードか
らではなく、そのノードのプロセッサまたはメモリから
データを受信する特殊な受信機である。
“エキストラクタ”330は、他のノードではなく、そ
のノードのプロセッサまたはメモリにデータを送る特殊
な送信機である。
クロスバ−スイッチ350は、リンク受信機301〜3
10からリンク送信機321〜330へのl対多スイッ
チングを行なえるようにする。結合を行なうため、各受
信機301〜310は、送信に用いようとする送信機3
21〜330を表わす選択マスクをクロスバ−スイッチ
350に提示する。特定の送信機の利用が可能な場合に
限り、クロスバ−スイッチ350によって結合される。
経路が開くと、送信機は、クロスバ−スイッチが、前に
結合されていた通信リンクを解放するように要求する。
選択マスク 選択マスクは、各受信機によってクロスバ−スイッチに
加えられる4ビツトの指令ワードから構成される。選択
マスクが全くゼロの場合、クロスバ−スイッチは、その
受信機からエキストラクタへの経路を開始する。選択マ
スクが非ゼロの場合、各ビットを用いて、対応する送信
機に対しである経路を開放すべきか否かを指示する。例
えば、0001の選択マスクは、クロスバ−スイッチ3
50に対し、そのマスクを提示した受信機、例えば、受
信機301からW十送信機321への経路を開放する試
みを行なうように命じる。1010の選択マスクは、2
つの経路、すなわち、受信機301からW−送信機32
2への経路、及び、受信機301からX−送信機324
への経路を要求する。
クロスバ−スイッチ350によって2つ以上の経路が開
放される場合、受信機によって発生する全てのバイトが
、結合されている全ての送信機に送られる。
第9図を参照すると、受信機及びインジェクタモジュー
ルの状態変化を表わすフローチャートが示されている。
各受信機は、2つの主たる状態遊休状態及び活動状態を
有している。遊休状態の場合、リンクを介して受信する
第1のバイトは、メツセージの開始を表わしており、そ
の受信機が活動状態に入るようにさせる。判定ブロック
900では、リンクまたはメモリからのバイトの有無が
テストされる。バイトが検出されると、受信機は、活動
状態に入る。検出されなければ、受信機は、遊休状態に
戻る。機能ブロック910において、受信機は、クロス
バ−スイッチに対する選択マスク(上記参照)として“
最初に受信した”バイトの最下位ニブル(4ビツト)を
利用する。この選択マスクは、クロスバ−スイッチに提
示されると、1つ以上の送信機に対する1組の所望の経
路を表わす。
判定ブロック920では、使用中または動作不能の送信
機についてテストする。利用できる送信機がなければ、
機能ブロック980において処理が継続され、リンク閉
鎖指令がリンクを介して送り返される。クロスバ−スイ
ッチを介して利用できる経路が少なくとも1つでもあれ
ば、判定ブロック940において、追加バイトによるデ
ータの有無がテストされる。データが存在すれば、機能
ブロック950に示すように、クロスバ−スイッチを介
して送られる。追加バイトによるデータがなければ、制
御が機能ブロック9E30に移行する。
第10図を参照すると、各送信機は、4つの状態−遊休
、探索、活動、及び、遅延状態−を有している。送信機
は、遊休状態で始まり、判定ブロック8000で示すよ
うに、クロスバ−スイッチを介して受信機に結合されな
い限り、その状態にとどまる。この状態の場合、データ
の送受信は行なわれない。クロスバ−スイッチ350に
よって送信機と受信機が結合されると、送信機が最初に
受信するバイトは“選択マスク”バイトである。
機能ブロック8010では、 ′選択マスク”をオペラ
ンドの1つとし、一致に基づくビットマスクをもう1つ
のオペランドとしてビットに関する論理積の演算を行な
う。この演算によって、クロスバ−スイッチ350を介
した経路の選択が行なわれる。可能性のある値及びそれ
に関連した機能ブロックを下記に示す。
1110・・・W十送信機(8020)1101・・・
W−送信機(8030)tott・・・X十送信機(8
040)0111・・・X−送信機(8050)ooo
o・・・エキストラクタ(8055)次に、機能ブロッ
ク8060において、この結果がワークと呼ばれるレジ
スタに記憶される。ワークレジスタに記憶されると、判
定ブロック8070において、その値が非ゼロであるか
否かが判定される。値が非ゼロの場合、機能ブロック8
090で処理が続行され、 ′マスクバイト”が廃棄さ
れる。 ′マスクバイト”の廃棄後、送信機は、探索状
態に入る。値がゼロ場合、′マスクバイト”を廃棄し、
エキストラクタとして活動状態に入ることにより、処理
が続行される。
探索状態において、送信器は、引続き受信する各バイト
に修正を加え、その結果をそのリンクから送り出す。第
11図に示す流れ図には、送信機及びエキストラクタに
よって用いられる探索状態の論理の概略が明らかにされ
ている。
判定ブロック9100において、受信したバイトがリン
ク閉鎖指令か否かの判定が行なわれる。
受信したバイトがリンク閉鎖指令であれば)ブロック9
190で処理が続行され、クロスバ−スイッチを通る経
路が閉じられて、状態は遊休状態になる。
受信したバイトがリンク閉鎖指令でなければ、判定ブロ
ック9110において、追加バイトがクロスバ−スイッ
チから得られるか否かの判定が行なわれる。得られなけ
れば、処理が機能ブロック9100に戻されるか、さも
なければ、ワークレジスタのバイト及び受信バイトに従
ってビットに関する論理私演算が行なわれる。これは、
機能ブロック9120において行なわれる。
さらに、判定ブロック9130において、演算の結果が
、000010011.1tOO1及び、1111と比
べられる。判定ブロック9130のテストがうまくいか
なければ(すなわち、一致しなければ)、機能ブロック
9140において処理が続行され、演算結果が次のノー
ドに送られる。
一致が検出されると、機能ブロック9150において受
信バイト及びワークレジスタのバイトに基づいてビット
に関連した論理積演算が行なわれる。
結果は、機能ブロック9160に示すように、ワークレ
ジスタの新しい値になる。
判定ブロック9170において、受信バイトは、ooo
oと比べられる。受信バイトが0OOOに等しければ、
送信機は、遅延状態に入る。等しくなければ、ワークレ
ジスタの新しい内容が判定ブロック9180においてo
oooと比べられる。
その内容がooooに等しければ、機能ブロック920
0において、送信機は受信バイトを廃棄し、活動状態に
入る。等しくなければ、ブロック9100において続行
することにより、処理が反復される。
活動状態及び遅延状態の場合、受信した全てのバイトは
、修正を加えずに、送信機のリンクから送り出される。
情報の宛先がエキストラクタになっている場合、これは
、そのノードのプロセッサまたはメモリがそのバイトを
直接利用できるようになるということを意味している。
これら2つの状態の差は、遅延状態の場合、余分なバイ
トを送り出す必要があるため、ワークレジスタにおいて
入力バイトが1サイクル分だけ遅延するという点にある
第12図のフローチャートには、送信機及びエキストラ
クタのモジュールに関する活動状態と遅延状態の概要が
示されている。活動状態において、機能ブロック120
0では、受信バイトがリンク閉鎖指令であるか否かの判
定が行なわれる。受信バイトがリンク閉鎖指令である場
合、機能ブロック12フ0において、このモジュールに
対するクロスバ−スイッチの経路を閉じることによって
、処理が続行される。受信バイトがリンク閉鎖指令でな
ければ、判定ブロック1210において追加バイトが存
在するか否かが判定される。存在しなければ、判定ブロ
ック1200において処理が続行され、さもなければ、
機能ブロック1220において、最遅バイトが次のノー
ドに送られる。
第13図のフローチャートには、遅延状態の処理が示さ
れている。処理は、受信バイトがリンク閉鎖指令である
か否かの判定を行なう判定ブロック1230におけるテ
ストで開始される。受信バイトがリンク閉鎖指令であれ
ば、機能ブロック1280において、このモジュールに
対するクロスバ−スイッチの経路を閉じることによって
、処理が続行される。受信バイトがリンク閉鎖指令でな
ければ、判定ブロック1240において追加バイトが存
在するか否かの判定が行なわれる。存在しなければ、処
理はブロック1230に戻るか、さもなければ、機能ブ
ロック1250においてワークレジスタ1250の内容
が次のノードに送られる。次に、機能ブロック1260
において、受信バイトがワークレジスタに記憶される。
最後に、機tブロック1290に示すように、受信バイ
トが廃棄される。
探索、活動、遅延状態のいずれかにある間に、送信機が
データを送り込んでいる受信機(すなわち、そのリンク
のもう一方の側にある受信機)からリンク閉鎖指令が送
り返される場合、送信機は、そのメツセージの転送に対
する関与を終了し、クロスバ−スイッチに対し、現在そ
れにデータを送っている受信機からそれを切断するよう
に命じ、遊休状態に戻る。受信機に接続された全ての送
信機が遊休状態に戻ると、該受信機には、もはやどの送
信機にも接続されていないことが伝えられ、該受信機は
、遊休状態に戻る。リンクが動作しない場合、そのリン
クを駆動する送信機は、決して遊休状態を出ることがな
い。不動作リンクに対しクロスバ−スイッチを介してバ
イトを受信すると、リンク閉鎖指令を受信した場合のよ
うに、送信機はtぐにクロスバ−スイッチに命令し、そ
の接続をドロップさせる。最後に、伝送途中でリンクが
動作しなくなると、送信機は、すぐに同様にしてその接
続を中断する。
データに加え、各リンク及びクロスバ−スイッチを介し
て少数の指令を送り出したり、送り返したりすることが
できる。これらの指令は、独立した制御ワイヤとして、
または、データにおいて縦に並べた特殊な拡張文字とし
て実施される。この実施は、リンクの設計によって異な
る。
リンク閉鎖指令は、あるノードの受信機から別のノード
の送信機へ、リンクを介して(データの流れとは逆の方
向に)送り返される。前述のように、リンク閉鎖によっ
て、送信機は遊休状態に戻り、クロスバ−スイッチを介
してその接続を閉じる。クロスバ−スイッチを通る経路
が1つしか開いてなければ、さらに、今度は送出しノー
ドに1ホツプだけ近いリンクを介して、もう1つのリン
ク閉鎖指令を送り出す。
メツセージの終り指令が、送出しノードから宛先ノード
ヘリンク及びクロスバ−スイッチを介して送られる。デ
ータバイトの場合と同様に、中間の受信機及び送信機が
、該システムを介してメツセージの終り指令を送信する
。宛先ノードがメツセージの終り指令を受信すると、巡
回欠員検査(cRC)のチエツクを行なう。CRCが適
正であれば、肯定応答指令を送り返し、これに続いてリ
ンク閉鎖指令が送り返される。CRCに間違いがあれば
、リンク閉鎖指令だけが送り返される。
肯定応答指令は、各リンクを介して受信機から送信機へ
送り返され、また、各クロスパースイ。
チを通じて、送信機から受信機へ送り返される。
それは、メツセージをうまく受信した後に限って、宛先
ノードによって発生する。各中間宛先指定機構は、何ら
のアクションも起さずに、肯定応答指令を送出しノード
に送り返す。送出しノードにおいて、肯定応答指令を用
い、メツセージの受信がうまくいったことを表示する。
メツセージを送るため、送出しノードは、後続セクシ目
ンから戒るデータストリーム(転送順にリストされてい
る)を発生する。データは、ネットワークにおける各リ
ンクと同じ速度で送出しノードの宛先指定機構における
インジェクタに送られるのが望ましい。
1、宛先指定見出しくゼロ以上のバイト)2、ゼロバイ
ト(見出しを終了させる)3、送られるメツセージ(ゼ
ロ以上のバイト)4、メツセージのCRC(見出しを含
まない)5、メツセージの終り指令 メツセージの受信が正確に行なわれると、送出しノード
は、そのインジェクタから肯定応答指令を受信し、引続
き、リンク閉鎖指令を受信する。
肯定応答指令がなくて、リンク閉鎖指令を受信する場合
、送出しノードは、メツセージが受信されなかったので
、再度送り出さねばならないものと理解する。
メツセージがその宛先ノードに到達すると、送られたバ
イトが、ネットワークにおけるリンクと同じ速度で、宛
先ノードの宛先指定機構におけるエキストラクタから送
られた順序で現われる。見出しくその終りを表わしたゼ
ロバイトを含む)は、宛先には現われず、メツセージ、
CRCl 及び、メツセージの終り指令だけが、エキス
トラクタに生じる。
メツセージの終り、肯定応答、及び、リンク閉鎖指令の
CRC及び発生に関するチエツクは、宛先指定機構とノ
ードのプロセッサまたはメモリとの間のハードウェアが
取扱う。最後のリンク閉鎖指令が生じるまで、宛先指定
機構は、送出しノードへ戻る経路を開いた状態に保持す
ることになるので、メツセージの終り指令と肯定応答ま
たはリンク閉鎖指令との間の遅延は、できるだけ短くす
るのが望ましい。
基本見出し 送出しノードによって発生し、メツセージの始めに送ら
れる見出しは、メツセージがどの1つまたは複数の経路
をとるべきかを指定する。2次元円環体ネットワークの
場合、各見出しの最下位ニブルだけが用いられる。見出
しの各バイトは、下記のように解釈される。 (ビット
Oは、最下位のビット。) ビット0 1にセットし、W+の方向にリンク1つ分だ
け移動する ビット1 1にセットし、W−の方向にリンク1つ分だ
け移動する ビット2 1にセットし、X+の方向にリンク1つ分だ
け移動する ビット3 1にセットし、X−の方向にリンク1つ分だ
け移動する ビット4〜7 2次元ネットワークにおいてOをセット
する 最も単純なタイプの見出しを構成するため、送出しノー
ドは、それと、各方向における宛先との相対距離を確め
る。見出しの長さ(バイトで表わした)は、最長の方向
における移動距離と全てがゼロからなる1バイトを加え
たものに等しい。
見出しのバイトを、各バイトが行を表わし、各列が方向
を表わしたテーブルとみなすと(上述のように)、各列
には、その方向における宛先ノードに達するまでに存在
するのと同じ数の1が充填されることになる。各列にお
いて、1は、全て、ゼロより前に現われる。従って、見
出しの最初のバイトは、最上位のビットがセットされて
おり、最後のバイトは、全てゼロである。
例えば、ノードO1Oからノード3.2へメツセージを
送るためには、W生方向に3つ移動し、X子方向に2つ
移動することになる。この移動を表わした基本見出しは
、下記に示すように、長さが4バイトになる。
0000 0101−最初に送られるバイトoooo 
 otoi 0000  0001 000〇−終りの見出し 見出しを受信すると、宛先指定機構が、送出しノードと
宛先ノード間において可能性のある全ての直接経路を探
索する。宛先ノードに到達する最初のバイトストリーム
が利用される(メツセージの終りまで、開放された状態
に保持される)。他の全ての経路は、宛先に到達するの
に失敗するとすぐに放棄される(リンク閉鎖を利用して
)。
前述の例において、下記の経路が、全て、パラレルに探
索される: O2O→0,1→0,2→1,2→2,2→3,20.
0→0,1→ 1,1→1,2→2,2→3,20.0
→0,1→1,1→2,1→2,2→3,20、O→0
.!→2,0→2,1→3,1→3,20、O→1,0
→ 1.l+ 1,2→2,2→3,20.0→1,0
→1,1→2,1→3,1→3,20.0→1,0→2
,0→2,1→2,2→3,20.0→!、0→2.0
→2.!→3,1→3,20.0→1,0→2,0→3
,0→3,1→3,2これは、この見出しの利用時に探
索されるネットワークのサブセットを示すことによって
図形で表わすことができる。第4図において、送出しノ
ードは“S”400で表示され、宛先ノードは、“D”
401で表示されている。図示の他のノー1’402は
、全て探索時に巡回される(不動作リンクがなければ)
該ネットワークの1つ以上のリンクが使用中か動作不能
の場合、それらのリンクを含む経路に沿って移動するデ
ータは、宛先に到達しない。少なくとも1つの探索を受
ける経路が宛先に到達する確立を増すため、大がかりな
探索パターンが用いられる。宛先に到達する経路がなけ
れば、肯定応答指令を伴わずにリンク閉鎖指令が送出し
ノードに戻される。その場合、送出しノードは、そのメ
ツセージを再度伝送しようとするのが望ましい。
探索時、同じメツセージに対応する複数のデータストリ
ームが、はぼ同時に中間ノードと宛先ノードに集中する
。2つのストリームが同じノードに到達すると、2つの
受信機がクロスバ−スイッチに選択マスクを送って、同
じ組の送信機を求める。その各種入力に対する調停を行
なって、各送信機が1つの出力だけにしか接続されない
ように保証するのが、クロスバ−スイッチの責務である
調停がうまくいかなかった受信機は、どの送信機にも接
続されないことが知らされ、その結果、リンク閉鎖指令
を送り返すことになる。
代替見出しパターン 宛先指定機構は、見出しに指定されたパターンを利用し
てネットワークの探索を行なう。無効な見出しが存在し
ない。前述の基本見出しの変更により探索経路数を所望
に従って増減させることができる。
例えば、宛先までの移動数の合計(プラス1)に等しい
数のバイトを利用し、各見出し毎にlビットだけセット
することによって、単一経路を指定することができる。
第5図において、(0,0)501から(1,2)50
2への宛先指定を行なうめたの見出し500と、結果生
じる探索パターンについて考察する。
余分なゼロピットを見出し600の列の中央に挿入する
ことによって、多数のノードを介して送られているメツ
セージについて、探索パターンを狭くすることができる
。この例が、第6図に示されている。最後の行を除く全
ての行が非ゼロでなければならない点に留意されたい。
冗長移動(同じ方向における正と負の移動)を含めるこ
とによって、探索パターンを拡張し、第7図において7
001 第8図において800で示すような代替経路を
含めることが可能になる。
結合性の拡張 下記の2例においては、1次元の経路が2次元の探索に
拡張される。両方の場合とも、直接経路が最初に見つか
るので、それが利用可能であれば、宛先指定機構はそれ
を利用する。本発性の結合性は、多種多様なやり方で拡
張することができる。
結合性を拡張する最も簡単なやり方は、3次元以上のネ
ットワークに本発明を利用することである。
次元数を増すため、追加受信機及び送信機を加えること
により、各ノードの宛先指定機構が拡張される。例えば
、4次元円環体ネットワークに本発明を用いるのに必要
な変更の概要は、次の通りである: 1、ノード毎に4つのリンクが加えられる(Y+、  
y−、z+、  及び、  Z−);2、受信機の数を
ふやして8にする; 3、送信機の数をふやして8にする; 4、クロスバ−スイッチを9ポートにふやす;5、ここ
で、各見出しバイトの8ビツトを全て利用する; 6、抑制された見出し値のリスト(探索状態参照)を1
6にふやす。
本発明の統合性を増すもう1つのやり方は、各ノードに
おけるインジェクタ及びエキストラクタの数をふやすこ
とである。インジェクタの数を増すには、クロスバ−ス
イッチの幅を広げるだけですむ。多数のインジェクタを
備えることは、ノードが多数のメツセージを同時に送れ
るということを意味するものである。
エキストラクタの数がふえると、各ノードは、いくつか
の別個にアドレス可能なポートを備えることが可能にな
る。エキストラクタの数をふやすため、クロスバ−スイ
ッチの幅が広げられる。追加エキストラクタのアドレス
指定を行なうため、通常は抑制されている見出し値の1
つ(例えば、0011)が、用いられる。例えば、下記
リストは、2次元ネットワークに第2のインジェクタ/
エキストラクタ対を追加するのに必要な変更の一例であ
る。
1.1つの追加インジェクタが加えられる。
2.1つの追加エキストラクタが加えられる。
3、クロスバ−スイッチの幅が、1だけ広げられる。
4、見出し値0011を利用して、第2のエキストラク
タが選択される。クロスバ−スイッチに0011の選択
マスクが提示される場合、クロスバ−スイッチは、その
受信機をW十及びW−送信機に結合しない;それどころ
か、その受信機は、第2のエキストラクタにしか結合さ
れない。
5、送信機が探索状態にあり、それが受信したばかりの
バイトが0011であった場合、その通常のアクティビ
ティの代りに、下記ステップを実施することになる: a、ワークレジスタの値が、N0TOOOo、oott
、  ttoo、  または、1111の場合、この値
をリンクを介して次のノードに送る; b、受信したばかりのバイ)(0011)をワークレジ
スタに記憶する; C1遅延状態にスイッチする; d、受信したばかりのバイトを廃棄する。
追加インジェクタ/エキストラクタ対を用いて、宛先指
定システムに対する外部結合を行なうことができる。こ
れを行なうため、追加インジェクタ及びエキストラクタ
が、追加双方向性りンク用の受信機及び送信機として用
いられる。さらに該“外部リンク”が、端末または広域
ネットワークゲートウェイのような外部システムに対し
配線される。外部リンクを用いて該ネットワークに結合
されると、外部システムは、直接取りつけられたのがど
のノードの宛先指定機構であるかには関係なく、該シス
テム内の任意のノードとメツセージの送受信を行なうこ
とができる。
外部リンクのもう1つの利用は、本発明を共に用いるこ
とにより、2つのシステムを結合することである。ある
システムにおける1つの7−ドのインジェクタ/エキス
トラクタ対ともう1つのシステムにおける1つのノード
のインジェクタ/エキストラクタ対を結合することによ
り、一方のシステムの任意のノードからもう一方のシス
テムの任意のノードヘメッセージを送ることが可能にな
る。システム間においてメツセージの宛先指定を行なう
見出しは、次の部分から構成される=1、外部リンクに
よってそのノードに対する宛先指定を行なう見出し; 2、外部リンクを横切るバイト0011;3、第2のシ
ステムにおいて外部リンクによりそのノードに関する宛
先ノードへの宛先指定を行なう見出し; 4、宛先ノードへの宛先指定を行なうパイ)0000゜ ノード間リンクの実現に用いられるテクノロジーは、さ
まざまな可能性がある。本発明の場合は、リンクが双方
向性で、はぼ同じ速度で作動するだけでよい。例えば、
通信リンクは、ノード間に制御リンクを備えた、1バイ
ト分の幅のパラレルバスで構成することができる。もう
1つの可能性のある実施例は、各方向毎に1つの、1対
の直接結合である。このリンクは、各種プロトコルを利
用し、複数のエラー補正室に適応することができる。
本発明の説明は、特定のシステム環境における望ましい
実施例に関連して行なってきたが、当該技術の熟練者に
は明らかなように、本発明は、付属のクレームの精神及
び範囲内において、修正を施し、他の異なるオペレーテ
ィングシステムで実施することも可能である。
E0発明の詳細 な説明したように、この発明によれば宛先記述ビットで
複数のルート上のリンクを予約し、同時に複数のリンク
にメツセージを伝送するようにしているので、利用可能
な最短経路を動的に見つけ出し、たとえ直接接続されて
いなくても、多次元ネットワークにおける任意のノード
から任意の他の7−ドへその経路を介してメツセージを
送ることができる。また、代替経路を利用して混雑及び
不動作リンクを含むネットワーク状態に動的に適応する
ことができる。
【図面の簡単な説明】
第1図には、本発明による従来の2次元円環体ネットワ
ークのネットワークトポロジが示されている。 第2図は、本発明による宛先指定機構と7−ドとの関係
を示すものである: 第3図は、本発明による宛先指定機構の内部構造を示す
ものである; 第4図は、本発明によるサンプルネットワークを示すも
のである; 第5図は、本発明によるサンプルネットワークの探索を
示すものである; 第6図は、本発明によるもう1つのサンプルネ、トワー
クの探索を示すものである; 第7図は、本発明によるもう1つのサンプルネットワー
クの探索を示すものである: 第8図は、本発明によるもう1つのサンプルネットワー
クの探索を示すものである; 第9図は、本発明による受信機及びインジェクタのモジ
ュールに関する状態変化を示すフローチャートである; 第10図は、本発明による送信機及びエキストラクタの
モジュールに関する遊休状態を示すフローチャートであ
る; 第11図は、本発明による送信機及びエキストラクタの
モジュールに関する探索状態を示すフローチャートであ
る; 第12図は、本発明による送信機及びエキストラクタの
そジーールに関する活動状態処理を示すフローチャート
である; 第13図は、本発明による送信機及びエキストラクタの
モジュールに関する遅延状態を示すフローチャートであ
る。 10〜13・・・ノード、  20〜24・・・通信リ
ンク、100.110,120,130  ・・・プロ
セッサまたはメモリ、 200.210,220,230・・・宛先指定機構3
01〜310・・・リンク受信機、 321〜330・・・リンク送信機、 350・・・クロスバ−スイッチ

Claims (17)

    【特許請求の範囲】
  1. (1)レギュラトポロジネットワークにおいて現在のネ
    ットワーク情報によって第1ノードと第2ノードとの間
    で情報を宛先指定する方法において、 (a)主情報と現在のネットワーク情報とからなるデー
    タトランザクションを構築するステップと; (b)第2相互接続ノードに到る経路上の複数の伝送リ
    ンクを決定するステップと; (c)上記経路上の組をなす複数の伝送リンクを予約す
    るステップと; (d)予約した組をなす複数の伝送リンクのそれぞれに
    よってトランザクションを伝送するステップと; (e)そのトランザクションに残された情報がなくなる
    まで、予約した組をなす複数の伝送リンクのそれぞれに
    よってトランザクションの一部を継続して伝送するステ
    ップと; (f)トランザクションが第2ノードに到着するまでの
    ステップ(b)、(c)、(d)及び(e)を反復する
    ステップと: から構成されネットワークの宛先指定方法。
  2. (2)(a)レギュラトポロジネットワークを探索し、
    該ネットワークの状況を確めるステップと; (b)トランザクションの見出しにその状況を納めるス
    テップと; (c)該状況を利用して、各中間ノードによる1組の適
    応出力ネットワークリンクの選択を補助するステップと
    : をさらに含むことを特徴とする、請求項1に記載のネッ
    トワークの宛先指定方法。
  3. (3)情報の同報通信を継続するのに十分な帯域幅を備
    えた組をなす複数の伝送リンクを予約するステップをさ
    らに含むことを特徴とする、請求項1に記載のネットワ
    ークの宛先指定方法。
  4. (4)組をなす複数の伝送リンクのそれぞれによって、
    トランザクションの完全なパケットとして情報を伝送す
    るステップをさらに含むことを特徴とする請求項1に記
    載のネットワークの宛先指定方法。
  5. (5)情報が次のネットワークリンクに送られるとすぐ
    にリンクを解放するステップをさらに含むことを特徴と
    する、請求項1に記載のネットワークの宛先指定方法。
  6. (6)1次経路が確定すると、全ての2次経路を解放す
    るステップをさらに含むことを特徴とする、請求項1に
    記載のジネットワークの宛先指定方法。
  7. (7)(a)ある経路がブロックされているか否かの判
    定を行なうステップと; (b)その経路がブロックされている場合には、その伝
    送におけるそのノードの関与を終了させるステップと; をさらに含むことを特徴とする、請求項1に記載のネッ
    トワークの宛先指定方法。
  8. (8)レギュラトポロジネットワークにおいて、現在の
    ネットワーク情報によって第1ノードと第2ノード間で
    情報の宛先指定を行なうための装置において、 (a)全情報と現在のネットワーク情報とから成るデー
    タトランザクションを構築する手段と; (b)第2相互接続ノードに到る経路上の複数の伝送リ
    ンクを決める手段と; (c)上記経路上の組をなす複数の伝送リンクを予約す
    る手段と; (d)予約した組をなす複数の伝送リンクのそれぞれに
    よってトランザクションを伝送する手段と; (e)そのトランザクションに残された情報がなくなる
    まで、予約した組をなす複数の伝送リンクのそれぞれに
    よってトランザクションの一部を継続して伝送する手段
    と; (f)トランザクションが第2のノードに到達するまで
    、ステップ(b)、(c)、(d)、及び、(e)を反
    復する手段と: から構成されるネットワークの宛先指定装置。
  9. (9)各ネットワークのリンクが、同時に複数のメッセ
    ージを伝達するための手段を備えていることを特徴とす
    る、請求項8に記載のネットワークの宛先指定装置。
  10. (10)(a)レギュラトポロジネットワークを探索し
    、該ネットワークの状況を確める手段と;(b)トラン
    ザクションの見出しにその状況を納める手段と; (c)該状況を利用して、各中間ノードによる1組の適
    応出力ネットワークリンクの選択を補助する手段と; をさらに含むことを特徴とする、請求項8に記載のネッ
    トワークの宛先指定装置。
  11. (11)情報の同報通信を継続するのに十分な帯域幅が
    得られるように、組をなす複数の伝送リンクを予約する
    手段をさらに含むことを特徴とする、請求項8に記載の
    ネットワークの宛先指定装置。
  12. (12)組をなす複数の伝送リンクのそれぞれによって
    、トランザクションの完全なパケットとして情報を伝送
    する手段をさらに含むことを特徴とする、請求項8のネ
    ットワークの宛先指定装置。
  13. (13)情報が次のネットワークリンクに送られるとす
    ぐにリンクを解放する手段をさらに含むことを特徴とす
    る、請求項8に記載のネットワークの宛先指定装置。
  14. (14)前記第1と第2のノードが、共用双方向性リン
    クを介して互いに接続された、独立したレギュラトポロ
    ジネットワークに含まれていることを特徴とする、請求
    項8に記載のネットワークの宛先指定装置。
  15. (15)前記第2のノードが、追加ノードによる双方向
    性リンクを介して接続された外部相互結合端末装置であ
    ることを特徴とする、請求項8に記載のネットワークの
    宛先指定装置。
  16. (16)(a)ある経路がブロックされているか否かの
    判定を行なう手段と; (b)その経路がブロックされている場合には、その伝
    送におけるそのノードの関与を終了させる手段と: をさらに含むことを特徴とする、請求項8に記載のネッ
    トワークの宛先指定装置。
  17. (17)1次経路が確定すると、全ての2次経路を解放
    する手段をさらに含むことを特徴とする、請求項8に記
    載のネットワークの宛先指定装置。
JP2190891A 1989-07-27 1990-07-20 ネツトワ―クの宛先指定方法及び装置 Expired - Fee Related JP2505060B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US386521 1989-07-27
US07/386,521 US5181017A (en) 1989-07-27 1989-07-27 Adaptive routing in a parallel computing system

Publications (2)

Publication Number Publication Date
JPH0365750A true JPH0365750A (ja) 1991-03-20
JP2505060B2 JP2505060B2 (ja) 1996-06-05

Family

ID=23525932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2190891A Expired - Fee Related JP2505060B2 (ja) 1989-07-27 1990-07-20 ネツトワ―クの宛先指定方法及び装置

Country Status (11)

Country Link
US (1) US5181017A (ja)
EP (1) EP0410568B1 (ja)
JP (1) JP2505060B2 (ja)
KR (1) KR930004910B1 (ja)
CN (1) CN1020533C (ja)
AR (1) AR245303A1 (ja)
AU (1) AU622815B2 (ja)
BR (1) BR9003630A (ja)
CA (1) CA2015968C (ja)
DE (1) DE69029766T2 (ja)
PE (1) PE10891A1 (ja)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU644141B2 (en) * 1990-01-05 1993-12-02 Maspar Computer Corporation A method of controlling a router circuit
AU630299B2 (en) * 1990-07-10 1992-10-22 Fujitsu Limited A data gathering/scattering system in a parallel computer
US5794059A (en) 1990-11-13 1998-08-11 International Business Machines Corporation N-dimensional modified hypercube
US5765015A (en) 1990-11-13 1998-06-09 International Business Machines Corporation Slide network for an array processor
US5734921A (en) 1990-11-13 1998-03-31 International Business Machines Corporation Advanced parallel array processor computer package
US5809292A (en) 1990-11-13 1998-09-15 International Business Machines Corporation Floating point for simid array machine
US5963746A (en) 1990-11-13 1999-10-05 International Business Machines Corporation Fully distributed processing memory element
US5630162A (en) 1990-11-13 1997-05-13 International Business Machines Corporation Array processor dotted communication network based on H-DOTs
US5765011A (en) 1990-11-13 1998-06-09 International Business Machines Corporation Parallel processing system having a synchronous SIMD processing with processing elements emulating SIMD operation using individual instruction streams
US5617577A (en) 1990-11-13 1997-04-01 International Business Machines Corporation Advanced parallel array processor I/O connection
US5625836A (en) 1990-11-13 1997-04-29 International Business Machines Corporation SIMD/MIMD processing memory element (PME)
US5815723A (en) 1990-11-13 1998-09-29 International Business Machines Corporation Picket autonomy on a SIMD machine
US5765012A (en) 1990-11-13 1998-06-09 International Business Machines Corporation Controller for a SIMD/MIMD array having an instruction sequencer utilizing a canned routine library
US5590345A (en) 1990-11-13 1996-12-31 International Business Machines Corporation Advanced parallel array processor(APAP)
US5963745A (en) 1990-11-13 1999-10-05 International Business Machines Corporation APAP I/O programmable router
US5588152A (en) 1990-11-13 1996-12-24 International Business Machines Corporation Advanced parallel processor including advanced support hardware
US5828894A (en) 1990-11-13 1998-10-27 International Business Machines Corporation Array processor having grouping of SIMD pickets
DE69131272T2 (de) 1990-11-13 1999-12-09 International Business Machines Corp., Armonk Paralleles Assoziativprozessor-System
US5966528A (en) 1990-11-13 1999-10-12 International Business Machines Corporation SIMD/MIMD array processor with vector processing
US5752067A (en) 1990-11-13 1998-05-12 International Business Machines Corporation Fully scalable parallel processing system having asynchronous SIMD processing
IE920032A1 (en) * 1991-01-11 1992-07-15 Marconi Gec Ltd Parallel processing apparatus
US5471623A (en) * 1991-02-26 1995-11-28 Napolitano, Jr.; Leonard M. Lambda network having 2m-1 nodes in each of m stages with each node coupled to four other nodes for bidirectional routing of data packets between nodes
US5825773A (en) * 1991-03-20 1998-10-20 Hitachi, Ltd. Switching system for transferring broadcast packet held in broadcast buffer received from input port to output ports according to the state of each output port
US5408646A (en) * 1991-03-29 1995-04-18 International Business Machines Corp. Multipath torus switching apparatus
US5426427A (en) * 1991-04-04 1995-06-20 Compuserve Incorporated Data transmission routing system
US5594918A (en) 1991-05-13 1997-01-14 International Business Machines Corporation Parallel computer system providing multi-ported intelligent memory
US5689719A (en) * 1991-06-28 1997-11-18 Sanyo Electric O., Ltd. Parallel computer system including processing elements
JP3679813B2 (ja) * 1991-07-22 2005-08-03 株式会社日立製作所 並列計算機
JPH0752437B2 (ja) * 1991-08-07 1995-06-05 インターナショナル・ビジネス・マシーンズ・コーポレイション メッセージの進行を追跡する複数ノード・ネットワーク
US5715391A (en) * 1991-11-15 1998-02-03 International Business Machines Corporation Modular and infinitely extendable three dimensional torus packaging scheme for parallel processing
JP2642039B2 (ja) 1992-05-22 1997-08-20 インターナショナル・ビジネス・マシーンズ・コーポレイション アレイ・プロセッサ
US5758053A (en) * 1992-07-22 1998-05-26 Hitachi, Ltd. Fault handling and recovery for system having plural processors
JP3287901B2 (ja) * 1993-03-12 2002-06-04 シャープ株式会社 データ駆動型情報処理システムにおける識別データ確認方法
US5598568A (en) * 1993-05-06 1997-01-28 Mercury Computer Systems, Inc. Multicomputer memory access architecture
US5371621A (en) * 1993-08-23 1994-12-06 Unisys Corporation Self-routing multi-stage photonic interconnect
US5463486A (en) * 1993-08-23 1995-10-31 Unisys Corporation Self-routing multi-stage photonic interconnect
JP3237736B2 (ja) * 1993-09-07 2001-12-10 ヒュンダイ エレクトロニクス アメリカ データ記憶装置のマトリックス構造
US5471589A (en) * 1993-09-08 1995-11-28 Unisys Corporation Multiprocessor data processing system having nonsymmetrical channel(x) to channel(y) interconnections
JPH07143140A (ja) * 1993-11-15 1995-06-02 Fujitsu Ltd ユニバーサル・リンク・コンフィギュレータ
US5528762A (en) * 1993-12-27 1996-06-18 Intel Corporation Self-timed data streaming receiver and transmitter having reduced latency and increased data streaming capability
JP3389315B2 (ja) * 1994-03-18 2003-03-24 富士通株式会社 コネクションレス通信におけるメッセージ転送方法及び装置
US5768539A (en) * 1994-05-27 1998-06-16 Bell Atlantic Network Services, Inc. Downloading applications software through a broadcast channel
JP3172387B2 (ja) * 1994-06-01 2001-06-04 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 入出力通信サブシステム及び方法
US5752246A (en) * 1995-06-07 1998-05-12 International Business Machines Corporation Service agent for fulfilling requests of a web browser
US5774067A (en) * 1995-06-07 1998-06-30 International Business Machines Corporation Flash-flooding multi-stage interconnection network with parallel path seeking switching elements
US5701451A (en) * 1995-06-07 1997-12-23 International Business Machines Corporation Method for fulfilling requests of a web browser
US5721908A (en) * 1995-06-07 1998-02-24 International Business Machines Corporation Computer network for WWW server data access over internet
US5745754A (en) * 1995-06-07 1998-04-28 International Business Machines Corporation Sub-agent for fulfilling requests of a web browser using an intelligent agent and providing a report
US5835024A (en) * 1995-06-07 1998-11-10 International Business Machines Corporation Multi-stage interconnection network with selectable function switching apparatus
US5793964A (en) * 1995-06-07 1998-08-11 International Business Machines Corporation Web browser system
US5710918A (en) * 1995-06-07 1998-01-20 International Business Machines Corporation Method for distributed task fulfillment of web browser requests
US5996020A (en) 1995-07-21 1999-11-30 National Security Agency Multiple level minimum logic network
AU768042B2 (en) * 1995-07-21 2003-11-27 Coke S. Reed Multiple level minimum logic network
JPH0962741A (ja) * 1995-08-25 1997-03-07 Casio Comput Co Ltd データ通信システムにおけるデータ処理方法
RU2108679C1 (ru) * 1995-11-21 1998-04-10 Военная академия связи Способ распределения информационных потоков в системах обмена данными
KR0170493B1 (ko) * 1995-12-08 1999-03-30 양승택 다중 프로세서 시스템을 위한 논블록킹 결함허용 감마 연결망
US6289021B1 (en) 1997-01-24 2001-09-11 Interactic Holdings, Llc Scaleable low-latency switch for usage in an interconnect structure
US6122277A (en) * 1997-08-19 2000-09-19 International Business Machines Corporation Parallel computer network broadcasting and acknowledgement
KR100250437B1 (ko) 1997-12-26 2000-04-01 정선종 라운드로빈 중재 및 적응 경로 제어를 수행하는경로제어 장치
US6717942B1 (en) * 1998-06-25 2004-04-06 Avici Systems, Inc. Space-efficient source routing
US6687754B1 (en) * 1998-08-27 2004-02-03 Intel Corporation Method of detecting a device in a network
DE10001874A1 (de) * 2000-01-18 2001-07-19 Infineon Technologies Ag Multi-Master-Bus-System
US20020031131A1 (en) * 2000-02-02 2002-03-14 Yechiam Yemini Method and apparatus for the exchange of data between a dynamically addressed network and a foreign network
US7047196B2 (en) * 2000-06-08 2006-05-16 Agiletv Corporation System and method of voice recognition near a wireline node of a network supporting cable television and/or video delivery
US7246111B1 (en) * 2000-06-30 2007-07-17 Ncr Corporation Capturing database system information
US7158511B2 (en) 2000-09-27 2007-01-02 Hrl Laboratories, Llc Method and apparatus for providing directed communications through a networked array of nodes
US20020040425A1 (en) * 2000-10-04 2002-04-04 David Chaiken Multi-dimensional integrated circuit connection network using LDT
US20040158663A1 (en) * 2000-12-21 2004-08-12 Nir Peleg Interconnect topology for a scalable distributed computer system
US7072976B2 (en) * 2001-01-04 2006-07-04 Sun Microsystems, Inc. Scalable routing scheme for a multi-path interconnection fabric
CA2438195C (en) * 2001-02-24 2009-02-03 International Business Machines Corporation Optimized scalabale network switch
JP3508857B2 (ja) * 2001-07-31 2004-03-22 日本電気株式会社 ノード間データ転送方法およびデータ転送装置
WO2004012400A1 (en) * 2002-07-25 2004-02-05 Koninklijke Philips Electronics N.V. System and method for data routing
US7461166B2 (en) * 2003-02-21 2008-12-02 International Business Machines Corporation Autonomic service routing using observed resource requirement for self-optimization
DE10308615A1 (de) * 2003-02-27 2005-06-02 Siemens Ag Verfahren und Netzknoten zur Ermittlung von Multipath-Übertragungswegen in einem paketvermittelnden Kommunikationsnetz
US7376859B2 (en) * 2003-10-20 2008-05-20 International Business Machines Corporation Method, system, and article of manufacture for data replication
US20060227774A1 (en) * 2005-04-06 2006-10-12 International Business Machines Corporation Collective network routing
US8526463B2 (en) 2005-06-01 2013-09-03 Qualcomm Incorporated System and method to support data applications in a multi-homing, multi-mode communication device
GB0524126D0 (en) 2005-11-26 2006-01-04 Cogniscience Ltd Data transmission method
US9244793B1 (en) 2008-11-04 2016-01-26 Teradata Us, Inc. Using target database system statistics in emulation
US20110093540A1 (en) * 2009-09-30 2011-04-21 Bae Systems Information And Electronic Systems Integration Inc. Method and system for communications using cooperative helper nodes
US9426067B2 (en) 2012-06-12 2016-08-23 International Business Machines Corporation Integrated switch for dynamic orchestration of traffic
JP2016038649A (ja) * 2014-08-06 2016-03-22 富士通株式会社 並列計算機システム及び並列計算機システムの制御方法
WO2020166378A1 (ja) * 2019-02-15 2020-08-20 ソニーセミコンダクタソリューションズ株式会社 通信装置および通信方法、並びにプログラム
GB2643878A (en) * 2024-09-03 2026-03-11 Riverlane Ltd Quantum decoder

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111931A (en) * 1980-02-07 1981-09-04 Nippon Telegr & Teleph Corp <Ntt> Data transfer device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399531A (en) * 1980-09-29 1983-08-16 Rockwell International Corporation Distributed digital data communications network
JPS62109451A (ja) * 1985-11-04 1987-05-20 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション データ伝送ネットワークの通信パス確立・不可用性データ収集方法
US4679189A (en) * 1985-11-27 1987-07-07 American Telephone And Telegraph Company Alternate routing arrangement
EP0234191B1 (en) * 1986-01-09 1993-12-29 Nec Corporation Packet-switched communications network with parallel virtual circuits for re-routing message packets
US4872197A (en) * 1986-10-02 1989-10-03 Dti Peripherals, Inc. Dynamically configurable communications network
US4942517A (en) * 1987-10-08 1990-07-17 Eastman Kodak Company Enhanced input/output architecture for toroidally-connected distributed-memory parallel computers
JP3072646B2 (ja) * 1989-03-20 2000-07-31 富士通株式会社 並列計算機間通信制御方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111931A (en) * 1980-02-07 1981-09-04 Nippon Telegr & Teleph Corp <Ntt> Data transfer device

Also Published As

Publication number Publication date
EP0410568B1 (en) 1997-01-22
CA2015968C (en) 1995-12-19
KR910003969A (ko) 1991-02-28
PE10891A1 (es) 1991-03-30
CN1049066A (zh) 1991-02-06
AU622815B2 (en) 1992-04-16
CA2015968A1 (en) 1991-01-27
EP0410568A2 (en) 1991-01-30
BR9003630A (pt) 1991-08-27
DE69029766T2 (de) 1997-07-17
JP2505060B2 (ja) 1996-06-05
CN1020533C (zh) 1993-05-05
AR245303A1 (es) 1993-12-30
US5181017A (en) 1993-01-19
KR930004910B1 (ko) 1993-06-10
DE69029766D1 (de) 1997-03-06
EP0410568A3 (en) 1993-03-03
AU5786390A (en) 1991-01-31

Similar Documents

Publication Publication Date Title
JPH0365750A (ja) ネツトワークの宛先指定方法及び装置
US5175733A (en) Adaptive message routing for multi-dimensional networks
US5701416A (en) Adaptive routing mechanism for torus interconnection network
JP3586281B2 (ja) 適応性ルーターを使用するネットワーク通信装置
Chow et al. Hyperswitch network for the hypercube computer
US6304568B1 (en) Interconnection network extendable bandwidth and method of transferring data therein
US5802054A (en) Atomic network switch with integrated circuit switch nodes
EP0404337B1 (en) High-speed mesh connected local area network
US6950428B1 (en) System and method for configuring adaptive sets of links between routers in a system area network (SAN)
US5347450A (en) Message routing in a multiprocessor computer system
US6314487B1 (en) Adaptive routing controller of a crossbar core module used in a crossbar routing switch
US5457683A (en) Link and discovery protocols for a ring interconnect architecture
US4884263A (en) Packet-switched communications network with parallel virtual circuits for re-routing message packets
US5408646A (en) Multipath torus switching apparatus
US9825844B2 (en) Network topology of hierarchical ring with recursive shortcuts
JPH088590B2 (ja) 多パケット宛先のパケット交換ネットワ−ク
JP2604967B2 (ja) 適応交換装置
US5594866A (en) Message routing in a multi-processor computer system with alternate edge strobe regeneration
US6226683B1 (en) Increasing probability multi-stage network
KR20030009334A (ko) 복수개의 제어선을 이용한 복수 단계 최소 로직네트워크상의 처리능력을 증가시키는 확장성 장치 및 방법
WO2005088912A1 (en) Integrated circuit and method for packet switching control
Arango et al. Staged circuit switching
Lu et al. A fault-tolerant multistage combining network
Qiang et al. PAM-a routing algorithm for k-ary n-mesh
Meka et al. Demand based routing in Network-on-Chip (NoC)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees