JPH0365809A - 信号発生器用減衰装置 - Google Patents
信号発生器用減衰装置Info
- Publication number
- JPH0365809A JPH0365809A JP1201955A JP20195589A JPH0365809A JP H0365809 A JPH0365809 A JP H0365809A JP 1201955 A JP1201955 A JP 1201955A JP 20195589 A JP20195589 A JP 20195589A JP H0365809 A JPH0365809 A JP H0365809A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- relay
- output level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Attenuators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子計測における測定用信号源等に利用され
る信号発生器用減衰装置に関する。
る信号発生器用減衰装置に関する。
従来の技術
第4図は、従来の信号発生器用減衰装置の構成を示して
いる。第4図において、1は信号発生回路であり、抵抗
2を介して出力レベル調整回路100に接続交れている
。出力レベル調整回路100は、出力レベル制御用リレ
ー3とπ型減衰回路4とで構成され、必要とする本装置
の出力レベル範囲と分解能に応じて、同様な構成の出力
レベル調整回路が複数段直列に接続される。第4図では
、中間の出力レベル調整回路が省略されており、初段の
出力レベル調整回路100および最終段の出力レベル調
整回路200のみが図示されている。したがって最終段
の出力レベル調整回路200も同様に、出力レベル制御
用リレー5およびπ型減衰回路6とから構成されており
、出力レベル制御用リレー5は出力信号遮断用リレー8
に接続されている。リレー8には抵抗7が選択的に接続
され、内部回路保護用リレー9を介して出力端子IOに
接続されている。出力端子10には逆入力信号検出回路
11が接続され、その検出信号Cはリレードライバー1
2に供給される。リレー3.5.8はそれぞれ制御信号
り、ESFを入力とするリレードライバー13.14.
15によって制御され、リレー9はリレードライバー1
2によって制御される。
いる。第4図において、1は信号発生回路であり、抵抗
2を介して出力レベル調整回路100に接続交れている
。出力レベル調整回路100は、出力レベル制御用リレ
ー3とπ型減衰回路4とで構成され、必要とする本装置
の出力レベル範囲と分解能に応じて、同様な構成の出力
レベル調整回路が複数段直列に接続される。第4図では
、中間の出力レベル調整回路が省略されており、初段の
出力レベル調整回路100および最終段の出力レベル調
整回路200のみが図示されている。したがって最終段
の出力レベル調整回路200も同様に、出力レベル制御
用リレー5およびπ型減衰回路6とから構成されており
、出力レベル制御用リレー5は出力信号遮断用リレー8
に接続されている。リレー8には抵抗7が選択的に接続
され、内部回路保護用リレー9を介して出力端子IOに
接続されている。出力端子10には逆入力信号検出回路
11が接続され、その検出信号Cはリレードライバー1
2に供給される。リレー3.5.8はそれぞれ制御信号
り、ESFを入力とするリレードライバー13.14.
15によって制御され、リレー9はリレードライバー1
2によって制御される。
第5図には逆入力検出回路11の一実施例が示されてい
る。第5図において、抵抗21の一端は第4図における
出力端子10に接続されている。
る。第5図において、抵抗21の一端は第4図における
出力端子10に接続されている。
抵抗21の他端は接地抵抗22、検波用ダイオード23
のアノードおよび検波用ダイオード29のカソードに接
続されている。ダイオード23のカソードは、検波用コ
ンデンサ24、抵抗25および比較器28の一端子に接
続されている。同様にダイオード29のアノードは、検
波用コンデンサ30、抵抗31および比較器34の十端
子に接続されている。+V対接地間に接続されている抵
抗26.27の分圧点は、比較器28の十端子に、また
ー■対接地間に接続されている抵抗32.33の分圧点
は比較器34の一端子にそれぞれ接続されている。比較
器28と34の出力は抵抗35でプルアップされ、検出
信号Cとして第4図におけるリレードライバー12に供
給される。
のアノードおよび検波用ダイオード29のカソードに接
続されている。ダイオード23のカソードは、検波用コ
ンデンサ24、抵抗25および比較器28の一端子に接
続されている。同様にダイオード29のアノードは、検
波用コンデンサ30、抵抗31および比較器34の十端
子に接続されている。+V対接地間に接続されている抵
抗26.27の分圧点は、比較器28の十端子に、また
ー■対接地間に接続されている抵抗32.33の分圧点
は比較器34の一端子にそれぞれ接続されている。比較
器28と34の出力は抵抗35でプルアップされ、検出
信号Cとして第4図におけるリレードライバー12に供
給される。
次に、上記従来例の動作について説明する。第5図に示
す逆入力信号検出回路11は、信号Bを抵抗21と22
とで分圧し、ダイオード23、コンデンサ24、抵抗2
5によりその正ピークを、またダイオード29、コンデ
ンサ30、抵抗31によりその負ピークを検波する。検
波された正ピーク値と、抵抗26.27で決定される比
較電圧とが比・較器28によって比較され、検波された
正ピーク値が比較電圧より高いと、比較器28の出力C
は0になる。同様に、検波された負ピーク値と、抵抗3
2.33で決定される比較電圧とが比較器34によって
比較され、検波された負ピーク値が比較電圧より低いと
、比較器34の出力Cは0になる。したがって、通常は
検出信号Cは+■であるが、第4図における出力端子I
Oに誤って過大な信号が印加されると、検出信号Cが0
になる。このとき、第5図における抵抗21を十分高い
値にすることによって、過大信号による逆入力信号検出
回路11の損傷を防ぐことができる。
す逆入力信号検出回路11は、信号Bを抵抗21と22
とで分圧し、ダイオード23、コンデンサ24、抵抗2
5によりその正ピークを、またダイオード29、コンデ
ンサ30、抵抗31によりその負ピークを検波する。検
波された正ピーク値と、抵抗26.27で決定される比
較電圧とが比・較器28によって比較され、検波された
正ピーク値が比較電圧より高いと、比較器28の出力C
は0になる。同様に、検波された負ピーク値と、抵抗3
2.33で決定される比較電圧とが比較器34によって
比較され、検波された負ピーク値が比較電圧より低いと
、比較器34の出力Cは0になる。したがって、通常は
検出信号Cは+■であるが、第4図における出力端子I
Oに誤って過大な信号が印加されると、検出信号Cが0
になる。このとき、第5図における抵抗21を十分高い
値にすることによって、過大信号による逆入力信号検出
回路11の損傷を防ぐことができる。
また、第4図において検出信号CがOになると、リレー
9が開放し、出力端子10に印加された信号は、リレー
8以前の回路に伝達されない。したがって、出力端子1
0に誤って過大信号が印加されても本装置の内部回路を
損傷することがない。
9が開放し、出力端子10に印加された信号は、リレー
8以前の回路に伝達されない。したがって、出力端子1
0に誤って過大信号が印加されても本装置の内部回路を
損傷することがない。
第4図において、出力端子10に過大信号が印加されず
、制御信号り、E、を0とし、Fを+Vにすると、信号
発生回路1の信号Aは、抵抗2を介して出力端子10に
供給された状態になる。この状態における本装置の出力
レベルは最大値となり、出力インピーダンスは抵抗2の
値となる。この状態から出力レベル制御信号り、Eを+
Vにすると、抵抗2と出力端子10の間にπ型減衰回路
4.6が挿入され、本装置の出力インピーダンスは抵抗
2の値に等しくなる。したがって、抵抗2とリレー8と
の間に、リレー3とπ型減衰回路4とで構成される出力
レベル調整回路100と同様な出力レベル調整回路を多
段に接続し、それぞれの制御信号を組み合わせることに
より、出力インピーダンスが一定で任意の出力レベルを
得ることができる。
、制御信号り、E、を0とし、Fを+Vにすると、信号
発生回路1の信号Aは、抵抗2を介して出力端子10に
供給された状態になる。この状態における本装置の出力
レベルは最大値となり、出力インピーダンスは抵抗2の
値となる。この状態から出力レベル制御信号り、Eを+
Vにすると、抵抗2と出力端子10の間にπ型減衰回路
4.6が挿入され、本装置の出力インピーダンスは抵抗
2の値に等しくなる。したがって、抵抗2とリレー8と
の間に、リレー3とπ型減衰回路4とで構成される出力
レベル調整回路100と同様な出力レベル調整回路を多
段に接続し、それぞれの制御信号を組み合わせることに
より、出力インピーダンスが一定で任意の出力レベルを
得ることができる。
出力信号遮断制御信号Fを0にすると、信号発生回路1
の信号Aは出力端子10に伝達されず、出力端子10に
は抵抗7が接続されるだけの状態になる。このとき抵抗
7の値を抵抗2の値に等しくしておけば、本装置の出力
信号を遮断しても、出力インピーダンスは一定となる。
の信号Aは出力端子10に伝達されず、出力端子10に
は抵抗7が接続されるだけの状態になる。このとき抵抗
7の値を抵抗2の値に等しくしておけば、本装置の出力
信号を遮断しても、出力インピーダンスは一定となる。
このように、上記従来の信号発生器用減衰装置においで
も、出力信号遮断用のリレー8と、内部回路保護用のリ
レー9とを備えることにより、出力端子10から得られ
る信号がいかなる場合でも出力インピーダンスが一定で
、かつ誤って出力端子10に過大入力が印加されたとき
には、自動的に内部回路を保護することができる。
も、出力信号遮断用のリレー8と、内部回路保護用のリ
レー9とを備えることにより、出力端子10から得られ
る信号がいかなる場合でも出力インピーダンスが一定で
、かつ誤って出力端子10に過大入力が印加されたとき
には、自動的に内部回路を保護することができる。
発明が解決しようとする課題
しかしながら、上記従来の信号発生器用減衰装置では、
出力レベル制御用のリレー3.5の他に、出力信号遮断
用のリレー8および内部回路保護用のリレー9の二つの
リレーを追加する必要があった。このため、リレーの数
が多くなって、信頼性の低下、コストの上昇、占有スペ
ースの増加等の問題があり、また減衰量の大きい出力レ
ベルが容易に得られない問題があった。
出力レベル制御用のリレー3.5の他に、出力信号遮断
用のリレー8および内部回路保護用のリレー9の二つの
リレーを追加する必要があった。このため、リレーの数
が多くなって、信頼性の低下、コストの上昇、占有スペ
ースの増加等の問題があり、また減衰量の大きい出力レ
ベルが容易に得られない問題があった。
本発明はこのような従来の問題を解決するものであり、
出力信号遮断用リレーと内部回路保護用リレーとを追加
することなく、従来装置と同等の機能を備えた優れた信
号発生器用減衰装置を提供することを目的とする。
出力信号遮断用リレーと内部回路保護用リレーとを追加
することなく、従来装置と同等の機能を備えた優れた信
号発生器用減衰装置を提供することを目的とする。
課題を解決するための手段
本発明は上記目的を達成するために、最終段の出力レベ
ル調整回路におけるリレーを独立した2個のリレーに分
割するとともに、これらをリレー制御手段により個別に
制御することにより、出力レベル調整動作、出力信号遮
断動作および内部回路保護動作のすべてを行なわせるよ
うにしたものである。
ル調整回路におけるリレーを独立した2個のリレーに分
割するとともに、これらをリレー制御手段により個別に
制御することにより、出力レベル調整動作、出力信号遮
断動作および内部回路保護動作のすべてを行なわせるよ
うにしたものである。
作用
本発明は上記のような構成により、次のような作用を有
する。すなわち、通常の状態では最終段の出力レベル調
整回路における2個のリレーはリレー制御手段により連
動状態となり、出力レベル調整回路として動作する。ま
た出力信号を遮断する場合は、これら各リレーが独立に
動作し、信号発生回路の信号を出力端子から遮断する。
する。すなわち、通常の状態では最終段の出力レベル調
整回路における2個のリレーはリレー制御手段により連
動状態となり、出力レベル調整回路として動作する。ま
た出力信号を遮断する場合は、これら各リレーが独立に
動作し、信号発生回路の信号を出力端子から遮断する。
また出力端子に誤って過大信号が印加された場合は、こ
れら各リレーが独立に動作し、出力端子に印加された過
大信号が内部回路に伝達されるのを防止する。
れら各リレーが独立に動作し、出力端子に印加された過
大信号が内部回路に伝達されるのを防止する。
実施例・
第1図は本発明の一実施例の構成を示すものである。第
1図において、従来例と同様な要素には同様な符号を付
してあり、信号発生回路1、抵抗2、リレー3、π型減
衰回路4.6、出力端子101逆入力信号検出回路11
、リレードライバー13は、第4図および第5図に示す
従来例と同等の構成および動作を有し、制御信号り、E
、Fの制御も同等のものである。最終段の出力レベル調
整回路201は、それぞれ独立したリレー41および4
2と、π型減衰回路6とで構成され、リレー41.42
は、リレードライバー45.44によって個別に制御さ
れる。リレードライバー45.44をそれぞれ個別に制
御する制御信号JおよびHは、検出信号Cおよび制御信
号E、Fを入力とするリレー制御平段43の出力信号で
ある。
1図において、従来例と同様な要素には同様な符号を付
してあり、信号発生回路1、抵抗2、リレー3、π型減
衰回路4.6、出力端子101逆入力信号検出回路11
、リレードライバー13は、第4図および第5図に示す
従来例と同等の構成および動作を有し、制御信号り、E
、Fの制御も同等のものである。最終段の出力レベル調
整回路201は、それぞれ独立したリレー41および4
2と、π型減衰回路6とで構成され、リレー41.42
は、リレードライバー45.44によって個別に制御さ
れる。リレードライバー45.44をそれぞれ個別に制
御する制御信号JおよびHは、検出信号Cおよび制御信
号E、Fを入力とするリレー制御平段43の出力信号で
ある。
第2図にはリレー制御手段43の一実施例が示されてい
る。第2図において、NANDA路51は、検出信号C
と制御信号Fを入力とし、NOT回路52は、NAND
A路51の出力を入力とする。NOT回路53は、制御
信号Eを入力とする。NANDA路54は、NOT回路
52.53の出力を入力とし、NANDA路55は、制
御信号EとNOT回路52の出力を入力とする。NAN
DA路56は、検出信号CとNANDA路54の出力を
入力とし、NANDA路57は、検出信号CとNAND
A路54の出力を入力とする。NOT回路58は、NA
NDA路56の出力を入力とし、NOT回路58の出力
信号HおよびNANDA路57の出力信号Jは、第1図
におけるリレードライバー44.45の制御信号となる
。
る。第2図において、NANDA路51は、検出信号C
と制御信号Fを入力とし、NOT回路52は、NAND
A路51の出力を入力とする。NOT回路53は、制御
信号Eを入力とする。NANDA路54は、NOT回路
52.53の出力を入力とし、NANDA路55は、制
御信号EとNOT回路52の出力を入力とする。NAN
DA路56は、検出信号CとNANDA路54の出力を
入力とし、NANDA路57は、検出信号CとNAND
A路54の出力を入力とする。NOT回路58は、NA
NDA路56の出力を入力とし、NOT回路58の出力
信号HおよびNANDA路57の出力信号Jは、第1図
におけるリレードライバー44.45の制御信号となる
。
次に、上記実施例の動作について説明する。第2図に示
すリレー制御手段43の真理値表を第3図に示す。第3
図において、「1」の部分は、+■であることを示す。
すリレー制御手段43の真理値表を第3図に示す。第3
図において、「1」の部分は、+■であることを示す。
第1図において、出力端子10に誤って過大入力が印加
されると、従来例の説明で述べたように、逆入力信号検
出回路11の検出信号Cは0になる。検出信号CがOに
なると、第3図により、リレー制御手段43の出力信号
Hは0になり、Jは+Vになる。このため、リレー41
・は下側の接点に、リレー42は上側の接点にそれぞれ
接続され、出力端子10に印加された過大信号は、逆入
力信号検出回路11以外の内部回路には伝達されず、内
部回路の損傷を防ぐことができる。
されると、従来例の説明で述べたように、逆入力信号検
出回路11の検出信号Cは0になる。検出信号CがOに
なると、第3図により、リレー制御手段43の出力信号
Hは0になり、Jは+Vになる。このため、リレー41
・は下側の接点に、リレー42は上側の接点にそれぞれ
接続され、出力端子10に印加された過大信号は、逆入
力信号検出回路11以外の内部回路には伝達されず、内
部回路の損傷を防ぐことができる。
出力端子10に過大入力が印加されていないとき、検出
信号Cは+Vになる。この状態で制御信号り、Eを0と
し、Fを1にすると、第3図より、リレー制御手段43
の出力信号H,Jは0になる。したがって、リレー3.
41,42は、すべて上側の接点に接続され、信号発生
回路1の信号Aは、抵抗2を介して出力端子10に供給
される。この状態における本装置の出力信号は最大値と
なり、出力インピーダンスは、抵抗2の値となる。従来
装置と同様に、この状態から出力レベル制御信号り、E
を+Vにすると、抵抗2と出力端子10との間にπ型減
衰回路4.6が挿入され、本装置の出力インピーダンス
を一定に保ったまま、出力レベルが減衰する。したがっ
て、抵抗2とリレー41との間に、リレー3とπ型減衰
回路4とで構成される出力レベル調整回路100と同等
の回路を多段に接続し、それぞれの制御信号を組み合わ
せることにより、出力インピーダンスを変化させずに、
任意の出力レベルに設定することができる。
信号Cは+Vになる。この状態で制御信号り、Eを0と
し、Fを1にすると、第3図より、リレー制御手段43
の出力信号H,Jは0になる。したがって、リレー3.
41,42は、すべて上側の接点に接続され、信号発生
回路1の信号Aは、抵抗2を介して出力端子10に供給
される。この状態における本装置の出力信号は最大値と
なり、出力インピーダンスは、抵抗2の値となる。従来
装置と同様に、この状態から出力レベル制御信号り、E
を+Vにすると、抵抗2と出力端子10との間にπ型減
衰回路4.6が挿入され、本装置の出力インピーダンス
を一定に保ったまま、出力レベルが減衰する。したがっ
て、抵抗2とリレー41との間に、リレー3とπ型減衰
回路4とで構成される出力レベル調整回路100と同等
の回路を多段に接続し、それぞれの制御信号を組み合わ
せることにより、出力インピーダンスを変化させずに、
任意の出力レベルに設定することができる。
上記の状態から出力信号遮断信号Fを0にすると、第3
図により、リレー制御手段43の出力信号Hは+Vに、
Jは0になる。このため、リレー41は上側の接点に、
リレー42は下側の接点にそれぞれ接続される。したが
って、信号発生回路1からの信号Aは出力端子10に供
給されず、出力端子10にはπ型減衰回路6が接続され
るだけとなる。このとき、抵抗2の値をR[Ωコ、π型
減衰回路6の減衰量をA[dB]とすると、出力端子1
0からみたπ型減衰回路6の合成抵抗値RA [Ω]は
、次の(1)式で求められる。
図により、リレー制御手段43の出力信号Hは+Vに、
Jは0になる。このため、リレー41は上側の接点に、
リレー42は下側の接点にそれぞれ接続される。したが
って、信号発生回路1からの信号Aは出力端子10に供
給されず、出力端子10にはπ型減衰回路6が接続され
るだけとなる。このとき、抵抗2の値をR[Ωコ、π型
減衰回路6の減衰量をA[dB]とすると、出力端子1
0からみたπ型減衰回路6の合成抵抗値RA [Ω]は
、次の(1)式で求められる。
K2+ 1
RA= R[Ω]・・・・・・・・・・・・(1
)K2+ ま ただし、 K=10” 合成抵抗RAがRの値にほぼ等しくなることが分かる。
)K2+ ま ただし、 K=10” 合成抵抗RAがRの値にほぼ等しくなることが分かる。
例えば、減衰量Aを20dBとして(1)式から合成抵
抗値RAを求めると、以下のようになる。
抗値RAを求めると、以下のようになる。
治
に=10 =0.1
100+1
R=1. 02R
1・”100−0
すなわち、抵抗2の値に対して、π型減衰回路6の合成
抵抗値は、+2%のずれしか生じない。
抵抗値は、+2%のずれしか生じない。
したがって、本装置の出力信号を遮断しても、出力イン
ピーダンスをほぼ一定に保つことができる。
ピーダンスをほぼ一定に保つことができる。
このように、上記実施例によれば、従来連動していた最
終段の出力レベル制御用リレーをそれぞれ独立した2個
のリレー41と42に分割し、これらリレー41.42
をリレー制御手段43によって制御することにより、従
来必要としていた出力信号遮断用リレーおよび内部回路
保護用リレーを省略することができ、また出力信号のイ
ンピーダンスをいかなる場合でも一定に保つことができ
、さらに誤って出力端子10に過大信号が印加されても
自動的に内部回路を保護することができる。また、最終
段の出力レベル制御リレーが分割されているので、減衰
量の大きな出力レベル調整回路を容易に実現することが
できる。
終段の出力レベル制御用リレーをそれぞれ独立した2個
のリレー41と42に分割し、これらリレー41.42
をリレー制御手段43によって制御することにより、従
来必要としていた出力信号遮断用リレーおよび内部回路
保護用リレーを省略することができ、また出力信号のイ
ンピーダンスをいかなる場合でも一定に保つことができ
、さらに誤って出力端子10に過大信号が印加されても
自動的に内部回路を保護することができる。また、最終
段の出力レベル制御リレーが分割されているので、減衰
量の大きな出力レベル調整回路を容易に実現することが
できる。
発明の効果
本発明は上記実施例から明らかなように、以下に示す効
果を有する。
果を有する。
(1)従来装置に比較してリレーの数を削減できるので
、信頼性が向上する。
、信頼性が向上する。
(2)リレーの数が削減できるので、低価格化に貢献で
きる。
きる。
(3)最終段の出力レベル制御リレーが分割されている
ので、減衰量の大きい出力レベル調整回路を比較的容易
に実現できる。
ので、減衰量の大きい出力レベル調整回路を比較的容易
に実現できる。
第1図は本発明の一実施例における信号発生器用減衰装
置の概略ブロック図、第2図は同装置におけるリレー制
御手段の一実施例を示す回路図、第3図は・同装置にお
ける真理値を示す図、第4図は従来の信号発生器用減衰
装置の概略ブロック図、第5図は同従来装置における逆
入力信号検出回路の回路図である。 1・・・信号発生回路、2・・・抵抗、3.41.42
・・・出力レベル制御用リレー 4.6・・・減衰回路
、10・・・出力端子、11・・・逆入力信号検出回路
、13.44.45・・・リレードライバー 43・・
・リレー制御手段、100・・・初段の出力レベル調整
回路、201・・・最終段の出力レベル調整回路。
置の概略ブロック図、第2図は同装置におけるリレー制
御手段の一実施例を示す回路図、第3図は・同装置にお
ける真理値を示す図、第4図は従来の信号発生器用減衰
装置の概略ブロック図、第5図は同従来装置における逆
入力信号検出回路の回路図である。 1・・・信号発生回路、2・・・抵抗、3.41.42
・・・出力レベル制御用リレー 4.6・・・減衰回路
、10・・・出力端子、11・・・逆入力信号検出回路
、13.44.45・・・リレードライバー 43・・
・リレー制御手段、100・・・初段の出力レベル調整
回路、201・・・最終段の出力レベル調整回路。
Claims (1)
- 信号発生回路と、前記信号発生回路に直列に接続され
た複数段の出力レベル調整回路と、独立した2個のリレ
ーを備えて装置の出力端子に信号を出力する最終段の出
力レベル調整回路と、前記出力端子に接続された逆入力
信号検出回路と、前記逆入力信号検出回路に接続されて
前記最終段の出力レベル調整回路の2個のリレーを個別
に制御することにより、出力レベル調整動作、出力信号
遮断動作および内部回路保護動作をそれぞれ行なわせる
リレー制御手段とを備えた信号発生器用減衰装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20195589A JPH06105863B2 (ja) | 1989-08-02 | 1989-08-02 | 信号発生器用減衰装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20195589A JPH06105863B2 (ja) | 1989-08-02 | 1989-08-02 | 信号発生器用減衰装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0365809A true JPH0365809A (ja) | 1991-03-20 |
| JPH06105863B2 JPH06105863B2 (ja) | 1994-12-21 |
Family
ID=16449541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20195589A Expired - Fee Related JPH06105863B2 (ja) | 1989-08-02 | 1989-08-02 | 信号発生器用減衰装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105863B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03283809A (ja) * | 1990-03-30 | 1991-12-13 | Matsushita Electric Ind Co Ltd | 減衰装置 |
| JP2012015613A (ja) * | 2010-06-29 | 2012-01-19 | Advantest Corp | ステップ減衰装置およびそれを用いた試験装置および信号発生器 |
-
1989
- 1989-08-02 JP JP20195589A patent/JPH06105863B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03283809A (ja) * | 1990-03-30 | 1991-12-13 | Matsushita Electric Ind Co Ltd | 減衰装置 |
| JP2012015613A (ja) * | 2010-06-29 | 2012-01-19 | Advantest Corp | ステップ減衰装置およびそれを用いた試験装置および信号発生器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06105863B2 (ja) | 1994-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4178620A (en) | Three state bus driver with protection circuitry | |
| US4771357A (en) | Power driver having short circuit protection | |
| EP0817349A3 (en) | High voltage protection circuits | |
| US4146801A (en) | Apparatus for protecting power transistors in an h configuration power amplifier | |
| EP0622943A1 (en) | Power management circuit for a subscriber line interface circuit | |
| US2745956A (en) | Diode protection circuit | |
| US5598110A (en) | Detector circuit for use with tri-state logic devices | |
| EP0515853A1 (en) | Protection arrangement for an audio output channel | |
| US3668659A (en) | Touch-wire detection systems | |
| JPS58195428A (ja) | インタフエ−ス回路の過電圧保護回路装置 | |
| USRE33941E (en) | Power driver having short circuit protection | |
| US3659214A (en) | Pulse regenerating circuit | |
| EP0375998A2 (en) | Low power transient suppressor circuit | |
| JPH06105863B2 (ja) | 信号発生器用減衰装置 | |
| US4242605A (en) | Transient array drive for bipolar ROM/PROM | |
| JPH03283809A (ja) | 減衰装置 | |
| JPS6041819A (ja) | 増幅器および電子セレクタスイツチを具える回路 | |
| RU1818672C (ru) | Устройство дл управлени мощным транспортом с защитой от короткого замыкани | |
| JPS589445B2 (ja) | 二重化バス回路 | |
| US4718114A (en) | AC overload protective circuit | |
| JP2594556B2 (ja) | ダイオードスイツチ回路 | |
| US6049605A (en) | Telephone line access arrangement | |
| JP4239130B2 (ja) | 電子ボリウム | |
| SU1078551A1 (ru) | Устройство управлени с защитой от короткого замыкани | |
| RU2106739C1 (ru) | Инвертирующий усилитель |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |