JPH036604A - Origin position correcting device for image reader - Google Patents
Origin position correcting device for image readerInfo
- Publication number
- JPH036604A JPH036604A JP13926789A JP13926789A JPH036604A JP H036604 A JPH036604 A JP H036604A JP 13926789 A JP13926789 A JP 13926789A JP 13926789 A JP13926789 A JP 13926789A JP H036604 A JPH036604 A JP H036604A
- Authority
- JP
- Japan
- Prior art keywords
- reading
- address
- origin
- image data
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003550 marker Substances 0.000 claims abstract description 40
- 238000001514 detection method Methods 0.000 claims description 27
- 230000003287 optical effect Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Control Of Position Or Direction (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
この発明は光学的読取り装置(OCR)で代表されるイ
メージ・スキャナ等の画像読取り装置における原点位置
補正装置に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an origin position correction device in an image reading device such as an image scanner typified by an optical reader (OCR).
従来の技術
第1図は画像読取り装置の光学系を含む読取り機構を図
式的に示すものであり、第2図は読取るべき画像のセツ
ティング領域を上面ガラスの下面からみた図であり、第
3図は読取りセンサの一部拡大して示すもので、原点の
位置ずれの様子を説明するためのものである。BACKGROUND ART FIG. 1 schematically shows a reading mechanism including an optical system of an image reading device, FIG. The figure shows a part of the reading sensor enlarged, and is used to explain the positional deviation of the origin.
第1図および第2図において1画像読取り装置はセツテ
ィング領域S(鎖線で示す)が設定される上面ガラス1
0とその下面に配置された読取り光学系とを備えている
、セッティング領域Sは画像読取り可能範囲を示すもの
である。ガラス10の下面において、セツティング領域
Sに隣接して初期読取り動作用の白テープ11が貼付さ
れており、この白テープ11に物理原点を示す原点マー
カMが描かれている。この原点マーカMは、主走査方向
において、セツティング領域Sの側辺と一致する位置に
ある。1 and 2, one image reading device has a top glass 1 on which a setting area S (indicated by a chain line) is set.
0 and a reading optical system disposed below the setting area S indicates an image readable range. On the lower surface of the glass 10, a white tape 11 for initial reading operation is attached adjacent to the setting area S, and an origin marker M indicating the physical origin is drawn on this white tape 11. This origin marker M is located at a position that coincides with the side of the setting area S in the main scanning direction.
ガラス10上面のセツティング領域Sに置かれた画像ま
たは白テープ11の画像は、ミラー12.13およびレ
ンズ系14を通って読取りセンサ20上に縮小されて結
像する。ミラー12.13は画像結像のために必要な光
路長を狭いスペースで確保するために用いられるもので
ある。第1図ではミラー12.13およびレンズ14は
略図化されて示されている。The image placed in the setting area S on the upper surface of the glass 10 or the image of the white tape 11 passes through the mirror 12, 13 and the lens system 14 and is reduced and formed onto the reading sensor 20. Mirrors 12 and 13 are used to ensure the optical path length necessary for image formation in a narrow space. In FIG. 1 mirrors 12, 13 and lenses 14 are shown schematically.
読取りセンサ20は多数の一次元的に配列された画素2
1を含むCCDのような一次元イメージ・センサである
。このセンサ20上に結像する画像は電気的に走査(主
走査方向)されてその1ライン分が読出され、ライン・
メモリに一時記憶される。The reading sensor 20 has a large number of one-dimensionally arranged pixels 2.
1 is a one-dimensional image sensor such as a CCD. The image formed on this sensor 20 is electrically scanned (in the main scanning direction) and one line of the image is read out.
Temporarily stored in memory.
そして、読取りセンサ20がセツティング領域Sの副走
査方向に相対的に移送されることにより、最終的に2次
元画像の読取りが行なわれる。Then, by moving the reading sensor 20 relative to the setting area S in the sub-scanning direction, the two-dimensional image is finally read.
発明が解決しようとする課題
第3図に拡大して示すように、原点マーカMの画像は読
取りセンサ20の所定の画素D(これを設計原点という
)上に結像するように設計され、これを基準として読取
り回路等が設計される。すなわち、設計原点りから右側
の画素上のデータの読取り(取込み)が可能なように回
路が組まれる。Problems to be Solved by the Invention As shown in an enlarged view in FIG. The reading circuit etc. are designed based on this. That is, the circuit is constructed so that data on the right pixel can be read (taken in) from the design starting point.
ところが、読取りセンサ20の取付位置、ミラー12、
13. レンズ系14等の光学系の機械的精度のばら
つきによって、実際上は原点マーカMが結像する読取り
センサ20上の位置(これを物理原点という)が、OP
lまたはOF2で示すように、設計原点りからずれてし
まう。物理原点がOPIで示すように設計原点りの左側
にずれた場合には。However, the mounting position of the reading sensor 20, the mirror 12,
13. Due to variations in mechanical precision of optical systems such as the lens system 14, the position on the reading sensor 20 where the origin marker M is actually imaged (this is called the physical origin) may be different from the OP.
As shown by l or OF2, it deviates from the design origin. If the physical origin shifts to the left of the design origin as indicated by OPI.
OP1〜Dの間の画像データの読取り(取込み)が行な
われず欠落してしまう。また、物理原点がOF2で示す
ように設計原点りの右側にずれた場合には、D〜OP2
の間の余分な画像データの読取りと取込みが行なわれ、
場合によっては読取りセンサ20の右端においてこの余
分な画像データと同量の画像データの読取り(取込み)
が行なわれず欠落してしまう。The image data between OP1 to OPD is not read (taken in) and is lost. In addition, if the physical origin shifts to the right side of the design origin as shown by OF2, D~OP2
During this period, extra image data is read and captured.
In some cases, the same amount of image data as this extra image data is read (taken) at the right end of the reading sensor 20.
is not carried out and is missing.
読取りセンサ20の解像度が向上すればするほど1画像
データ上における画素数で表現される原点位置のずれ量
は太き(なる。たとえば機械的精度を±0.31(30
0μm)とし、解像度が120 ドツト/インチとした
とき、1ドツトは210μmである。±300μmのず
れ量は±1.4 ドツトとなる。As the resolution of the reading sensor 20 improves, the amount of deviation of the origin position expressed by the number of pixels on one image data increases (for example, the mechanical accuracy is ±0.31 (30
0 μm) and the resolution is 120 dots/inch, one dot is 210 μm. The amount of deviation of ±300 μm is ±1.4 dots.
読取りセンサの解像度が600 ドツト/インチとなる
と、1ドツトは42μmなので、上記ずれ量は約±7ド
ツトとなる。When the resolution of the reading sensor is 600 dots/inch, one dot is 42 μm, so the above-mentioned deviation amount is approximately ±7 dots.
読取りセンサはより高解像度になっていく傾向にある。Read sensors are trending toward higher resolution.
これに対して機械的な組立て精度の向上はあまり期待で
きない。このため画素数で表わした原点位置ずれはより
大きくなる傾向にある。On the other hand, we cannot expect much improvement in mechanical assembly accuracy. For this reason, the origin position shift expressed in the number of pixels tends to become larger.
この発明は、原点位置ずれを画像データの取込みの段階
で電気的に補正するものである。This invention electrically corrects the origin position deviation at the stage of capturing image data.
課題を解決するための手段
この発明による画像読取り装置における原点位置補正装
置は、セツティング領域に置かれた画像を光学系を通し
て読取ることができる位置に配置された少なくとも一方
向に走査可能な読取りセンサ、上記読取りセンサの読取
り開始信号と画素クロック信号とを与え、上記読取りセ
ンサによる読取りタイミングを制御するコントローラ、
セツティング領域の原点位置に設定された原点マーカの
読取り動作において、上記読取りセンサから出力される
読取り信号中に上記原点マーカを表わす成分が現われる
走査画素位置を、上記読取り開始信号の出力時点から上
記画素クロックを計数することにより検出し、マーク検
出画素数として保持する原点マーカ画素数検出保持回路
、セツティング領域に置かれた画像の読取り動作におい
て、上記読取りセンサの走査画素位置が上記マーク検出
画素数と一致した位置を先頭アドレスとして、上記画素
クロックごとにインクレメントされるメモリ・アドレス
を発生する補正アドレス発生回路ならびに上記補正アド
レス発生回路から出力されるアドレス信号によってアド
レス指定される記憶場所に、上記読取りセンサから与え
られる画像データを記憶するメモリを備えていることを
特徴とする。Means for Solving the Problems An origin position correction device in an image reading device according to the present invention includes a reading sensor capable of scanning in at least one direction, which is placed at a position where an image placed in a setting area can be read through an optical system. , a controller that provides a reading start signal and a pixel clock signal to the reading sensor and controls reading timing by the reading sensor;
In the reading operation of the origin marker set at the origin position of the setting area, the scanning pixel position at which a component representing the origin marker appears in the read signal output from the reading sensor is determined from the time when the reading start signal is output to the above. An origin marker pixel number detection and holding circuit that detects by counting pixel clocks and holds it as the number of mark detection pixels, and in the reading operation of an image placed in the setting area, the scanning pixel position of the reading sensor is set to the mark detection pixel. a correction address generation circuit that generates a memory address that is incremented every pixel clock, with a position that matches the number as the first address, and a memory location that is addressed by an address signal output from the correction address generation circuit; The apparatus is characterized in that it includes a memory that stores image data provided from the reading sensor.
作 用
使用前の任意のときに、または画像の読取りに先たち、
少なくとも1回、セツティング領域の原点位置に設定さ
れた原点マーカの読取り動作が行なわれる。そして、原
点マーカの位置を検出しこの検出位置を示すマーク検出
画素数を保持しておく、セッティング領域に置かれた画
像の読取り動作において、読取りセンサの走査画素位置
が保持しているマーク検出画素数と一致した位置を先頭
アドレスとしてメモリ・アドレスが発生する。action at any time before use or prior to reading the image.
The reading operation of the origin marker set at the origin position of the setting area is performed at least once. The position of the origin marker is detected and the number of mark detection pixels indicating this detection position is held. During the reading operation of the image placed in the setting area, the mark detection pixel held by the scanning pixel position of the reading sensor is A memory address is generated with the position that matches the number as the first address.
このメモリ・アドレス信号によってアドレス指定される
メモリの記憶場所に読取りセンサから出力される画像デ
ータが記憶される。このようにして、原点マーカの読取
りセンサ上における実際の位置かメモリのアドレス指定
の基準として用いられ、メモリに読取りデータが記憶さ
れることになる。The image data output from the read sensor is stored in the memory location addressed by this memory address signal. In this way, the actual position of the origin marker on the read sensor is used as a reference for addressing the memory and the read data is stored in the memory.
実施例
第4図はこの発明の実施例における画像読取り装置の電
気的構成を示している。この電気的構成が前提とする光
学系は第1図から第3図に示すものがそのまま用いられ
る。Embodiment FIG. 4 shows the electrical configuration of an image reading device in an embodiment of the present invention. As for the optical system on which this electrical configuration is based, those shown in FIGS. 1 to 3 can be used as they are.
システム・コントローラ30はこの画像読取り装置全体
の動作を制御するもので5画素クロック読取り開始信号
、マーカ読取信号(イネーブル信号)、システム・クロ
ックおよびライト信号を出力する。画素クロックは読取
りセンサ20の一画素ごとの読出しタイミングを定める
ものである。読取り開始信号は読取りセンサ20の1ラ
イン分のデータの読取りの開始を定める。これらの画素
クロックおよび読取り開始信号は読取りセンサ20゜物
理原点マーカ画素数検出保持回路31および補正アドレ
ス発生回路32に与えられる。A system controller 30 controls the operation of the entire image reading apparatus, and outputs a 5-pixel clock reading start signal, a marker reading signal (enable signal), a system clock, and a write signal. The pixel clock determines the read timing for each pixel of the read sensor 20. The read start signal determines the start of reading one line of data from the read sensor 20. These pixel clocks and read start signals are applied to the read sensor 20° physical origin marker pixel count detection and holding circuit 31 and correction address generation circuit 32.
マーカ読取信号は原点マーカMの読取り動作(これを初
期動作という)を行なわせるときのみ出力され、上記検
出保持回路31に与えられる。初期動作は、使用開始に
あたって、電源投入時にまたはセツティング領域Sに置
かれた画像データの読取り動作の開始時等において行な
われる。The marker reading signal is outputted only when the origin marker M is to be read (this is referred to as an initial operation), and is applied to the detection and holding circuit 31. The initial operation is performed at the start of use, when the power is turned on, or when reading the image data placed in the setting area S is started.
システム・クロックは、検出保持回路31および補正ア
ドレス発生回路32の動作タイミングを規定するもので
1画素クロックの周波数の少なくとも4倍の周波数をも
つ。The system clock defines the operation timing of the detection and holding circuit 31 and the correction address generation circuit 32, and has a frequency that is at least four times the frequency of one pixel clock.
ライト信号はライン・メモリ33のライト指令を与える
ものである。The write signal provides a write command for the line memory 33.
読取りセンサ20から読出された画像信号は増幅器34
で増幅されたのちA/D変換回路35に与えられ、ここ
でディジタル信号(たとえば4ビツト)に変換されたの
ち読取りデータとしてデータ・バスに送出され、検出保
持回路31およびライン・メモリ33に転送される。The image signal read out from the reading sensor 20 is sent to an amplifier 34.
After being amplified by the A/D converter circuit 35, the signal is converted into a digital signal (for example, 4 bits) and sent to the data bus as read data, and transferred to the detection holding circuit 31 and line memory 33. be done.
物理原点マーカ画素数検出保持回路31は、初期動作に
おいて、原点マーカMが光学系によって読取りセンサ2
0上に結像する位置OP(物理原点OPIとOP2をO
Pで代表する)を検出し、これをセンサ20の左端から
の画素数1で表わし、がつこの画素数1をレジスタ等に
保持するものである。このマーカ検出画素数1はバスを
経て補正アドレス発生回路32に与えられる。In the initial operation, the physical origin marker pixel number detection and holding circuit 31 detects that the origin marker M is read by the optical system and detected by the sensor 2.
Position OP where the image is formed on 0 (physical origins OPI and OP2 are
(represented by P), this is expressed as the number of pixels 1 from the left end of the sensor 20, and this number of pixels 1 is held in a register or the like. This marker detection pixel number 1 is given to the correction address generation circuit 32 via the bus.
補正アドレス発生回路32は、セツティング領域に置か
れた画像の読取り動作において、読取りセンサ20から
出力される読取りデータをストアするライン・メモリ3
3のアドレス信号を与えるものである。この補正アドレ
ス発生回路32は読取りセンサ20の走査画素位置が検
出保持回路31から与えられているマーカ検出画素数i
に一致したときに先頭アドレスを発生し、その後2画素
クロックごとに、先頭アドレスから順次インクレメント
されるアドレスを出力する。このアドレス信号はアトレ
ス・バスを経てライン・メモリ33に入力する。The correction address generation circuit 32 is connected to a line memory 3 that stores the read data output from the read sensor 20 during the read operation of the image placed in the setting area.
3 address signals are provided. This correction address generation circuit 32 generates a marker detection pixel number i whose scanning pixel position of the reading sensor 20 is given from the detection holding circuit 31.
A first address is generated when the first address matches the first address, and thereafter, an address that is sequentially incremented from the first address is output every two pixel clocks. This address signal is input to the line memory 33 via the address bus.
ライン・メモリ33はA/D変換回路35からデータ・
バスを経て入力する読取り画像データを、アドレス発生
回路32から与えられるアドレス信号によって指定され
る記憶場所にストアする。メモリ33は1ライン分の画
像データを記憶し、それを次段の処理回路に転送する。The line memory 33 receives data from the A/D conversion circuit 35.
Read image data input via the bus is stored in a storage location designated by an address signal provided from address generation circuit 32. The memory 33 stores one line of image data and transfers it to the next stage processing circuit.
第5図は物理原点マーカ画素数検出保持回路31の具体
的構成例を示し、その動作を示すタイム・チャートが第
7図(A)に示されている。また第6図は補正アドレス
発生回路32の具体例を示し、その動作を示すタイム・
チャートが第7図(B)に示されている。FIG. 5 shows a specific configuration example of the physical origin marker pixel count detection and holding circuit 31, and a time chart showing its operation is shown in FIG. 7(A). Further, FIG. 6 shows a specific example of the correction address generation circuit 32, and shows a time chart showing its operation.
A chart is shown in FIG. 7(B).
第5図および第7図(^)を参照して1画素カウンタ4
1は、NOT回路42を経て入力する読取り開始信号に
よってクリアされ、その後9画素クロックを計数してカ
ウント値Q1を出力する。このカウント値Q1はラッチ
回路43のデータ入力端子に与えられる。1 pixel counter 4 with reference to Fig. 5 and Fig. 7 (^)
1 is cleared by a reading start signal inputted through the NOT circuit 42, and then nine pixel clocks are counted and a count value Q1 is output. This count value Q1 is applied to the data input terminal of the latch circuit 43.
一方、コンパレータ44の一方の入力端子Aには読取り
センサ20のA/D変換された読取りデータが入力して
おり、他方の入力端子Bには設定器45に設定されたス
レシホールド値が入力している。On the other hand, one input terminal A of the comparator 44 is input with A/D-converted read data of the reading sensor 20, and the other input terminal B is input with a threshold value set in the setting device 45. are doing.
初期動作においては読取りセンサ20は白テープ11を
読取っており、原点マーカMを読取ったときに画像デー
タはスレシホールド値を横切るので、コンパレータ44
から出力(Lレベル)が発生する。In the initial operation, the reading sensor 20 is reading the white tape 11, and since the image data crosses the threshold value when reading the origin marker M, the comparator 44
An output (L level) is generated from.
コンパレータ44の出力はパルス幅補正回路46に与え
られる。The output of the comparator 44 is given to a pulse width correction circuit 46.
原点マーカMは一定の幅をもっているのでコンパレータ
44の出力信号も一定のパルス幅をもっている。パルス
幅補正回路46はコンパレータ44の出力信号のパルス
幅をシステム・クロックを用いて一画素分以下のパルス
幅に変換するもので、この回路4Gの出力信号(これを
マーカ検出信号という)はラッチ回路43のタイミング
入力端子に与えられる。このパルス幅補正回路46には
マーカ読取信号(イネーブル信号)も与えられており、
この回路4Bは初期動作においてのみ作動し、初期動作
においてのみ(イネーブル信号が与えられているときの
み)マーカ検出信号を出力する。すなわち、この検出保
持回路31は初期動作時においてのみ動作する。Since the origin marker M has a constant width, the output signal of the comparator 44 also has a constant pulse width. The pulse width correction circuit 46 converts the pulse width of the output signal of the comparator 44 into a pulse width of one pixel or less using the system clock, and the output signal of this circuit 4G (referred to as a marker detection signal) is a latch signal. It is applied to the timing input terminal of circuit 43. A marker reading signal (enable signal) is also given to this pulse width correction circuit 46.
This circuit 4B operates only in the initial operation and outputs a marker detection signal only in the initial operation (only when the enable signal is applied). That is, this detection and holding circuit 31 operates only during initial operation.
ラッチ回路43は、マーカ検出信号が与えられた時点の
カウンタ41のカウント値Q1を取込んで保持し、マー
カ検出画素数iとして出力する。The latch circuit 43 captures and holds the count value Q1 of the counter 41 at the time when the marker detection signal is applied, and outputs it as the number i of marker detection pixels.
第6図および第7図(B)を参照して、コンパレータ5
3の一方の入力端子Pにはマーカ検出画素数iが入力し
ている。画素カウンタ51は、NOT回路52を経て入
力する読取り開始信号によってクリアされ、その後1画
素クロックを計数してカウント値Qを出力する。このカ
ウント値Qはコンパレータ53の他方の入力端子Q2に
与えられる。Referring to FIG. 6 and FIG. 7(B), comparator 5
The marker detection pixel number i is input to one input terminal P of 3. The pixel counter 51 is cleared by a reading start signal input via the NOT circuit 52, and then counts one pixel clock and outputs a count value Q. This count value Q is applied to the other input terminal Q2 of the comparator 53.
コンパレータ53はカウント値Q2がマーカ検出画素数
i以上であるときにHレベルの出力を発生する。コンパ
レータ53の出力は、システムφクロックが入力してい
るタイミング補正回路54でその立上り、立下りの時点
に修正が加えられて、アドレス・カウンタ55のクリア
端子に与えられる。The comparator 53 generates an H level output when the count value Q2 is greater than or equal to the number of marker detection pixels i. The output of the comparator 53 is corrected at its rising and falling points by a timing correction circuit 54 to which the system φ clock is input, and is applied to a clear terminal of an address counter 55.
アドレス・カウンタ55のクロック入力端子には画素ク
ロックが入力している。このカウンタ55はコンパレー
タ53の出力がHレベルになった時点から、入力画素ク
ロックを零から計数し、その計数値をメモリ・アドレス
信号として出力する。A pixel clock is input to the clock input terminal of the address counter 55. This counter 55 counts the input pixel clock from zero from the time when the output of the comparator 53 becomes H level, and outputs the counted value as a memory address signal.
発明の効果
以上のようにしてこの発明によると、原点マーカの読取
りセンサ上における実際の位置を基準としてメモリのア
ドレス信号が発生する。そして。Effects of the Invention As described above, according to the present invention, a memory address signal is generated based on the actual position of the origin marker on the reading sensor. and.
読取りセンサからの出力画像データは原点マーカの画素
位置のものからメモリに取込まれていくことになる。こ
のようにして、読取りセンサ、光学系等の組立てにおい
て誤差が生じていても1組立て後の実際の配置関係が原
点マーカ位置として検出され、この検出原点マーカ位置
を基準にして画像データのメモリへの取込みが行なわれ
ているから、セツティング領域の画像のみが常に正確に
取込まれ1画像データの欠落、余分の画像データの取込
み等が防止される。The output image data from the reading sensor is taken into the memory starting from the pixel position of the origin marker. In this way, even if an error occurs in the assembly of the reading sensor, optical system, etc., the actual arrangement after one assembly is detected as the origin marker position, and the image data is stored in the memory based on this detected origin marker position. Therefore, only the image in the setting area is always accurately captured, thereby preventing the omission of one image data or the capture of extra image data.
第1図は画像読取り装置の光学系を含む読取り機構を図
式的に示し、第2図はセツティング領域を下面からみた
図であり、第3図は読取りセンサの一部を拡大して示す
ものである。
第4図はこの発明の実施例を示し1画像読取り装置の電
気的構成を示すブロック図、第5図は物理原点マーカ画
素数検出保持回路の具体例を示すブロック図、第6図は
補正アドレス発生回路の具体例を示すブロック図、第7
図(A) 、 (B)は動作を示すタイム・チャートで
ある。
20・・・読取りセンサ
30・・システム・コントローラ
31・・・物理原点マーカ画素数検出保持回路132・
・補正アドレス発生回路
33・・・ライン・メモリ
M 原点マーカ。
以 上Fig. 1 schematically shows the reading mechanism including the optical system of the image reading device, Fig. 2 shows the setting area viewed from below, and Fig. 3 shows an enlarged view of a part of the reading sensor. It is. FIG. 4 is a block diagram showing an embodiment of the present invention and shows the electrical configuration of an image reading device, FIG. 5 is a block diagram showing a specific example of a physical origin marker pixel number detection and holding circuit, and FIG. 6 is a correction address Block diagram showing a specific example of the generation circuit, No. 7
Figures (A) and (B) are time charts showing the operation. 20...Reading sensor 30...System controller 31...Physical origin marker pixel number detection and holding circuit 132...
- Correction address generation circuit 33...Line memory M origin marker. that's all
Claims (1)
ることができる位置に配置された少なくとも一方向に走
査可能な読取りセンサ、 上記読取りセンサの読取り開始信号と画素クロック信号
とを与え、上記読取りセンサによる読取りタイミングを
制御するコントローラ、 セッティング領域の原点位置に設定された原点マーカの
読取り動作において、上記読取りセンサから出力される
読取り信号中に上記原点マーカを表わす成分が現われる
走査画素位置を、上記読取り開始信号の出力時点から上
記画素クロックを計数することにより検出し、マーク検
出画素数として保持する原点マーカ画素数検出保持回路
。 セッティング領域に置かれた画像の読取り動作において
、上記読取りセンサの走査画素位置が上記マーク検出画
素数と一致した位置を先頭アドレスとして、上記画素ク
ロックごとにインクレメントされるメモリ・アドレスを
発生する補正アドレス発生回路、ならびに 上記補正アドレス発生回路から出力されるアドレス信号
によってアドレス指定される記憶場所に、上記読取りセ
ンサから与えられる画像データを記憶するメモリ、 を備えた画像読取り装置における原点位置補正装置。[Scope of Claims] A reading sensor capable of scanning in at least one direction, arranged at a position where an image placed in a setting area can be read through an optical system, and providing a reading start signal and a pixel clock signal for the reading sensor. , a controller that controls reading timing by the reading sensor, a scanning pixel position where a component representing the origin marker appears in the read signal output from the reading sensor in the reading operation of the origin marker set at the origin position of the setting area; An origin marker pixel number detection and holding circuit that detects by counting the pixel clocks from the output time of the reading start signal and holds the detected mark as the number of mark detection pixels. Correction that generates a memory address that is incremented every pixel clock, with the position where the scanning pixel position of the reading sensor matches the number of mark detection pixels as the first address, in the reading operation of the image placed in the setting area. An origin position correction device for an image reading device, comprising: an address generation circuit; and a memory that stores image data given from the reading sensor in a storage location addressed by an address signal output from the correction address generation circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13926789A JPH036604A (en) | 1989-06-02 | 1989-06-02 | Origin position correcting device for image reader |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13926789A JPH036604A (en) | 1989-06-02 | 1989-06-02 | Origin position correcting device for image reader |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036604A true JPH036604A (en) | 1991-01-14 |
Family
ID=15241306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13926789A Pending JPH036604A (en) | 1989-06-02 | 1989-06-02 | Origin position correcting device for image reader |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036604A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589464A (en) * | 1981-07-08 | 1983-01-19 | Matsushita Electric Ind Co Ltd | Picture scanner |
| JPS61150461A (en) * | 1984-12-25 | 1986-07-09 | Canon Inc | recording device |
-
1989
- 1989-06-02 JP JP13926789A patent/JPH036604A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589464A (en) * | 1981-07-08 | 1983-01-19 | Matsushita Electric Ind Co Ltd | Picture scanner |
| JPS61150461A (en) * | 1984-12-25 | 1986-07-09 | Canon Inc | recording device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523229A (en) | Shading correction device | |
| JPH05316302A (en) | Picture input device | |
| US5978021A (en) | Apparatus producing a high definition picture and method thereof | |
| JPH02231684A (en) | Exposure compensation system for linear scan camera | |
| JPH036604A (en) | Origin position correcting device for image reader | |
| JPH0865567A (en) | Imaging device | |
| JPS58222382A (en) | Image tilt correction method | |
| JPH05107038A (en) | Image sensing apparatus | |
| JPH0576826B2 (en) | ||
| JPH033271B2 (en) | ||
| JP3124309B2 (en) | Scanner device and reading method using the same | |
| JPH06153059A (en) | Video record reproducing device | |
| JPH0818840A (en) | Image reading device | |
| JPH0282867A (en) | image input device | |
| KR930008058B1 (en) | Circuit for correcting picture cell data on image scanner | |
| JP2973475B2 (en) | Document leading edge detection method of document reading device | |
| JPS6278973A (en) | image reading device | |
| JPS63155868A (en) | Image reader | |
| JPS5935280A (en) | Picture processor | |
| JPH01177278A (en) | Picture reader | |
| JPH02262777A (en) | Image input device | |
| JPH06233078A (en) | Image reader | |
| JPS5997268A (en) | Picture reader | |
| JPH11341232A (en) | Image reading device | |
| JPH05136996A (en) | Document reader |