JPH0368009A - 計算機内の信号転送装置 - Google Patents
計算機内の信号転送装置Info
- Publication number
- JPH0368009A JPH0368009A JP20391889A JP20391889A JPH0368009A JP H0368009 A JPH0368009 A JP H0368009A JP 20391889 A JP20391889 A JP 20391889A JP 20391889 A JP20391889 A JP 20391889A JP H0368009 A JPH0368009 A JP H0368009A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- light
- light emitting
- backboard
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000003491 array Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000015654 memory Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、計算機内の制御部等における信号の転送を行
なうための信号転送装置に関する。
なうための信号転送装置に関する。
(従来の技術)
一般に、計算機は、中央処理装置、主記憶装置及びその
他の各種の制御装置等により構成されている。
他の各種の制御装置等により構成されている。
第2図は、計算機のシステムの構成を示すブロック図で
ある。
ある。
図示のシステムは、システム共通バス10に接続された
、中央処理装置11と、主記憶装置12及び13と、入
出力制御装置14.15及び16等から成る。
、中央処理装置11と、主記憶装置12及び13と、入
出力制御装置14.15及び16等から成る。
システム共通バス10には、バス制御装置10aが接続
されている。このバス制御装置10aは、各装置による
システム共通バス10の使用状態を制御するためのもの
である。
されている。このバス制御装置10aは、各装置による
システム共通バス10の使用状態を制御するためのもの
である。
中央処理装置11は、プロセッサ等から成り、主記憶装
置12又は13内に格納されたプログラムに従って各種
の処理を行なう。
置12又は13内に格納されたプログラムに従って各種
の処理を行なう。
主記憶装置12及び13は、ランダム・アクセス・メモ
リ等から成り、中央処理装置11で実行されるプログラ
ムや演算処理結果を一時的に記憶するものである。
リ等から成り、中央処理装置11で実行されるプログラ
ムや演算処理結果を一時的に記憶するものである。
入出力制御装置14は、例えば、キーボード・デイスプ
レィ装置17を制御するためのものである。
レィ装置17を制御するためのものである。
入出力制御装置15は、例えば、磁気ディスク装置18
を制御するためのものである。
を制御するためのものである。
人出力制御装置16は、例えば、磁気テープ19を制御
するためのものである。
するためのものである。
また、中央処理装置11、主記憶装置12及び13は、
メモリアクセス専用のローカルバス20により接続され
ている。
メモリアクセス専用のローカルバス20により接続され
ている。
以上のような構成のシステムは、第3図に示すように、
実装される。
実装される。
第3図は、計算機の制御部の実装図である。
図示の計算機は、複数の基板21と、バックボード22
とから成る。
とから成る。
複数の基板21は、それぞれ独立したものであり、計算
機を構成する各装置を取付けている。即ち、これらの基
板21上の装置は、中央処理装置、主記憶装置、その他
の制御装置等を構成するものである。基板21上の各装
置間の信号の授受1、ま、接続コード23.24及びバ
ックボード22上のインタフェースを介して行なわれる
。
機を構成する各装置を取付けている。即ち、これらの基
板21上の装置は、中央処理装置、主記憶装置、その他
の制御装置等を構成するものである。基板21上の各装
置間の信号の授受1、ま、接続コード23.24及びバ
ックボード22上のインタフェースを介して行なわれる
。
バックボード22は、複数の基板21を着脱自在に並列
に配置するものであり、このためのコネクタ(図示省略
)を備えている。このバックボード22には、基板21
上の装置の所定の信号のインタフェースが設けられてい
る。
に配置するものであり、このためのコネクタ(図示省略
)を備えている。このバックボード22には、基板21
上の装置の所定の信号のインタフェースが設けられてい
る。
接続コード23は、中央処理装置又は主記憶装置等が複
数の基板21a及び21bから構成されている場合に、
これらを内部接続するためのコードである。このような
接続コード23によりインタフェースを行なうようにす
れば、バックボード22上でインタフェースを行なう場
合と比較して、基板21a及び21bの実装位置が固定
されず、システムに汎用性を持たせることができる。
数の基板21a及び21bから構成されている場合に、
これらを内部接続するためのコードである。このような
接続コード23によりインタフェースを行なうようにす
れば、バックボード22上でインタフェースを行なう場
合と比較して、基板21a及び21bの実装位置が固定
されず、システムに汎用性を持たせることができる。
また、このような接続コード23は、バックボード22
上の信号線が足りない場合にも使用される。
上の信号線が足りない場合にも使用される。
接続コード24は、中央処理装置と主記憶装置との間を
接続するコードであり、第2図に示す処理の高速化のた
めの専用のローカルバス20を構成するものである。
接続するコードであり、第2図に示す処理の高速化のた
めの専用のローカルバス20を構成するものである。
接続コード25は、入出力制御装置14〜16と磁気デ
ィスクやプリンタ等とを接続するコードである。
ィスクやプリンタ等とを接続するコードである。
(発明が解決しようとする課題)
しかしながら、上述した計算機においては、次のような
問題点があった。
問題点があった。
即ち、上述した計算機においては、接続コード23.2
4及び25の数や種類が多いので、計算機の点検等にお
ける保守性、計算機の機能を拡張する場合等の操作性、
接続コードの接続状態を良好に保つための信頼性等が悪
いという問題があった。また、計算機システムで共通に
使用するシステム共通バス以外の信号の授受をバックボ
ードを介して行なうと、中央処理装置や主記憶装置等の
モジュールをバックボード上に装着する位置が固定され
てしまい、システムの柔軟性が損なわれてしまった。更
に、各モジュール間又は各モジュール内のローカルバス
に接続コード23を使用すると、基板に取付けるコード
接続用のコネクタ23a、23bの物理的条件によって
インクフェースの信号線数に制限が出てしまった。
4及び25の数や種類が多いので、計算機の点検等にお
ける保守性、計算機の機能を拡張する場合等の操作性、
接続コードの接続状態を良好に保つための信頼性等が悪
いという問題があった。また、計算機システムで共通に
使用するシステム共通バス以外の信号の授受をバックボ
ードを介して行なうと、中央処理装置や主記憶装置等の
モジュールをバックボード上に装着する位置が固定され
てしまい、システムの柔軟性が損なわれてしまった。更
に、各モジュール間又は各モジュール内のローカルバス
に接続コード23を使用すると、基板に取付けるコード
接続用のコネクタ23a、23bの物理的条件によって
インクフェースの信号線数に制限が出てしまった。
本発明は以上の点に着目してなされたもので、接続コー
ドが多くなったり、中央処理装置や主記憶装置等のモジ
ュールの装着位置が固定されたり、あるいはコネクタに
よりインタフェースが物理的に制限されることのない計
算機内の信号転送装置を提供することを目的とするもの
である。
ドが多くなったり、中央処理装置や主記憶装置等のモジ
ュールの装着位置が固定されたり、あるいはコネクタに
よりインタフェースが物理的に制限されることのない計
算機内の信号転送装置を提供することを目的とするもの
である。
(課題を解決するための手段)
本発明の計算機内の信号転送装置は、計算機を構成する
各装置を取付けた独立した複数の基板と、当該複数の基
板を着脱自在に配置するバックボードとを備えたものに
おいて、前記複数の基板のうちの1つの基板上から、他
の基板上に光による信号を転送する発光素子と、当該発
光素子の転送する光による信号を前記他の基板上で受信
する受光素子とを設けたことを特徴とするものである。
各装置を取付けた独立した複数の基板と、当該複数の基
板を着脱自在に配置するバックボードとを備えたものに
おいて、前記複数の基板のうちの1つの基板上から、他
の基板上に光による信号を転送する発光素子と、当該発
光素子の転送する光による信号を前記他の基板上で受信
する受光素子とを設けたことを特徴とするものである。
(作用)
上述した装置においては、基板間の信号転送が発光素子
及び受光素子を介して行なわれる。従って、基板間に接
続される接続コードをなくすことができる。この結果、
バックボードからの基板の着脱が容易となり、保守性を
向上できるとともに、信号の転送状態が不良となること
がなく、信・、[:a性を向上できる。また、バックボ
ードに設けるインタフェースも、システム共通バスのみ
に限ることができる。この結果、基板の配置をある程度
出出に行なうことができ、操作性を向上できる。
及び受光素子を介して行なわれる。従って、基板間に接
続される接続コードをなくすことができる。この結果、
バックボードからの基板の着脱が容易となり、保守性を
向上できるとともに、信号の転送状態が不良となること
がなく、信・、[:a性を向上できる。また、バックボ
ードに設けるインタフェースも、システム共通バスのみ
に限ることができる。この結果、基板の配置をある程度
出出に行なうことができ、操作性を向上できる。
(実施例)
第1図は、本発明の計算機内の信号転送装置の実装図で
あり、また、第4図は、第1図の基板lの端面図である
。
あり、また、第4図は、第1図の基板lの端面図である
。
図示の装置は、複数の基板1と、バックボード2と、基
板1上の発光・受光素子配列3及び3′、とから成る。
板1上の発光・受光素子配列3及び3′、とから成る。
複数の基板1は、それぞれ独立したものであり、計算機
を構成する各装置を取付けている。即ち、これらの基板
1上の装置は、中央処理装置、主記憶装置、その他の制
御装置等を構成するもの1′°ある。基板1上の各装置
間の信号の授受は、発光・受光素子配列3及び3′を介
して行なわれる。これらの複数の基板1は、コネクタ部
4によってバックボード1に着脱自在に取付けられる。
を構成する各装置を取付けている。即ち、これらの基板
1上の装置は、中央処理装置、主記憶装置、その他の制
御装置等を構成するもの1′°ある。基板1上の各装置
間の信号の授受は、発光・受光素子配列3及び3′を介
して行なわれる。これらの複数の基板1は、コネクタ部
4によってバックボード1に着脱自在に取付けられる。
バックボード2は、複数の基板1を着脱自在に並列に配
置するものであり、第4図に示すように、基板1のコネ
クタ部4と嵌合するコネクタ(図示省略)を備えている
。このバックボード2には、第2図に示すシステム共通
バス10が設5fられている。
置するものであり、第4図に示すように、基板1のコネ
クタ部4と嵌合するコネクタ(図示省略)を備えている
。このバックボード2には、第2図に示すシステム共通
バス10が設5fられている。
発光・受光素子配列3及び3′は、発光素子ど受光素子
とにより構成されている。これらの発光・受光素子配列
3及び3′は、基板1の表と裏との所定箇所にそれぞれ
設けられている。そl、“C2基板1の表の発光・受光
素子配列3は、これに>(、f向する基板lの裏の発光
・受光素子配列3′ヒ対向する。これらの発行・受光素
子配列3及び3′は、高集積のものにより構成されてい
る。
とにより構成されている。これらの発光・受光素子配列
3及び3′は、基板1の表と裏との所定箇所にそれぞれ
設けられている。そl、“C2基板1の表の発光・受光
素子配列3は、これに>(、f向する基板lの裏の発光
・受光素子配列3′ヒ対向する。これらの発行・受光素
子配列3及び3′は、高集積のものにより構成されてい
る。
これらの発光・受光素子配列3及び3゛は、゛池光素子
と受光素子とがそれぞれ相互に対向′を乙←“]に基板
1に取付けられている。
と受光素子とがそれぞれ相互に対向′を乙←“]に基板
1に取付けられている。
尚、所定の基板1には、外部装置と接続するための接続
コード5がコネクタ5aによって接続される。
コード5がコネクタ5aによって接続される。
第5図は、発光・受光素子配列3及び3′によるインタ
フェースの回路図である。
フェースの回路図である。
図示の回路は、発光素子51と、受光素子52どから成
る。
る。
発光素子51は、発光ダイオード53から成る。この発
光素子51は、駆動信号54により動作し、受光素子5
2に対して光信号を出力する。
光素子51は、駆動信号54により動作し、受光素子5
2に対して光信号を出力する。
受光素子52は、フォトトランジスタ55から成る。こ
の受光素子55は、ベースに光信号を受・“十たとき、
コレクタ電流が流れ、これにより、出力端子56から出
力される信号レベルがハイレベルからロウレベルになる
。
の受光素子55は、ベースに光信号を受・“十たとき、
コレクタ電流が流れ、これにより、出力端子56から出
力される信号レベルがハイレベルからロウレベルになる
。
次に、上述した装置の動作を説明する。
まず、第2図の中央処理装置11は、システムバス10
を介して、例えば、入出力制御装置15の制御により磁
気ディスク18からプログラムを主記憶装置12又は1
3に転送する。中央処理装置11は、ローカルバス2o
を介して、主記憶装置12又は13から逐次命令を読出
して処理を行なう。この場合、ローカルバス2oは、第
1閃に示すように、ハードウェア的には、発光・受、゛
に1素子配列3及び3′によって構成されている。発*
;・受光素子配列3及び3′は、第5図に示−、f’
、、’−:・)に、光により信号を転送するため、第3
図に示すような接続コード23や24等は不要になる。
を介して、例えば、入出力制御装置15の制御により磁
気ディスク18からプログラムを主記憶装置12又は1
3に転送する。中央処理装置11は、ローカルバス2o
を介して、主記憶装置12又は13から逐次命令を読出
して処理を行なう。この場合、ローカルバス2oは、第
1閃に示すように、ハードウェア的には、発光・受、゛
に1素子配列3及び3′によって構成されている。発*
;・受光素子配列3及び3′は、第5図に示−、f’
、、’−:・)に、光により信号を転送するため、第3
図に示すような接続コード23や24等は不要になる。
このため、接続コードの着脱が不要と成るので。
バックボード2からの基板1の着脱が容易ヒなる。
バックボードに設けられるインタフェースダ、ま、第2
図に示すシステム共通バス10のみとなっているため、
中央処理装置や主記憶装置等を搭載した基板1の装着位
置は、図示の位置A−Lの任意の位置に入れ換えること
ができる。従って、計算機の実装が自由になり、システ
ム構成の自粛度が大きくなる。
図に示すシステム共通バス10のみとなっているため、
中央処理装置や主記憶装置等を搭載した基板1の装着位
置は、図示の位置A−Lの任意の位置に入れ換えること
ができる。従って、計算機の実装が自由になり、システ
ム構成の自粛度が大きくなる。
(発明の効果)
以上説明したように、本発明の計算機内の信号転送装置
は、発光素子及び受光素子を使って光信号により信号の
転送を行なうようにしたので、次のような効果がある。
は、発光素子及び受光素子を使って光信号により信号の
転送を行なうようにしたので、次のような効果がある。
即ち、計算機の点検等における保守性の向上、計算機の
機能を拡張する場合等の操作性向上、各装置間の接続状
態を良好に保つための信頼性の向上等を図ることができ
る。
機能を拡張する場合等の操作性向上、各装置間の接続状
態を良好に保つための信頼性の向上等を図ることができ
る。
また、計算機システムで共通に使用するシステム共通バ
スのみの信号の授受をバックボードを介して行なうこと
により、中央処理装置や主記憶装置等のモジュールをバ
ックボード上に装着する位像が固定されず、システムの
構成の柔軟性をもたパ・・オことができる。
スのみの信号の授受をバックボードを介して行なうこと
により、中央処理装置や主記憶装置等のモジュールをバ
ックボード上に装着する位像が固定されず、システムの
構成の柔軟性をもたパ・・オことができる。
史に、発光素子や受光素子の配列は、高集積(J、”、
、’) ufFa列とできるため、各モジュール間又は
各モジュ−ル間のローカルバスのインタフェースの信1
線を増やすことができる。即ち、インタフェース0)物
理的条件の制約を緩和することができる。
、’) ufFa列とできるため、各モジュール間又は
各モジュ−ル間のローカルバスのインタフェースの信1
線を増やすことができる。即ち、インタフェース0)物
理的条件の制約を緩和することができる。
第1図は本発明に係る計算機の実装図、第2図は計算機
のシステムの構成を示すブロック図、第3図は従来の計
算機の実装図、第4図は第1図の基板の端面図、第5図
は第1図の発光・受光素子配列を用いたインタフェース
の回路図である。 1・・・基板、2・・・バックボード、3.3′・・・
発光・受光素子配列、 4・・・コネクタ部、51・・・発光素子、52・・・
受光素子。 A B C−−−−−I J K L基板つ
塙面圓 第4図 +5V +5V 従来の計算機り実装図 第3図 メングクエース回刃q8 1!5閣 57−
のシステムの構成を示すブロック図、第3図は従来の計
算機の実装図、第4図は第1図の基板の端面図、第5図
は第1図の発光・受光素子配列を用いたインタフェース
の回路図である。 1・・・基板、2・・・バックボード、3.3′・・・
発光・受光素子配列、 4・・・コネクタ部、51・・・発光素子、52・・・
受光素子。 A B C−−−−−I J K L基板つ
塙面圓 第4図 +5V +5V 従来の計算機り実装図 第3図 メングクエース回刃q8 1!5閣 57−
Claims (1)
- 【特許請求の範囲】 計算機を構成する各装置を取付けた独立した複数の基板
と、 当該複数の基板を着脱自在に配置するバックボードとを
備えたものにおいて、 前記複数の基板のうちの1つの基板上から、他の基板上
に光による信号を転送する発光素子と、当該発光素子の
転送する光による信号を前記他の基板上で受信する受光
素子とを設けたことを特徴とする計算機内の信号転送装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20391889A JPH0368009A (ja) | 1989-08-08 | 1989-08-08 | 計算機内の信号転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20391889A JPH0368009A (ja) | 1989-08-08 | 1989-08-08 | 計算機内の信号転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0368009A true JPH0368009A (ja) | 1991-03-25 |
Family
ID=16481849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20391889A Pending JPH0368009A (ja) | 1989-08-08 | 1989-08-08 | 計算機内の信号転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0368009A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8683290B2 (en) | 2009-11-16 | 2014-03-25 | Sony Corporation | Save area for retaining corrected data |
-
1989
- 1989-08-08 JP JP20391889A patent/JPH0368009A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8683290B2 (en) | 2009-11-16 | 2014-03-25 | Sony Corporation | Save area for retaining corrected data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6629181B1 (en) | Incremental bus structure for modular electronic equipment | |
| US6351375B1 (en) | Dual-purpose backplane design for multiple types of hard disks | |
| US7791890B2 (en) | Computer system | |
| US7028125B2 (en) | Hot-pluggable peripheral input device coupling system | |
| US6970352B2 (en) | Disk drive backplane capable of supporting multiple disk drive carrier designs | |
| US6477603B1 (en) | Multiple PCI adapters within single PCI slot on an matax planar | |
| US20140189168A1 (en) | Hard disk drive module having indicating device | |
| KR101489033B1 (ko) | 가변 구성 가능한 컴퓨터 버스 | |
| US6301509B1 (en) | Programmable logic control system | |
| US20190320547A1 (en) | Rack mount case storage system separably coupled to body | |
| TW201443890A (zh) | 硬碟背板以及具有該硬碟背板的伺服器系統 | |
| US7623356B2 (en) | System and method to conjoin blade modules | |
| US20060104289A1 (en) | Multiplexed computer peripheral connection switching interface | |
| JP2003050751A5 (ja) | ||
| US20220350753A1 (en) | System and method for providing compression attached memory module offset stacking | |
| US20240201758A1 (en) | Expansion board and mainframe apparatus | |
| JP3375180B2 (ja) | 集積回路チップ実装構造 | |
| US11585835B2 (en) | System of determining the sequence and positioning of pluggable modules | |
| US7269672B2 (en) | Bus system design method, bus system, and device unit | |
| JPS6388770A (ja) | 入出力ユニツトの端子台 | |
| JPH0438530Y2 (ja) | ||
| US7590776B1 (en) | Data storage techniques utilizing host-side multiplexers | |
| KR950010183B1 (ko) | 다기능 멀티 커넥터 | |
| JP5561532B2 (ja) | 二重化用ユニット | |
| JP2688300B2 (ja) | 二重化回路装置 |