JPH0368351B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、デジタル・アナログ（Ｄ／Ａ）変換
器、デジタル処理機器、或いはアナログ処理機器
等の被測定システム或いは被測定機器の周波数領
域特性を測定する方法に関する。

マイクロプロセツサの発達に伴ない、デジタル
技術がエレクトロニクス分野で盛んに用いられ、
最近では、デジタル機器だけでなくアナログ機器
においても、デジタル技術が利用されるようにな
つてきている。Ｄ／Ａ変換器は、アナログ機器に
おいてデジタル信号を処理するのに使用される。
ところで、電子機器の性能を検査し維持するため
には、機器の電子的特性を測定する必要があり、
測定すべき重要な電子的特性の一つに、周波数領
域（周波数及び位相）応答がある。アナログ機器
の周波数領域特性の測定には、掃引周波数正弦波
テスト信号を用いれば便利である。しかし、この
テスト信号はアナログ信号なので、デジタル機器
に直接応用することはできない。更に、Ｄ／Ａ変
換器の周波数応答は、Ｄ／Ａ変換器に印加するク
ロツク周波数を変化させれば測定できるが、位相
応答はクロツク周波数を変化させても測定できな
い。

したがつて、本発明の目的は、被測定電子シス
テム或いは被測定電子機器にデジタル信号を印加
し、その電子機器の周波数領域特性を測定する方
法を提供することである。

本発明の他の目的は、入力段としてＤ／Ａ変換
器を有するアナログ電子機器の周波数領域特性を
測定する方法を提供することである。

本発明の更に他の目的は、Ｄ／Ａ変換器の位相
応答を測定する方法を提供することである。

本発明の更に他の目的は、標準Ｄ／Ａ変換器を
有するアナログ電子機器の周波数領域特性を測定
する方法を提供することである。

以下、添付の図面を参照して本発明の好適実施
例を説明する。

第１図は、本発明の第１実施例を説明するため
のブロツク図である。第１図において、デジタル
掃引発生器２０は、記憶回路に記憶されている余
弦波データ（余弦表）余弦表のアドレス（番地）
に対応するアドレス信号値を増加させるアドレス
発生器、及び１サイクル（周期）の余弦データを
記憶する記憶回路（ROM（リード・オンリ・メ
モリ）等）を有し、余弦表を用い、掃引周波数余
弦（或いは正弦）波テスト信号を表す連続デジタ
ル信号を出力する。デジタル掃引発生器２０の構
成の詳細は、第５図乃至第９図を参照して後述す
る。デジタル掃引発生器２０からのデジタル信号
は、例えば、14.3MHzの10ビツト・データであ
り、被測定システム２２に印加される。被測定シ
ステム２２は、例えば、Ｄ／Ａ変換器そのもの、
或いはＤ／Ａ変換器２４を出力段に有するデジタ
ル処理システム、又はＤ／Ａ変換器２４を入力段
に有するアナログ処理システム等である。被測定
システム２２は、デジタル掃引発生器２０からの
デジタル信号をアナログ信号に変換するか、又
は、デジタル・モードで処理した後、Ｄ／Ａ変換
器２４でアナログ信号に変換して出力するか、或
いは、先ずＤ／Ａ変換器２４によりアナログ信号
に変換してアナログ・モードで処理し、アナログ
信号として出力する。被測定システム２２からの
アナログ信号は、ピーク・ピーク（Ｐ−Ｐ）値を
検出するＰ−Ｐ検知器／増幅器２６に印加され
る。Ｐ−Ｐ検知器／増幅器２６は、第１０図乃至
第１５図を参照して後で詳細に説明する。Ｐ−Ｐ
検知器／増幅器２６からの出力レベルは、包絡線
（エンベロープ）補正係数を決定するのに用いら
れ、例えばオシロスコープ２８の垂直軸に印加さ
れる。第２図は、オシロスコープ２８の陰極線管
（CRT）の表示画面（スクリーン）上に表示され
る一例を示し、水平軸及び垂直軸は、夫々被測定
システム２２の出力の周波数及び利得を表してい
る。このように、本発明によれば、被測定システ
ム２２にデジタル・テスト信号を印加し、アナロ
グ・デジタル（Ａ／Ｄ）変換器を用いないで周波
数領域特性を測定できるので、被測定システム２
２の正確な動作特性或いは評価を得ることができ
る。

第３図及び第４図は、夫々本発明の第２及び第
３実施例を説明するためのブロツク図である。こ
れらの実施例は、第１実施例（第１図）に類似し
ているので、第１図に示したブロツクに対応する
ブロツクには同一番号を付し、説明を簡単にする
ため、相違部分についてのみ説明する。第３図に
おいて、高性能の標準Ｄ／Ａ変換器３０は、デジ
タル掃引発生器２０からのデジタル信号を、掃引
周波数正弦波アナログ信号に変換し、アナログ被
測定システム３２に印加する。被測定システム３
２からのアナログ信号は、被測定システム３２の
周波数領域特性を得るために、Ｐ−Ｐ検知器／増
幅器２６に印加される。第３図の実施例では、デ
ジタル掃引発生器２０は、掃引周波数正弦波アナ
ログ信号の周波数情報を表すマーカ信号をライン
３４に出力する。マーカ信号は、Ｐ−Ｐ検知器／
増幅器２６からの出力信号と同時にオシロスコー
プ２８の表示画面に表示される。このように、本
発明では、掃引周波数正弦波信号を発生するのに
アナログ回路を使用していないので、正弦波信号
は非常に正確である。尚、Ｄ／Ａ変換器３０は、
第１図で説明したと同様に試験される。

テスト信号源（デジタル掃引発生器２０及び
Ｄ／Ａ変換器３０）の周波数応答誤差が、被測定
システム３２の予想誤差に比較して大きければ、
第４図に示す本発明の差動モードが好適である。
第４図は、第３図のブロツクに、Ｐ−Ｐ検知器／
増幅器２６（第１図及び第３図参照）と同じ特性
を有するＰ−Ｐ検知器／増幅器３６及び差動増幅
器３８を加えたものである。第４図において、被
測定システム３２の利得が正確に１であれば、テ
スト信号発生器の周波数応答の誤差は、差動増幅
器３８の共通モード相殺機能により相殺される。
尚、Ｐ−Ｐ検知器／増幅器２６及び３６の出力
は、直流或いは低周波信号であり、差動増幅器３
８の周波数応答は周波数領域特性測定には影響し
ないことに留意されたい。被測定システム３２の
周波数応答即ち利得（Av）は、周波数変化に従
つて変化し、AvとＤ／Ａ変換器３０の出力電圧
（Vs）及び差動増幅器３８の出力電圧（Vo）の
関係は次式で表される。

Vs×Av−Vs＝Vo したがつて、例えば、Vsの周波数応答誤差が
0.5％、被測定システム３２の周波数応答誤差が
2.0％の場合、検出される誤差（理想的には2.0％
以下）は、実際には 0.995×0.98−0.995＝−0.0199（−1.99％） である。この例では、0.5％のテスト信号発生器
の誤差は、2.0％−1.99％、即ち0.01％だけであ
る。このように、テスト信号の周波数応答誤差は
相殺される。

第５図は、デジタル掃引発生器２０の基本的な
ブロツク図である。第５図において、デジタル・
データ発生器４０は、計数器、記憶回路、或いは
サム・ホイール・スイツチであり、デジタル・デ
ータ発生器４０からのデジタルデータはラツチ回
路４２でラツチされる。デジタル加算器４４（例
えば、74LS283型のIC（集積回路））は、ラツチ回
路４２及び４６からのデジタル・データを加算
し、加算器４４の出力はラツチ回路４６でラツチ
される。ラツチ回路４６の出力データは、記憶回
路４８のアドレス端子に印加され、記憶回路４８
は、余弦波形（余弦表）等のアナログ波形を表す
デジタル・データを記憶する。記憶回路４８は、
ROM、PROM（プログラマブルROM）、
EPROM（イレイザブルPROM）、EEPROM（エ
レクトリカリ（electric ally）EPROM）の何れ
でもよい。記憶回路４８のデータ出力は、ラツチ
５０を介して緩衝器５２に印加される。ラツチ回
路４２，４６，５０は、例えば、74LS162、
74LS374、74LS377型等のICであり、これらの素
子のクロツク端子にはクロツク発生器５４からク
ロツク信号が加えられる。クロツク周波数は、例
えば、14.3MHzである、ラツチ回路４６のリセツ
ト端子Ｒは、スイツチ５６を介し、同期信号が印
加される端子５８或いは正電圧源＋に選択的に接
続している。緩衝器５２の出力は、記憶回路４８
の内容によつて決まるアナログ波形を表すデジタ
ル・データであるが、緩衝器５２の出力データは
Ｄ／Ａ変換器３０に印加され、Ｄ／Ａ変換器３０
からアナログ波形が取り出される。

第６図は、第５図の回路の動作を説明するため
の波形図である。波形Ａは余弦波形、波形Ｂはク
ロツク・パルス（サンプリング・パルス）であ
る。波形Ａ上に示した×印はサンプリング点であ
り、D0〜D15は、余弦波形Ａのサンプリング点
のアナログ・レベルを表すデジタル・データ（例
えば、10ビツト）である。余弦波形ＡのＰ−Ｐ値
は、デジタル・、データでは最大「1111111111」
で表すことができる。第６図では、説明を簡単に
するため、余弦波形Ａの１周期のサンプリング点
を16個としているが、実際の装置或いはシステム
では、例えば256個のサンプリング点を設ける。
デジタル・データD0〜D15は、第７図に示すよ
うに、記憶回路４８の所定アドレスの記憶領域に
記憶される。第７図の左側の数字は記憶回路４８
のアドレスを示し、四角の中の符号はデジタル・
データを示す。尚、パルスＢの周波数は、クロツ
ク発生器５４から出力するクロツクの周波数に等
しい。

今、デジタル・データ発生器４０が連続してデ
ジタル・データ「01」（10進数）を出力し且つラ
ツチ回路４６の内容が「00」と仮定すると、ラツ
チ回路４２及び４６は夫々第１クロツクにより
「01」及び「00」をラツチする。同時に、記憶回
路４８はそのアドレス端子でラツチ回路４６から
のデータ「00」を受け、データ端子からデータ
D0を出力する。加算器４４は、クロツクと同期
しないで、ラツチ回路４２及び４６からのデータ
を加算しその値を出力するので、加算器４４は第
１クロツク後、データ「01」を出力する。次に、
第２クロツクに応答し、ラツチ回路４６は加算器
４４からのデータ「01」を記憶し、ラツチ回路５
０は記憶回路４８からのデータD0を記憶する。
第２クロツク後、記憶回路４８はそのアドレス端
子でデータ「01」を受け、データ端子からデータ
D1を出力し、加算器４４はデータ「02」を出力
する。尚、ラツチ回路４２の内容は、デジタル・
データ発生器４０が常時「01」（10進数）を出力
しているので、変化しないことに留意されたい。
次に、第３クロツクが出力されると、ラツチ回路
４６及び５０は、夫々データ「02」及びD1をラ
ツチする。第３クロツク後、加算器４４及び記憶
回路４８は、夫々データ「03」及びD2を出力す
る。以後、上述の動作が繰り返えされ、連続した
デジタル・データが出力する。ラツチ回路４６の
内容が１周期の最後のデータ「15」（10進数）と
なると、加算器４４はデータ「00」を出力して最
初の状態に戻る。緩衝器５２からの一連のデータ
を第６図のＣに示し、Ｄ／Ａ変換器３０から出力
されるアナログ波形を第６図のＡに示す。アナロ
グ波形の周波数及び振幅は、夫々クロツク周波数
及びＤ／Ａ変換器３０の基準電圧に従つて決定さ
れる。

次に、デジタル・データ発生器４０の出力が連
続してデータ「02」（10進数）を出力していると
仮定すると、ラツチ回路４２は第１クロツクのサ
イクルでデータ「02」を記憶し、加算器４４及び
記憶回路４８は夫々データ「02」及びD0を出力
する。第２クロツクのサイクルになると、ラツチ
回路４６及び５０は夫々データ「02」及びD0を
ラツチする。第２クロツク後、加算器４４及び記
憶回路４８は夫々データ「04」及びD2を出力す
る。緩衝器５２からの一連のデータを第６図のＤ
に示し、Ｄ／Ａ変換器３０からのアナログ波形を
第６図のＥに示す。次に、デジタル・データ発生
器４０がデータ「03」（10進数）を出力すると、
緩衝器５２からの出力データは、『D0、D3、D6、
D9、D12、D15、D2、D5…』の順になる。尚、
加算器４４、ラツチ回路４２及び４６は記憶回路
４８に対してアドレス発生器として動作する。

以上の説明から分るように、緩衝器５２からの
デジタル・データの周波数は、一定で且つクロツ
ク周波数のみによつて決定されるが、Ｄ／Ａ変換
器３０からのアナログ波形の周波数はクロツク周
波数及びデジタル・データ発生器４０の動作設定
の両方によつて決まる。このように、アナログ波
形の周波数を変更するために、Ｄ／Ａ変換器３０
のクロツク周波数を変化させる必要がないので、
被測定システムの電気的特性を変える必要がな
い。第５図に示したデジタル掃引発生器２０は、
アナログ回路を使用しないで、デジタル回路のみ
を用いているので、緩衝器５２からのデジタル・
データは高品質であり、アナログ波形の品質は
Ｄ／Ａ変換器３０の特性にのみ関係する。スイツ
チ５６を、同期信号が印加されている端子５８側
に切り変えると、ラツチ回路４６は同期信号が印
加される毎にリセツトされる。即ち、緩衝器５２
からのデジタル・データは、外部同期信号に同期
する。掃引周波数アナログ波形は、デジタル・デ
ータ発生器４０の出力データを変化させることに
よつて取り出すことができる。

第８図は、デジタル掃引発生器２０の詳細なブ
ロツク図であり、特にデジタル・データ発生器４
０を詳細に示している。減数（カウント・ダウ
ン）回路６０はスイツチ６４を介し、クロツク発
生器５４或いは外部信号端子６２に選択的に接続
する。計数器６６は減数回路６０の出力を計数
し、アドレスデータをラツチ回路６８に印加す
る。ラツチ回路６８は、クロツクに同期し、その
出力を記憶回路（掃引記憶回路）７０のアドレス
端及びマーカ／リセツト回路７２に印加する。記
憶回路７０は、ROM、PROM、EPROM、
EEPROMの何れでもよく、掃引速度及び直線性
に関する情報を記憶する。マーカ／リセツト回路
７２は、ラツチ回路６８からのデータに従い、周
波数マーカ及びリセツト信号を夫々端子７４及び
７６から出力する。Ａ／Ｄ変換器７８は、ポテン
シヨメータ８０からのアナログ電圧をデジタル・
データに変換する。記憶回路７０及びＡ／Ｄ変換
器７８の出力は、ラツチ回路４２に印加される。
スイツチ８２は、記憶回路７０のチツプ選択端子
CS及びＡ／Ｄ変換器７８のイネーブル端子ENを
選択的に接地する。これらのブロツク及び素子６
０乃至８２は、第５図のデジタル・データ発生器
４０を構成し、他のブロツクは第５図の他のブロ
ツクと同一である。

スイツチ８２がＡ／Ｄ変換器７８を選択する
と、記憶回路７０は不動作状態となり、Ａ／Ｄ変
換器７８が動作状態となる。この場合、ラツチ回
路４２はＡ／Ｄ変換器７８のみからデータを受
け、Ｄ／Ａ変換器３０からのアナログ波形の周波
数はポテンシヨメータ８０によつて制御される
（手動制御モード）。

一方、スイツチ８２が記憶回路７０を選択する
と、ラツチ回路４２は記憶回路７０のみからデー
タを受ける。記憶回路７０の内容が直線掃引情報
であれば、第９図に示すように、周波数が直線状
に変化する余弦（正弦）波形がＤ／Ａ変換器３０
から得られる。第９図において、パルスＢは減数
回路６０の出力であり、計数器６６はパルスＢを
計数してアドレス・データ（第９図のＤ）を出力
する。アドレス・データＤは、クロツク毎にラツ
チ回路６８でラツチされ、記憶回路７０の番地付
を行う。例えば、アドレス・データＤが時点t0で
「00」とすると、記憶回路７０はデータ「01」（10
進数）を出力し、Ｄ／Ａ変換器３０は低周波の正
弦波形を出力する。データＤが時点t1で「01」に
なると、記憶回路７０からのデータは「02」（10
進数）となり、正弦波周波数は上の場合に比べて
高くなる。このように、データＤを直線状（連続
的）に高くしていくと、Ｄ／Ａ変換器３０から得
られる掃引周波数正弦波は、第９図のＣに示すよ
うになる。第９図のＡは、記憶回路７０の内容、
即ち記憶回路７０の出力データを示す。

記憶回路７０に記憶されている直線性の情報
が、第１０図のＡに示すように直線状でなけれ
ば、Ｄ／Ａ変換器３０の出力は周波数変化が連続
していない正弦波となる（第１０図のＣ）。スイ
ツチ６４のスイツチ位置を端子６２側に選択する
と、周波数の変化時間は、端子６２に印加される
外部信号に同期する。この場合、波数回路６０を
省略し、外部信号を直接計数器６６に印加するよ
うにしてもよい。しかし、外部信号の周波数は、
クロツク発生器５４からのクロツク周波数よりも
充分に低いことが条件である。

マーカ／リセツト回路７２が、ラツチ回路６８
の内容が変化した時点、即ち、周波数変化の時点
を検知すると、マーカ信号が端子７４に発生す
る。更に、マーカ／リセツト回路７２は、計数器
６６からのアドレス・データの１周期が終了した
ことを検知し、リセツト信号を端子７６から出力
する。これらのマーカ信号及びリセツト信号を、
夫々、オシロスコープ２８（第１図、第３図及び
第４図）の垂直入力端子及びトリガ端子に印加す
ると便利である。尚、ラツチ回路４２，４６，５
０及び６８を設けた理由は、夫々のブロツクの伝
搬遅延による誤差を防止するためである。アナロ
グ波形及び掃引速度／直線性を変化させるために
は、記憶回路４８及び７０の内容を変えればよ
い。掃引速度及び直線性が、第９図に示すようで
あれば、計数器６６からの出力は直接ラツチ回路
４２に印加してもよい。

第１１図は、Ｐ−Ｐ検知器／増幅器２６及び３
６の詳細なブロツク図である。第１１図におい
て、被測定システム（図示せず）からのアナログ
信号は、端子９０を介してＰ−Ｐ検出器９２に印
加される。尚、Ｐ−Ｐ検出器９２は、第１２図に
示した従来の検知器である。第１２図において、
抵抗器９４は端子９６とアース間に接続し、抵抗
抗器９８、コンデンサ１００、ダイオード１０
２、出力抵抗器１０４から成る直列回路が、端子
９６及び１０６の間に接続している。コンデンサ
１００とダイオード１０２の中点はダイオード１
０８を介して接地され、ダイオード１０２と抵抗
器１０４の中点はコンデンサ１１０を介して接地
している。コンデンサ１１０と並列接続したツエ
ナーダイオド１１２及び１１４は回路保護用であ
る。

第１１図において、Ｐ−Ｐ検出器９２の出力は
入力増幅器１１６の非反転入力端に印加され、入
力増幅器１１６の反転入力端にはオフセツト増幅
器１１８の出力が印加される。オフセツト増幅器
１１８の非反転及び反転入力端は夫々ポテンシヨ
メータ１２０及び可変抵抗器１２２に接続し、ポ
テンシヨメータ１２０及び可変抵抗器１２２は、
夫々小信号オフセツト制御器及び大信号オフセツ
ト制御器として動作する。レベル制御器として動
作するポテンシヨメータ１２４は、緩衝増幅器１
２６を介し、直流電圧を可変抵抗器１２２とポテ
ンシヨメータ１２８（１２８は大信号利得制御器
として動作する）の中点に印加する。可変利得増
幅器１３０（破線で囲つた部分）は、差動増幅器
１３２及び乗算器１３６を有する。差動増幅器１
３２は、ポテンシヨメータ１２８及び１３４（１
３４は小信号利得制御器として動作する）の夫々
の摺動タツプから電圧を受け、一方、乗算器１３
６は、入力増幅器１１６の出力を差動増幅器１３
２からの出力で乗算し、出力増幅器１３８の出力
レベルの利得を制御する。可変利得増幅器１３０
からのプツシユ・プル出力は、出力増幅器１３８
を介して出力端子１４０から出力される。レベル
表示器１４２は入力増幅器１１６の出力レベルを
表示する。Ｐ−Ｐ検知器／増幅器２６の増幅段
は、増幅器１１６，１１８，１２６，１３０，１
３８から構成される。

Ｐ−Ｐ検出器９２の出力は、端子９０の交流入
力電圧信号Vinの包絡線に相当する直流出力電圧
Voutである。理想的な検出器の入出力電圧の関
係は、第１３図に示すように、Vout／Vin＝１
であるが、実際には、Ｐ−Ｐ検出器９２のダイオ
ード１０２及び１０８のターン・オン電圧及び動
作インピーダンスのために、Ｐ−Ｐ検出器９２の
直流出力レベルは利得誤差を有し、この利得誤差
は、第１４図に示すように、信号レベルの関数で
ある。尚、動作利得誤差及び直流オフセツトは、
Ｐ−Ｐ検知器／増幅器２６の増幅段で補正され
る。Ｐ−Ｐ検出器９２の出力は直流レベルなの
で、利得誤差は、動作点即ち直流出力レベルで補
正すれば充分である。

Ｐ−Ｐ検出器９２の利得誤差を補正するため
に、直流オフセツトを最適値に調整した際に動作
利得も同時に最適値に調整できるように、ポテン
シヨメータ１２０、可変抵抗器１２２、ポテンシ
ヨメータ１２８，１３４を予め適正値に設定す
る。ポテンシヨメータ１２４の出力電圧は小信号
に対して零なので、可変抵抗器１２２は小信号に
対して影響を有しない。したがつて、可変抵抗器
１２２を調節すれば以前にポテンシヨメータ１２
０を調整すれば、両者間の相互調節は必要ない。
Ｐ−Ｐ検出器９２のVin−Vout（入出力電圧）特
性は、第１４図に示すように、湾曲部を有しその
部分の勾配は１以下なので、ポテンシヨメータ１
２４を用いて湾曲部分をオフセツトし、所定の動
作点（第１４，１５，１６図において丸印で示
す）を、第１５図に示すように、零直流点に移動
させる。Ｐ−Ｐ検出器／増幅器２６（３６）は、
相対的な周波数応答測定（絶対値測定ではない）
を目的としていることに留意されたい。次に、ポ
テンシヨメータ１２４の上述の調整により、第１
６図に示すように、特性曲線の湾曲部分を移動さ
せ、所望の動作点が、１：１の勾配にくるように
するための利得補正を可変利得増幅器１３０に指
示する。よつて、第１４図の特性は、ポテンシヨ
メータ１２４のみの調整により第１６図のように
補正される。このようにして、動作点に関する利
得誤差補正を完成する。レベル表示器１４２は、
零電圧を含む小レベル・レンジを検出するウイン
ド比較器を有するので、ポテンシヨメータ１２４
の調節は容易である。したがつて、被測定システ
ム（図示せず）の周波数領域特性は、Ｐ−Ｐ検知
器／増幅器２６（３６）及びデジタル掃引発生器
２０を用いて正確に測定できる。

第１７図は、第１１図に示したＰ−Ｐ検知器／
増幅器２６（３６）の増幅段の詳細な回路図であ
る。入力増幅器１１６、オフセツト増幅器１１
８、緩衝増幅器１２６、出力増幅器１３８は、例
えばLM308型のICであり、可変利得増幅器１３
０は、例えばMC1495型のICである。入力増幅器
１１６の出力は、ダイオード接続したトランジス
タ１５２を介し、上限レベル比較器１５４及び下
限レベル比較器１５６（これらは、例えば1485型
のIC）の非反転入力端に印加される。上限レベ
ル比較器１５４及び下限レベル比較器１５６の反
転入力端は、夫々、抵抗器１５８〜１６８及びダ
イオード接続したトランジスタ１７０から成る分
圧器から、上限及び下限電圧を受ける。トランジ
スタ１５２及び１７０は温度補償用である。入力
増幅器１１６の直流出力レベルが上限レベルより
も高ければ、上限レベル比較器１５４及び下限レ
ベル比較器１５６の出力は、夫々「高」「低」と
なり、３個のLED（発光ダイオード）１７２（赤
色）、１７４（緑色）、１７６（赤色）の内、
LED１７２のみが動作して赤色を発する。入力
増幅器１１６の出力レベルが下限レベルよりも低
ければ、上限レベル比較器１５４及び下限レベル
比較器１５６の出力は共に「低」となり、LED
１７６のみが動作して赤色を発する。一方、入力
増幅器１１６の出力レベルが上限及び下限レベル
の間にあれば、上限レベル比較器１５４及び下限
レベル比較器１５６の出力は夫々「高」及び
「低」となり、LED１７４のみが動作して緑色を
発する。したがつて、操作者は、LED１７２，
１７４，１７６の動作を観察することにより、ポ
テンシヨメータ１２４を適正値に調整することが
できる。

本発明の周波数領域特性の測定方法では、デジ
タル・アナログ変換器を有し、アナログ信号を出
力する被測定システムに掃引周波数信号に対応す
るデジタル信号を供給し、出力アナログ信号のピ
ーク・ピーク値を検出して、被測定システムの出
力信号の包絡線を表示するようにしたことによ
り、デジタル・アナログ変換器を有する被測定シ
ステムの周波数領域特性を視覚的に容易に測定で
きる。

以上、本発明の好適実施例について説明した
が、当業者は本発明の要旨を逸脱することなく
種々の変形・変更を行うことは容易である。例え
ば、Ｐ−Ｐ検知器／増幅器２６或いは差動増幅器
３８の出力を、オシロスコープに印加する代りに
デジタル電圧計に印加するようにしてもよい。

【図面の簡単な説明】

第１図、第３図及び第４図は、夫々本発明の好
適実施例を説明するためのブロツク図、第２図
は、第１図、第３図及び第４図のオシロスコープ
に表示される表示例を示す図、第５図は本発明の
説明に用いたデジタル掃引発生器の簡単なブロツ
ク図、第６図及び第７図は、夫々第５図のブロツ
クの動作を説明するための波形図及び記憶回路の
内容等を模型的に示した図、第８図はデジタル掃
引発生器の詳細なブロツク図、第９図及び第１０
図は、第８図のブロツクの動作を説明するための
波形図及びデータを示す図、第１１図は本発明の
説明に用いたＰ−Ｐ検出器／増幅器のブロツク
図、第１２図は第１１図のブロツクの動作を説明
するためのＰ−Ｐ検出器の回路図、第１３図乃至
第１６図は、夫々本発明を説明するための入出力
電圧特性図、第１７図は第１１図に用いた増幅器
の回路図である。 ２０：デジタル掃引発生器、２２，３２：被測
定システム、２６，３６：Ｐ−Ｐ検出器／増幅
器、２８：オシロスコープ、３０：Ｄ／Ａ変換
器。

Claims (1)

【特許請求の範囲】
1. １ デジタル・アナログ変換器を有し、アナログ
   信号を出力する被測定システムに、掃引周波数信
   号に対応するデジタル信号を供給し、上記被測定
   システムが出力する上記アナログ信号のピーク・
   ピーク値を検出し、該ピーク・ピーク値により上
   記被測定システムの出力信号の包絡線を周波数軸
   に対して表示して、上記被測定システムの周波数
   領域特性を測定することを特徴とする周波数領域
   特性の測定方法。