JPH0370275A - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JPH0370275A JPH0370275A JP20468489A JP20468489A JPH0370275A JP H0370275 A JPH0370275 A JP H0370275A JP 20468489 A JP20468489 A JP 20468489A JP 20468489 A JP20468489 A JP 20468489A JP H0370275 A JPH0370275 A JP H0370275A
- Authority
- JP
- Japan
- Prior art keywords
- video
- video signal
- circuit
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は映像表示装置に係り、特に複数の映像を重畳し
て表示する映像表示装置に関する。
て表示する映像表示装置に関する。
従来、複数の映像信号源から出力される映像信号を、Ｃ
ＲＴ等のモニタ受像機の同一画面上に重畳して表示する
ことが、例えば特開昭５４−４００９１号公報に示され
る如く行われていた。
ＲＴ等のモニタ受像機の同一画面上に重畳して表示する
ことが、例えば特開昭５４−４００９１号公報に示され
る如く行われていた。
この場合、夫々の映像信号源よりの出力映像信号のタイ
ミングがずれていると、モニタ受像機で扱う複数の映像
信号の同期が乱れ、映像の重畳が良好には行われず、最
悪の場合には重畳された映像信号の垂直同期信号や水平
同期信号が乱れたものとなり、映像の表示ができなくな
る欠点があった。
ミングがずれていると、モニタ受像機で扱う複数の映像
信号の同期が乱れ、映像の重畳が良好には行われず、最
悪の場合には重畳された映像信号の垂直同期信号や水平
同期信号が乱れたものとなり、映像の表示ができなくな
る欠点があった。
本発明は斯る点に鑑み、簡単な構成で複数の映像の重畳
が良好に行える映像表示装置を提供することを目的とす
る。
が良好に行える映像表示装置を提供することを目的とす
る。
上記目的は、第１の映像信号源の出力映像信号と第２の
映像信号源の出力映像信号との位相差を検出する同期検
出回路を設け、この同期検出回路の検出信号に基づいて
第１又は第２の映像信号源の映像信号出力タイミングを
制御することで、達成される。
映像信号源の出力映像信号との位相差を検出する同期検
出回路を設け、この同期検出回路の検出信号に基づいて
第１又は第２の映像信号源の映像信号出力タイミングを
制御することで、達成される。
斯る構成によると、一方の映像信号源の映像信号出力タ
イミングに合わせて、他方の映像信号源の映像信号出力
タイミングが制御され、双方の映像信号出力タイミング
が一致するようになり、両出力映像信号を重畳しても同
期孔れが発生しない。
イミングに合わせて、他方の映像信号源の映像信号出力
タイミングが制御され、双方の映像信号出力タイミング
が一致するようになり、両出力映像信号を重畳しても同
期孔れが発生しない。
以下、本発明の一実施例を添付図面を参照して説明する
。
。
第１図は、本発明の一実施例に係る映像表示装置を示す
構成図である。この第１図において、１は第１の映像信
号発生器を示し、この第１の映像信号発生器１は基準ク
ロック信号発生回路２とＣＲＴ制御回路３と映像信号出
力回路４とを備える。
構成図である。この第１図において、１は第１の映像信
号発生器を示し、この第１の映像信号発生器１は基準ク
ロック信号発生回路２とＣＲＴ制御回路３と映像信号出
力回路４とを備える。
そして、基準クロック信号発生回路２が出力する基準ク
ロック信号に基づいて、ＣＲＴ制御回路３が映像信号作
成用の同期信号を作威し、この同期信号を映像信号出力
回路４に供給し、この同期信号に同期した映像信号を映
像信号出力回路４が出力する。また、ＣＲＴ制御回路３
が出力する同期信号を、後述する同期検出回路９のブリ
ップフロップ回路１０及びＣＲＴモニタ１３に供給する
。
ロック信号に基づいて、ＣＲＴ制御回路３が映像信号作
成用の同期信号を作威し、この同期信号を映像信号出力
回路４に供給し、この同期信号に同期した映像信号を映
像信号出力回路４が出力する。また、ＣＲＴ制御回路３
が出力する同期信号を、後述する同期検出回路９のブリ
ップフロップ回路１０及びＣＲＴモニタ１３に供給する
。
また、図中５は第２の映像信号発生器を示し、この第２
の映像信号発生器５は基準クロック信号発生回路６とＣ
ＲＴ制御回路７と映像信号出力回路８とを備える。そし
て、基準クロック信号発生回路６が出力する基準クロッ
ク信号を、同期検出回路９の論理積回路１１の一方の入
力端子に供給し、この論理積回路１１の論理積出力をＣ
ＲＴ制御回路７に供給する。
の映像信号発生器５は基準クロック信号発生回路６とＣ
ＲＴ制御回路７と映像信号出力回路８とを備える。そし
て、基準クロック信号発生回路６が出力する基準クロッ
ク信号を、同期検出回路９の論理積回路１１の一方の入
力端子に供給し、この論理積回路１１の論理積出力をＣ
ＲＴ制御回路７に供給する。
ＣＲＴ制御回路７は、この論理積出力に基づいて映像信
１号作成用の同期信号を作成し、この同期信号に同期し
た映像信号を映像信号出力回路８が出力する。また、Ｃ
ＲＴ制御回路７が出力する同期信号を、同期検出回路９
のフリップフロップ回路１０に供給する。
１号作成用の同期信号を作成し、この同期信号に同期し
た映像信号を映像信号出力回路８が出力する。また、Ｃ
ＲＴ制御回路７が出力する同期信号を、同期検出回路９
のフリップフロップ回路１０に供給する。
そして、同期検出回路９のフリップフロップ回路１０に
供給される第１及び第２の映像信号発生器１及び５内の
ＣＲＴ制御回路３及び７の出力同期信号の位相差を、こ
のブリップフロップ回路１０で検出し、位相差検出信号
をこのフリップフロップ回路１０から論理積回路１１の
他方の入力端子に供給する。
供給される第１及び第２の映像信号発生器１及び５内の
ＣＲＴ制御回路３及び７の出力同期信号の位相差を、こ
のブリップフロップ回路１０で検出し、位相差検出信号
をこのフリップフロップ回路１０から論理積回路１１の
他方の入力端子に供給する。
そして、この論理積回路１１の論理積出力を、第２の映
像信号発生器５のＣＲＴ制御回路７にクロック信号とし
て供給する。
像信号発生器５のＣＲＴ制御回路７にクロック信号とし
て供給する。
そして、第１及び第２の映像信号発生器１及び５の映像
信号出力回路４及び８が出力する夫々の映像信号を、映
像合成回路１２に供給する。そして、この映像合成回路
１２で夫々の映像信号を合成し、合成した映像信号をＣ
ＲＴモニタ１３に供給する。このＣＲＴモニタ１３は、
映像合成回路１２から供給される映像信号の表示を、第
１の映像信号発生器１のＣＲＴ制御回路３が出力する同
期信号に基づいて行う。
信号出力回路４及び８が出力する夫々の映像信号を、映
像合成回路１２に供給する。そして、この映像合成回路
１２で夫々の映像信号を合成し、合成した映像信号をＣ
ＲＴモニタ１３に供給する。このＣＲＴモニタ１３は、
映像合成回路１２から供給される映像信号の表示を、第
１の映像信号発生器１のＣＲＴ制御回路３が出力する同
期信号に基づいて行う。
斯る構成により映像をＣＲＴモニタ１３に表示する際の
動作を説明すると、まず第Ｉ及び第２の映像信号発生器
１及び５の基準クロック信号発生回路２及び６は、最初
の状態では非同期の基準クロック信号を出力する。ここ
で、第１の映像信号発生器１の基準クロック信号と第２
の映像信号発生器５の出力同期信号との位相差が同期検
出回路９のフリップフロップ回路１０で検出される。
動作を説明すると、まず第Ｉ及び第２の映像信号発生器
１及び５の基準クロック信号発生回路２及び６は、最初
の状態では非同期の基準クロック信号を出力する。ここ
で、第１の映像信号発生器１の基準クロック信号と第２
の映像信号発生器５の出力同期信号との位相差が同期検
出回路９のフリップフロップ回路１０で検出される。
一方、第２の映像信号発生器５の基準クロック信号発生
回路６が出力する基準クロック信号は、論理積回路１１
を経由してＣＲＴ制御回路７に供給される如くしである
。このため、フリッププロップ回路１０が出力する位相
差検出信号と基準クロック信号との論理積出力により、
ＣＲＴ制御回路７が制御される。即ち、第１の映像信号
発生器１側の基準クロック信号と、第２の映像信号発生
器５側の基準クロック信号との位相が合っていないとき
には、論理積回路１１から論理積出力としてのクロック
信号が良好に出力されない、そして、第２の映像信号発
生器５側の基準クロック信号発生回路６からの基準クロ
ック信号の位相が、第１の映像信号発生器１側の基準ク
ロック信号と一致するようになると、フリップフロップ
回路１０で双方の同期信号の一致を検出するようになり
、論理積回路１１から基準クロック信号がそのまま出力
されるようになり、第１の映像信号発生器１側と同一位
相の基準クロック信号に基づいて、映像信号出力回路８
から映像信号が出力される。
回路６が出力する基準クロック信号は、論理積回路１１
を経由してＣＲＴ制御回路７に供給される如くしである
。このため、フリッププロップ回路１０が出力する位相
差検出信号と基準クロック信号との論理積出力により、
ＣＲＴ制御回路７が制御される。即ち、第１の映像信号
発生器１側の基準クロック信号と、第２の映像信号発生
器５側の基準クロック信号との位相が合っていないとき
には、論理積回路１１から論理積出力としてのクロック
信号が良好に出力されない、そして、第２の映像信号発
生器５側の基準クロック信号発生回路６からの基準クロ
ック信号の位相が、第１の映像信号発生器１側の基準ク
ロック信号と一致するようになると、フリップフロップ
回路１０で双方の同期信号の一致を検出するようになり
、論理積回路１１から基準クロック信号がそのまま出力
されるようになり、第１の映像信号発生器１側と同一位
相の基準クロック信号に基づいて、映像信号出力回路８
から映像信号が出力される。
このようにして第１及び第２の映像信号発生器ｌ及び５
から、同一位相の基準クロック信号に基づいた映像信号
が出力されることで、映像合成回路１２に供給される双
方の映像信号の位相が一致し、両映像信号の合成が良好
に行われ、ＣＲＴモニタ１３に合成映像が良好に表示さ
れる。
から、同一位相の基準クロック信号に基づいた映像信号
が出力されることで、映像合成回路１２に供給される双
方の映像信号の位相が一致し、両映像信号の合成が良好
に行われ、ＣＲＴモニタ１３に合成映像が良好に表示さ
れる。
このように夫々異なる基準クロック信号発生回路２及び
６からの基準クロック信号に基づいた映像信号の合成が
良好に行えることで、例えば温度。
６からの基準クロック信号に基づいた映像信号の合成が
良好に行えることで、例えば温度。
振動等の外部要因による基準クロック信号の周波数変動
等が生じても、映像の合成が安定して行えると共に、夫
々の基準クロック信号発生回路２及び６の発振精度の相
異により映像の合成状態が乱れることが防止される。
等が生じても、映像の合成が安定して行えると共に、夫
々の基準クロック信号発生回路２及び６の発振精度の相
異により映像の合成状態が乱れることが防止される。
本発明の映像表示装置によると、複数の映像信号源から
の映像信号が同期状態になり、映像の合成が良好に行え
る。
の映像信号が同期状態になり、映像の合成が良好に行え
る。
第１図は本発明の一実施例に係る映像表示装置の構成図
である。 １・・・第１の映像信号発生器、２・・・基準クロック
信号発生器、４・・・映像信号出力回路、５・・・第２
の映像信号発生器、６・・・基準クロック信号発生器。 ８・・・映像信号出力回路、９・・・同期検出回路、１
０・・・フリップフロップ回路、１２・・・映像合成回
路、１３・・・ＣＲＴモニタ。
である。 １・・・第１の映像信号発生器、２・・・基準クロック
信号発生器、４・・・映像信号出力回路、５・・・第２
の映像信号発生器、６・・・基準クロック信号発生器。 ８・・・映像信号出力回路、９・・・同期検出回路、１
０・・・フリップフロップ回路、１２・・・映像合成回
路、１３・・・ＣＲＴモニタ。
Claims (1)
- １、第１の映像信号源の出力映像信号と、第２の映像信
号源の出力映像信号とを、モニタ受像機に重畳して表示
させる映像表示装置において、前記第１及び第２の映像
信号源の出力映像信号の位相差を検出する同期検出回路
を設け、該同期検出回路の検出信号に基づいて前記第１
又は第２の映像信号源の映像信号出力タイミングを制御
することを特徴とする映像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20468489A JPH0370275A (ja) | 1989-08-09 | 1989-08-09 | 映像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20468489A JPH0370275A (ja) | 1989-08-09 | 1989-08-09 | 映像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0370275A true JPH0370275A (ja) | 1991-03-26 |
Family
ID=16494595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20468489A Pending JPH0370275A (ja) | 1989-08-09 | 1989-08-09 | 映像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0370275A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229573B1 (en) | 1998-03-13 | 2001-05-08 | Kabushiki Kaisha Toshiba | Synchronization control circuit |
-
1989
- 1989-08-09 JP JP20468489A patent/JPH0370275A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229573B1 (en) | 1998-03-13 | 2001-05-08 | Kabushiki Kaisha Toshiba | Synchronization control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100312710B1 (ko) | 디지탈 영상기기를 위한 클럭공급장치 | |
| US9344607B2 (en) | Method and device for synchronizing an image display in a motor vehicle | |
| JPH0120432B2 (ja) | ||
| JP6788996B2 (ja) | 半導体装置、映像表示システムおよび映像信号出力方法 | |
| KR100825195B1 (ko) | 수평 수직 동기 신호 생성 회로 | |
| US20060017853A1 (en) | Method of composing video signal, apparatus to compose video signal, display system, display apparatus and control method of display apparatus | |
| US7295248B2 (en) | External synchronous signal generating circuit and phase difference measuring circuit | |
| KR100196845B1 (ko) | 컴퓨터와텔레비젼의영상신호인터페이스장치 | |
| JP2714302B2 (ja) | 画素同期装置 | |
| KR100907100B1 (ko) | 영상 수평 동기신호에 대한 도트 클록신호 발생장치 | |
| KR100308050B1 (ko) | Ｌｃｄ 모니터의 신호처리장치 | |
| JP4646637B2 (ja) | ゲンロック装置 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JPH07134575A (ja) | 映像信号変換装置 | |
| JP2967727B2 (ja) | 画像表示制御回路 | |
| KR20010081557A (ko) | 평면 모니터의 동기신호 안정화장치 | |
| KR960003443B1 (ko) | 문자 표시 장치 | |
| JPH08180828A (ja) | 同期クロック信号発生回路 | |
| JPS6276869A (ja) | 同期分離回路 | |
| KR19980052818A (ko) | 액정 모니터의 동기신호 유무 표시 방법 및 그 장치 | |
| JPH0352877B2 (ja) | ||
| JPH03267995A (ja) | サイン表示装置 | |
| JPH0541812A (ja) | 同期信号発生装置 | |
| JPH04195192A (ja) | 同期信号発生装置 | |
| JPS62150977A (ja) | 同期ずれ画面消去回路 |