JPH0370930B2 - - Google Patents
Info
- Publication number
- JPH0370930B2 JPH0370930B2 JP58023635A JP2363583A JPH0370930B2 JP H0370930 B2 JPH0370930 B2 JP H0370930B2 JP 58023635 A JP58023635 A JP 58023635A JP 2363583 A JP2363583 A JP 2363583A JP H0370930 B2 JPH0370930 B2 JP H0370930B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- transistors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 description 12
- 238000003199 nucleic acid amplification method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は増幅回路に係り、1入力に対し増幅
利得の異なる複数の出力を取出すことを可能にし
た増幅回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplifier circuit, and more particularly, to an amplifier circuit that makes it possible to extract a plurality of outputs with different amplification gains from one input.
オートリバース用テープレコーダ等、各種のオ
ーデイオ用機器では、1入力に対して信号振幅の
異なる数種類の出力信号を取出し、各信号をオー
デイオ出力又は内蔵される各種回路の制御信号に
用いる場合がある。このような場合、1入力に対
して増幅利得の異なる複数の増幅器を設置し、数
種類の増幅出力を取出す増幅回路が必要となる。 In various audio devices such as auto-reverse tape recorders, several types of output signals with different signal amplitudes are extracted from one input, and each signal is sometimes used as an audio output or a control signal for various built-in circuits. In such a case, it is necessary to install a plurality of amplifiers with different amplification gains for one input, and to provide an amplifier circuit that outputs several types of amplified outputs.
第1図は従来の1入力に対して2出力が得られ
る増幅回路を示している。即ち、信号入力部には
差動増幅器2が設置され、この差動増幅器2には
エミツタを共通にしたトランジスタ4,6が設け
られ、各トランジスタ4,6のエミツタと基準電
位点との間には定電流源8が設置されている。各
トランジスタ4,6のベースには増幅すべき信号
を与える入力端子10,12がそれぞれ形成さ
れ、各トランジスタ4,6のコレクタと電源端子
13との間には電流反転回路14,16が設けら
れている。電流反転回路14はトランジスタ1
8,20及び抵抗22,24,26で構成され、
トランジスタ18はダイオード構成とされ、トラ
ンジスタ18,20でカレントミラー回路が構成
されている。また、電流反転回路16はトランジ
スタ28,30及び抵抗32,34,36で構成
され、トランジスタ30はダイオード構成され、
トランジスタ28,30はカレントミラー回路を
構成している。 FIG. 1 shows a conventional amplifier circuit that can obtain two outputs for one input. That is, a differential amplifier 2 is installed in the signal input section, transistors 4 and 6 having a common emitter are installed in the differential amplifier 2, and a voltage is connected between the emitter of each transistor 4 and 6 and a reference potential point. A constant current source 8 is installed. Input terminals 10 and 12 for supplying signals to be amplified are formed at the bases of the transistors 4 and 6, respectively, and current inversion circuits 14 and 16 are provided between the collectors of the transistors 4 and 6 and the power supply terminal 13. ing. Current inversion circuit 14 is transistor 1
8, 20 and resistors 22, 24, 26,
The transistor 18 has a diode configuration, and the transistors 18 and 20 constitute a current mirror circuit. Further, the current inverting circuit 16 is composed of transistors 28, 30 and resistors 32, 34, 36, and the transistor 30 is composed of a diode.
Transistors 28 and 30 constitute a current mirror circuit.
そして、増幅利得の異なる第1及び第2の増幅
出力を取出すために、第1及び第2の増幅器3
8,40が設置されている。第1の増幅器38は
トランジスタ42,44及び抵抗46,48,5
0,52で構成され、トランジスタ42のベース
はトランジスタ18,20のベースと共通化さ
れ、また、トランジスタ44のベースはトランジ
スタ28,30のベースと共通化されている。各
トランジスタ42,44のコレクタには出力端子
54,56がそれぞれ形成され、この出力端子5
4,56の間から第1の増幅出力が取出される。 In order to extract first and second amplified outputs having different amplification gains, the first and second amplifiers 3
8,40 are installed. The first amplifier 38 includes transistors 42, 44 and resistors 46, 48, 5.
The base of transistor 42 is shared with the bases of transistors 18 and 20, and the base of transistor 44 is shared with the bases of transistors 28 and 30. Output terminals 54 and 56 are formed at the collectors of each transistor 42 and 44, respectively.
The first amplified output is taken out from between 4 and 56.
また、第2の増幅器40はエミツタを共通化さ
れたトランジスタ58,60、抵抗62,64及
び定電流源66からなる差動増幅器で構成され、
トランジスタ58のベースは前記トランジスタ2
8のコレクタに、また、トランジスタ60のベー
スは前記トランジスタ20のコレクタに接続され
ている。各トランジスタ58,60のコレクタに
は出力端子68,70が形成され、これら出力端
子68,70の間から第2の増幅出力が取出され
る。 The second amplifier 40 is composed of a differential amplifier including transistors 58 and 60 with common emitters, resistors 62 and 64, and a constant current source 66.
The base of the transistor 58 is the same as the transistor 2.
The base of the transistor 60 is connected to the collector of the transistor 20. Output terminals 68 and 70 are formed at the collectors of each transistor 58 and 60, and a second amplified output is taken out between these output terminals 68 and 70.
このように増幅回路を構成した場合、個別に増
幅器38,40が形成されるため、回路構成が複
雑化するとともに、集積回路を構成する半導体基
板上の面積が大きくなり、特に、前記定電流源6
6の存在が問題となる。 When the amplifier circuit is configured in this way, the amplifiers 38 and 40 are formed individually, which complicates the circuit configuration and increases the area on the semiconductor substrate constituting the integrated circuit. 6
The existence of 6 becomes a problem.
そこで、この発明は、回路構成の簡略化を図る
とともに、集積回路で構成する場合にチツプ面積
の縮小化を図り、1入力に対して増幅利得の異な
る複数の出力を取り出すことができる増幅回路の
提供を目的とする。 Therefore, the present invention aims to simplify the circuit configuration, reduce the chip area when configured with an integrated circuit, and create an amplifier circuit that can take out multiple outputs with different amplification gains from one input. For the purpose of providing.
即ち、この発明の増幅回路は、エミツタを共通
にした第1及び第2のトランジスタ72,74が
設置され、この第1及び第2のトランジスタに増
幅すべき入力信号が加えられる差動増幅器71
と、この差動増幅器の前記第1のトランジスタの
コレクタ側にダイオード接続された第3のトラン
ジスタ88が設置され、この第3のトランジスタ
とベースが共通化された第4のトランジスタ92
が設置され、前記第1のトランジスタにそのベー
ス入力に応じたコレクタ電流を流し込むととも
に、前記差動増幅器の前記第2のトランジスタの
コレクタ側にダイオード接続された第5のトラン
ジスタ102が設置され、この第5のトランジス
タとベースが共通化された第6のトランジスタ1
06が設置され、前記第2のトランジスタにその
ベースにそのベース入力に応じたコレクタ電流を
流し込み、前記第4のトランジスタ又は前記第6
のトランジスタ又は双方から第1の出力を取り出
す電流反転回路84,86と、エミツタを共通に
した第7及び第8のトランジスタ118,120
が設置され、前記第7のトランジスタのベースが
前記第3のトランジスタのベースと共通化される
とともに、前記第8のトランジスタのベースが前
記第5のトランジスタのベースと共通化され、前
記第7及び第8のトランジスタのコレクタ側から
第2の出力が取り出される出力増幅器(差動増幅
器116)とを備えたものである。 That is, the amplifier circuit of the present invention includes a differential amplifier 71 in which first and second transistors 72 and 74 having a common emitter are installed, and an input signal to be amplified is applied to the first and second transistors.
A diode-connected third transistor 88 is installed on the collector side of the first transistor of the differential amplifier, and a fourth transistor 92 has a common base with the third transistor.
is installed, and a collector current corresponding to the base input of the transistor flows into the first transistor, and a diode-connected fifth transistor 102 is installed on the collector side of the second transistor of the differential amplifier. Sixth transistor 1 whose base is shared with the fifth transistor
06 is installed, a collector current corresponding to the base input is applied to the base of the second transistor, and a collector current according to the base input is applied to the base of the second transistor, and
current inverting circuits 84 and 86 that take out the first output from the transistor or both transistors, and seventh and eighth transistors 118 and 120 that have a common emitter.
is installed, the base of the seventh transistor is shared with the base of the third transistor, the base of the eighth transistor is shared with the base of the fifth transistor, and the base of the seventh transistor is shared with the base of the fifth transistor. It is equipped with an output amplifier (differential amplifier 116) from which a second output is taken out from the collector side of the eighth transistor.
以下、この発明の実施例を図面を参照して詳細
に説明する。 Embodiments of the present invention will be described in detail below with reference to the drawings.
第2図はこの発明の増幅回路の実施例を示して
いる。この増幅回路の入力部には差動増幅器71
が設けられ、この差動増幅器71はエミツタを共
通にされた第1及び第2のトランジスタ72,7
4及びエミツタと基準電位点との間に接続した定
電流源76から構成されている。各トランジスタ
72,74のベースには入力端子78,80がそ
れぞれ形成され、各トランジスタ72,74のコ
レクタと駆動電圧Vccが印加される電源端子82
との間には、個別に電流反転回路84,86が設
けられている。この場合、各電流反転回路84,
86は各トランジスタ72,74に流れる電流を
反転することに加えて、第1の増幅出力を取出す
出力回路を構成している。即ち、電流反転回路8
4は第3のトランジスタ88、トランジスタ9
0、第4のトランジスタ92及び抵抗94,9
6,98から構成され、トランジスタ92のコレ
クタには出力端子100が形成されている。トラ
ンジスタ88,92のベースは共通化され、トラ
ンジスタ88のベース・コレクタがトランジスタ
90のエミツタ・ベース間によつて短絡されるこ
とにより、トランジスタ88はダイオード接続さ
れ、トランジスタ90のコレクタは基準電位点に
接続されている。即ち、トランジスタ88,90
及び92はカレントミラー回路を構成している。
また、電流反転回路86は第5のトランジスタ1
02、トランジスタ104、第6のトランジスタ
106及び抵抗108,110,112から構成
され、トランジスタ106のコレクタには出力端
子114が形成されている。この電流反転回路8
6の構成は前記電流反転回路84の構成と同一で
ある。 FIG. 2 shows an embodiment of the amplifier circuit of the present invention. A differential amplifier 71 is connected to the input section of this amplifier circuit.
This differential amplifier 71 includes first and second transistors 72 and 7 having a common emitter.
4 and a constant current source 76 connected between the emitter and a reference potential point. Input terminals 78 and 80 are formed at the bases of each transistor 72 and 74, respectively, and a power supply terminal 82 is formed at the collector of each transistor 72 and 74 and a power supply terminal 82 to which a drive voltage Vcc is applied.
Current inversion circuits 84 and 86 are individually provided between the two. In this case, each current inversion circuit 84,
Reference numeral 86 constitutes an output circuit that inverts the current flowing through each transistor 72, 74 and also takes out the first amplified output. That is, the current inversion circuit 8
4 is the third transistor 88, transistor 9
0, fourth transistor 92 and resistor 94,9
6 and 98, and an output terminal 100 is formed at the collector of the transistor 92. The bases of transistors 88 and 92 are shared, and the base and collector of transistor 88 are short-circuited between the emitter and base of transistor 90, so that transistor 88 is diode-connected and the collector of transistor 90 is connected to a reference potential point. It is connected. That is, transistors 88, 90
and 92 constitute a current mirror circuit.
Further, the current inverting circuit 86 is connected to the fifth transistor 1
02, a transistor 104, a sixth transistor 106, and resistors 108, 110, and 112, and an output terminal 114 is formed at the collector of the transistor 106. This current reversal circuit 8
The configuration of 6 is the same as the configuration of the current inversion circuit 84.
そして、第2の増幅出力を取出すために、出力
増幅器としての差動増幅器116が設けられ、こ
の差動増幅器116は第7のトランジスタ11
8、第8のトランジスタ120及び抵抗122,
124,126で構成されている。各トランジス
タ118,120のコレクタには出力端子12
8,130が形成され、前記電流反転回路84,
86の出力とは増幅利得の異なる第2の増幅出力
が取出されるように成つている。 In order to take out the second amplified output, a differential amplifier 116 is provided as an output amplifier, and this differential amplifier 116 is connected to the seventh transistor 11.
8. Eighth transistor 120 and resistor 122,
It consists of 124 and 126. The collector of each transistor 118, 120 has an output terminal 12.
8, 130 are formed, and the current inverting circuit 84,
A second amplified output having a different amplification gain from the output of 86 is taken out.
以上の構成に基づき、その動作を説明する。差
動増幅器71の各入力端子78,80に入力信号
が与えられると、この入力信号に応動して各トラ
ンジスタ72,74に流れる電流が変化し、この
電流変化は電流反転回路84,86に与えられ
る。この電流変化に基づいて、トランジスタ9
2,106のコレクタ電流が変化し、出力端子1
00,114の間には入力信号が対応した一定の
増幅利得を持つ第1の増幅出力が発生する。 The operation will be explained based on the above configuration. When an input signal is applied to each input terminal 78, 80 of the differential amplifier 71, the current flowing through each transistor 72, 74 changes in response to this input signal, and this current change is applied to the current inverting circuit 84, 86. It will be done. Based on this current change, transistor 9
2,106 collector current changes, output terminal 1
A first amplification output having a constant amplification gain corresponding to the input signal is generated between 00 and 114.
また、電流反転回路84のトランジスタ88,
92のベースと、差動増幅器116のトランジス
タ118のベースとは共通化されているから、前
記電流反転回路84の電流変化は、トランジスタ
118のベース電流を変化させ、同様に電流反転
回路86からの電流変化に基づいてトランジスタ
120のコレクタ電流も変化し、各出力端子12
8,130の間には差動増幅器116の増幅利得
に基づく増幅出力が発生することになる。即ち、
入力端子78,80に与えられた入力信号は、電
流反転回路84,86又は差動増幅器116にお
いてそれぞれ別個に増幅され、それぞれ異なる増
幅利得に基づく出力が各出力端子100,114
又は128,130に発生する。 Further, the transistor 88 of the current inverting circuit 84,
92 and the base of the transistor 118 of the differential amplifier 116 are shared, a change in the current of the current inversion circuit 84 changes the base current of the transistor 118, and a change in the current of the current inversion circuit 84 changes the base current of the transistor 118. Based on the current change, the collector current of the transistor 120 also changes, and each output terminal 12
An amplified output based on the amplification gain of the differential amplifier 116 is generated between 8 and 130. That is,
The input signals applied to the input terminals 78 and 80 are amplified separately in the current inverting circuits 84 and 86 or the differential amplifier 116, and outputs based on different amplification gains are sent to the output terminals 100 and 114.
Or occurs at 128,130.
また、この場合、各トランジスタ88,92,
118、また、トランジスタ106,102,1
20は共にベースが共通化され、集積回路として
構成する場合、回路構成の簡略化、即ち、コンパ
クト化が得られる。特に、このように増幅回路を
構成した場合、差動増幅器116のバイアス電流
が電流反転回路84,86のトランジスタ92,
106のベースと共通化されているため安定に供
給され、出力端子128,130に発生する出力
は安定化する。また、各構成トランジスタは対を
成しているため、それぞれ素子の持つ温度特性が
相殺され、温度特性が改善される。 Further, in this case, each transistor 88, 92,
118, and transistors 106, 102, 1
20 have a common base, and when configured as an integrated circuit, the circuit configuration can be simplified, that is, it can be made more compact. In particular, when the amplifier circuit is configured in this way, the bias current of the differential amplifier 116 is
Since it is shared with the base of 106, it is stably supplied, and the outputs generated at output terminals 128 and 130 are stabilized. Further, since each of the component transistors forms a pair, the temperature characteristics of each element cancel each other out, and the temperature characteristics are improved.
また、電流反転回路84,86の各トランジス
タ88,92,102,106のエミツタ側に挿
入された反転電流整合用抵抗94,96,10
8,110の値を調整することにより、差動増幅
器116の増幅利得を任意に設定することができ
る。特に、このような構成によれば、第1図に示
す従来回路における定電流源66の省略によつて
回路構成の簡略化とともに、集積回路として構成
する場合にチツプ面積の縮小を図ることができ
る。 In addition, inversion current matching resistors 94, 96, 10 are inserted on the emitter side of each transistor 88, 92, 102, 106 of the current inversion circuits 84, 86.
By adjusting the values of 8 and 110, the amplification gain of the differential amplifier 116 can be set arbitrarily. In particular, with such a configuration, the constant current source 66 in the conventional circuit shown in FIG. 1 is omitted, thereby simplifying the circuit configuration and reducing the chip area when configured as an integrated circuit. .
この実施例の場合、電流反転回路84,86の
各トランジスタ92,106は個別に設置してい
るが、第3図に示すように、エミツタを共通化
し、1本の抵抗132を介して電源端子82に接
続することにより、各電流反転回路84,86を
構成するトランジスタ92,106を以て差動増
幅器を構成することができる。このようにすれ
ば、差動増幅器116との間で増幅利得の設定を
自由に行うことができる。 In this embodiment, the transistors 92 and 106 of the current inverting circuits 84 and 86 are installed individually, but as shown in FIG. By connecting the transistors 92 and 106 to the current inversion circuits 84 and 82, a differential amplifier can be constructed using the transistors 92 and 106 that constitute the current inversion circuits 84 and 86, respectively. In this way, the amplification gain can be freely set with respect to the differential amplifier 116.
なお、実施例の場合、1入力に対して2つの増
幅出力を設定したが、2以上の増幅器を設置し
て、増幅利得の異なる2以上の出力を取出すこと
も可能である。 In the case of the embodiment, two amplified outputs are set for one input, but it is also possible to install two or more amplifiers and take out two or more outputs with different amplification gains.
以上説明したように、この発明によれば、回路
構成の簡略化を図ることができるとともに、1入
力に対して2以上の増幅出力を安定した状態で取
り出すことができ、集積回路化に際して、半導体
基板上の面積の縮小を図ることができる。 As explained above, according to the present invention, it is possible to simplify the circuit configuration, and it is also possible to stably obtain two or more amplified outputs for one input. The area on the substrate can be reduced.
第1図は従来の増幅回路を示す回路図、第2図
はこの発明の増幅回路の実施例を示す回路図、第
3図はこの発明の他の実施例を示す回路図であ
る。
71……差動増幅器、72……第1のトランジ
スタ、74……第2のトランジスタ、84,86
……電流反転回路、88……第3のトランジス
タ、92……第4のトランジスタ、102……第
5のトランジスタ、106……第6のトランジス
タ、116……差動増幅器(出力増幅器)、11
8……第7のトランジスタ、120……第8のト
ランジスタ。
FIG. 1 is a circuit diagram showing a conventional amplifier circuit, FIG. 2 is a circuit diagram showing an embodiment of the amplifier circuit of the present invention, and FIG. 3 is a circuit diagram showing another embodiment of the invention. 71... Differential amplifier, 72... First transistor, 74... Second transistor, 84, 86
... Current inversion circuit, 88 ... Third transistor, 92 ... Fourth transistor, 102 ... Fifth transistor, 106 ... Sixth transistor, 116 ... Differential amplifier (output amplifier), 11
8...Seventh transistor, 120...Eighth transistor.
Claims (1)
ジスタが設置され、この第1及び第2のトランジ
スタに増幅すべき入力信号が加えられる差動増幅
器と、 この差動増幅器の前記第1のトランジスタのコ
レクタ側にダイオード接続された第3のトランジ
スタが設置され、この第3のトランジスタとベー
スが共通化された第4のトランジスタが設置さ
れ、前記第1のトランジスタにそのベース入力に
応じたコレクタ電流を流し込むとともに、前記差
動増幅器の前記第2のトランジスタのコレクタ側
にダイオード接続された第5のトランジスタが設
置され、この第5のトランジスタとベースが共通
化された第6のトランジスタが設置され、前記第
2のトランジスタにそのベース入力に応じたコレ
クタ電流を流し込み、前記第4のトランジスタ又
は前記第6のトランジスタ又は双方から第1の出
力を取り出す電流反転回路と、 エミツタを共通にした第7及び第8のトランジ
スタが設置され、前記第7のトランジスタのベー
スが前記第3のトランジスタのベースと共通化さ
れるとともに、前記第8のトランジスタのベース
が前記第5のトランジスタのベースと共通化さ
れ、前記第7及び第8のトランジスタのコレクタ
側から第2の出力が取り出される出力増幅器と、 を備えたことを特徴とする増幅回路。[Claims] 1. A differential amplifier in which first and second transistors having a common emitter are installed, and an input signal to be amplified is applied to the first and second transistors; A third transistor diode-connected to the collector side of the first transistor is installed, a fourth transistor having a common base with the third transistor is installed, and the base input is connected to the first transistor. A fifth transistor diode-connected is installed on the collector side of the second transistor of the differential amplifier, and a sixth transistor has a common base with the fifth transistor. a current inverting circuit in which a transistor is installed, which flows a collector current according to its base input into the second transistor, and takes out a first output from the fourth transistor, the sixth transistor, or both; and a common emitter. seventh and eighth transistors are installed, the base of the seventh transistor is common to the base of the third transistor, and the base of the eighth transistor is common to the base of the fifth transistor. and an output amplifier that is shared by the seventh and eighth transistors, and a second output is taken out from the collector side of the seventh and eighth transistors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023635A JPS59148412A (en) | 1983-02-14 | 1983-02-14 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023635A JPS59148412A (en) | 1983-02-14 | 1983-02-14 | Amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59148412A JPS59148412A (en) | 1984-08-25 |
| JPH0370930B2 true JPH0370930B2 (en) | 1991-11-11 |
Family
ID=12116033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58023635A Granted JPS59148412A (en) | 1983-02-14 | 1983-02-14 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59148412A (en) |
-
1983
- 1983-02-14 JP JP58023635A patent/JPS59148412A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59148412A (en) | 1984-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3534279A (en) | High current transistor amplifier stage operable with low current biasing | |
| EP0410988B1 (en) | High-gain ic amplifier | |
| US4187472A (en) | Amplifier employing matched transistors to provide linear current feedback | |
| JP2504075B2 (en) | Transistor amplifier | |
| JPS59148412A (en) | Amplifier circuit | |
| JPH051649B2 (en) | ||
| JPH0586686B2 (en) | ||
| JP2623954B2 (en) | Variable gain amplifier | |
| JPH0115224Y2 (en) | ||
| JP2505236B2 (en) | Amplifier circuit | |
| JPS6259926B2 (en) | ||
| JPH02241213A (en) | Differential amplifier | |
| JPH0326670Y2 (en) | ||
| JPH0219648B2 (en) | ||
| JPH03284004A (en) | Emitter-follower circuit | |
| JPH02122709A (en) | Amplifier | |
| JPH11274864A (en) | Differential amplifier circuit, semiconductor integrated circuit, and video tape recorder | |
| JPS6373706A (en) | Amplifier circuit device | |
| JPH09245304A (en) | Read amplifier and integrated circuit device for read / write | |
| JP2557398B2 (en) | Amplifier circuit | |
| JP2703953B2 (en) | Current amplifier circuit | |
| JP2532900Y2 (en) | Limiter circuit | |
| JPH05121971A (en) | Differential amplifier | |
| JPH08222971A (en) | Operational amplifier | |
| JPS63236403A (en) | Current source circuit |