JPH0371079A - ソーナー表示処理装置 - Google Patents
ソーナー表示処理装置Info
- Publication number
- JPH0371079A JPH0371079A JP20692289A JP20692289A JPH0371079A JP H0371079 A JPH0371079 A JP H0371079A JP 20692289 A JP20692289 A JP 20692289A JP 20692289 A JP20692289 A JP 20692289A JP H0371079 A JPH0371079 A JP H0371079A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- gate
- threshold level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001934 delay Effects 0.000 claims abstract description 7
- 238000001514 detection method Methods 0.000 claims description 17
- 230000003111 delayed effect Effects 0.000 claims description 8
- 230000010354 integration Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアクテイブソーナー受信装置に係り、特に送信
パルスの長い場合の受信信号を映像表示するためのソー
ナー表示処理装置に関するものである。
パルスの長い場合の受信信号を映像表示するためのソー
ナー表示処理装置に関するものである。
従来の映像表示のための表示処理の一例を第３図に示し
説明する。
説明する。
図において、１１は受信信号を検波する検波回路、１２
はこの検波回路１１の出力信号を積分する積分回路であ
る。
はこの検波回路１１の出力信号を積分する積分回路であ
る。
そして、従来、この種の映像表示のための表示処理は、
この第３図に示すように、検波回路１１の出力を送信パ
ルス幅と等しい時定数を持った積分回路１２で積分し、
映像用の出力信号を得ていた。
この第３図に示すように、検波回路１１の出力を送信パ
ルス幅と等しい時定数を持った積分回路１２で積分し、
映像用の出力信号を得ていた。
第４図は第３図の各部の波形例を示す波形図で、（＆）
は検波回路出力を示し、（ｂ）は積分回路出力を示すＯ 〔発明が解決しようとする課題〕 上述した従来の表示処理装置では、送信パルス幅と等し
い時定数で積分をしているので、特に送信パルス幅が長
い場合には、第４図（ｂ）に示すように、積分回路出力
は、なだらかな振幅特性を示すことになる。この信号を
ソーナーの表示器内に映像表示をする場合に、エコーの
立上ジ部分は徐々に輝度が上ることになう、全体の映像
がシャープさに欠け、操作員の認識も落ちるという課題
があった。
は検波回路出力を示し、（ｂ）は積分回路出力を示すＯ 〔発明が解決しようとする課題〕 上述した従来の表示処理装置では、送信パルス幅と等し
い時定数で積分をしているので、特に送信パルス幅が長
い場合には、第４図（ｂ）に示すように、積分回路出力
は、なだらかな振幅特性を示すことになる。この信号を
ソーナーの表示器内に映像表示をする場合に、エコーの
立上ジ部分は徐々に輝度が上ることになう、全体の映像
がシャープさに欠け、操作員の認識も落ちるという課題
があった。
また、送信パルスよシ極端に短い時定数で検波・積分を
行うと、後述する第２図（、）に示すスレッショルドレ
ベルを越える受信信号がいくつか表示され、これらも操
作員の認識を低下させることになるという課題があった
。
行うと、後述する第２図（、）に示すスレッショルドレ
ベルを越える受信信号がいくつか表示され、これらも操
作員の認識を低下させることになるという課題があった
。
本発明のソーナー表示処理装置は、アクテイブソーナー
受信装置において、短時間の時定数で積分された検波信
号を受け、決められたスレッショルドレベル以上の信号
を符号化する符号回路と、この符号回路の出力を遅延す
る第１の遅延回路と、この第１の遅延回路の各々の遅延
出力信号に係数を乗する乗算回路と、この乗算回路の出
力を加える加算回路と、この加算回路の出力レベルの規
定値以上の場合に一定期間ゲートを閉じるゲート回路と
、上記短時間の時定数で積分された検波信号を遅延させ
その遅延出力を上記ゲート回路に供給する第２の遅延回
路を有するものである。
受信装置において、短時間の時定数で積分された検波信
号を受け、決められたスレッショルドレベル以上の信号
を符号化する符号回路と、この符号回路の出力を遅延す
る第１の遅延回路と、この第１の遅延回路の各々の遅延
出力信号に係数を乗する乗算回路と、この乗算回路の出
力を加える加算回路と、この加算回路の出力レベルの規
定値以上の場合に一定期間ゲートを閉じるゲート回路と
、上記短時間の時定数で積分された検波信号を遅延させ
その遅延出力を上記ゲート回路に供給する第２の遅延回
路を有するものである。
本発明においては、アクテイプソーナー装置で、長いパ
ルス幅を使用した場合の表示処理について、短時間検波
・積分回路の出力のうち、スレッショルドレベル以上の
受信信号を符号列化し、その符号化処理された出力信号
によってゲート信号を発生させ、受信信号の振幅の形状
を大幅に変形させるとと々〈表示器内に映像表示させる
。
ルス幅を使用した場合の表示処理について、短時間検波
・積分回路の出力のうち、スレッショルドレベル以上の
受信信号を符号列化し、その符号化処理された出力信号
によってゲート信号を発生させ、受信信号の振幅の形状
を大幅に変形させるとと々〈表示器内に映像表示させる
。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明によるソーナー表示処理装置の一実施例
を示すブロック図である。
を示すブロック図である。
図において、１は受信信号を短時間で検波◆積分を行う
短時間検波・積分回路、２はこの短時間検波・積分回路
１からの短時間の時定数で積分された検波信号を受け、
決められたスレッショルドレベル以上の信号を符号化す
る符号回路、３はこの符号回路の出力を遅延する符号遅
延回路、４はこの符号遅延回路３の各々の遅延出力信号
に係数を乗する乗算回路、５はこの乗算回路４の出力を
加える加算回路、６ばこの加算回路５の出力レベルの規
定値以上の場合に一定期間ゲートを閉じるゲート回路、
７は上記短時間の時定数で積分された検波信号を遅延さ
せ、その遅延出力をゲート回路６に供給する信号遅延回
路である。
短時間検波・積分回路、２はこの短時間検波・積分回路
１からの短時間の時定数で積分された検波信号を受け、
決められたスレッショルドレベル以上の信号を符号化す
る符号回路、３はこの符号回路の出力を遅延する符号遅
延回路、４はこの符号遅延回路３の各々の遅延出力信号
に係数を乗する乗算回路、５はこの乗算回路４の出力を
加える加算回路、６ばこの加算回路５の出力レベルの規
定値以上の場合に一定期間ゲートを閉じるゲート回路、
７は上記短時間の時定数で積分された検波信号を遅延さ
せ、その遅延出力をゲート回路６に供給する信号遅延回
路である。
第２図は第１図の各部の波形を示す波形図で、（、）は
短時間検波・積分回路出力を示したものであシ、（ｂ）
は符号化出力、（ｃ）は加算回路出力、（ｄ）はゲート
信号、（、）は信号遅延回路出力、（ｆ）は出力信号を
示したものである。
短時間検波・積分回路出力を示したものであシ、（ｂ）
は符号化出力、（ｃ）は加算回路出力、（ｄ）はゲート
信号、（、）は信号遅延回路出力、（ｆ）は出力信号を
示したものである。
つぎに第１図に示す実施例の動作を第２図を参照して説
明する。
明する。
筐ず、受信信号を短時間検波・積分回路１にて短時間で
検波・積分を行った波形の例を第２図（、）に示す。こ
の波形の雑音レベルより数倍のレベルにスレッショルド
レベルを設け、符号回路２ではこのスレッショルドレベ
ル以下の区間には「０」を、スレッショルドレベル以上
の連続する区間には「＋１」と「−１」の符号列、例え
ば、ｒ＋ＩＪ。
検波・積分を行った波形の例を第２図（、）に示す。こ
の波形の雑音レベルより数倍のレベルにスレッショルド
レベルを設け、符号回路２ではこのスレッショルドレベ
ル以下の区間には「０」を、スレッショルドレベル以上
の連続する区間には「＋１」と「−１」の符号列、例え
ば、ｒ＋ＩＪ。
ｒ＋ＩＪ 、ｒ−ＩＪ 、ｒ＋ＩＪ、を付与する。そし
て、符号遅延回路３では符号化されたｒ＋１．Ｊ 、
ｒｏｂ。
て、符号遅延回路３では符号化されたｒ＋１．Ｊ 、
ｒｏｂ。
「−１」の符号列を区間Ｔ秒毎に１つずつ遅延させる。
この符号遅延回路３の各出力に、符号化列と同一の係数
を乗する乗算回路４で符号化された信号と係数を乗する
。この乗算回路４の出力は加算回路５によって各符号を
加え合わせ、その出力をゲート回路６の一方の入力に供
給する。
を乗する乗算回路４で符号化された信号と係数を乗する
。この乗算回路４の出力は加算回路５によって各符号を
加え合わせ、その出力をゲート回路６の一方の入力に供
給する。
つぎに、ゲート回路６では加算回路５の出力である第２
図（Ｃ）のようなスレッショルドレベルでこのスレッシ
ョルドレベルよシ越えた場合第２図（ｄ）のゲート信号
を発生させる。信号遅延回路７は符号遅延回路３と同じ
時間だけ検波・積分信号を遅延させ、その遅延出力をゲ
ート回路６の他方の入力に供給する。ゲート回路６では
上述したゲート信号によって、信号遅延回路７よりの検
波・積分信号の開閉を制御する。
図（Ｃ）のようなスレッショルドレベルでこのスレッシ
ョルドレベルよシ越えた場合第２図（ｄ）のゲート信号
を発生させる。信号遅延回路７は符号遅延回路３と同じ
時間だけ検波・積分信号を遅延させ、その遅延出力をゲ
ート回路６の他方の入力に供給する。ゲート回路６では
上述したゲート信号によって、信号遅延回路７よりの検
波・積分信号の開閉を制御する。
以上説明したように本発明は、アクテイプソーナー装置
で、長いパルス幅を使用した場合の表示処理について、
短時間検波・積分回路の出力のうち、スレッショルドレ
ベル以上の受信信号を符号列化し、その符号化処理され
た出力信号によってゲート信号を発生させ、受信信号の
振幅の形状を大幅に変形させることなく表示器内に映像
表示させることができ、操作員の識別も落とさないよう
にできる効果がある。
で、長いパルス幅を使用した場合の表示処理について、
短時間検波・積分回路の出力のうち、スレッショルドレ
ベル以上の受信信号を符号列化し、その符号化処理され
た出力信号によってゲート信号を発生させ、受信信号の
振幅の形状を大幅に変形させることなく表示器内に映像
表示させることができ、操作員の識別も落とさないよう
にできる効果がある。
第１図は本発明によるソーナー表示処理装置の一実施例
を示すブロック図、第２図は第１図の各部の波形例を示
す波形図、第３図は従来の表示処理装置の一例を示すブ
ロック図、第４図は第３図の各部の波形例を示す波形図
である。 １・・・・短時間検波・積分回路、２・・・・符号回路
、３・・・・符号遅延回路、４・・・・乗算回路１．５
・・・・加算回路、６・・・・ゲート回路、
を示すブロック図、第２図は第１図の各部の波形例を示
す波形図、第３図は従来の表示処理装置の一例を示すブ
ロック図、第４図は第３図の各部の波形例を示す波形図
である。 １・・・・短時間検波・積分回路、２・・・・符号回路
、３・・・・符号遅延回路、４・・・・乗算回路１．５
・・・・加算回路、６・・・・ゲート回路、
Claims (1)
- アクテイブソーナー受信装置において、短時間の時定数
で積分された検波信号を受け、決められたスレッショル
ドレベル以上の信号を符号化する符号回路と、との符号
回路の出力を遅延する第１の遅延回路と、この第１の遅
延回路の各々の遅延出力信号に係数を乗する乗算回路と
、この乗算回路の出力を加える加算回路と、この加算回
路の出力レベルの規定値以上の場合に一定期間ゲートを
閉じるゲート回路と、前記短時間の時定数で積分された
検波信号を遅延させその遅延出力を前記ゲート回路に供
給する第２の遅延回路とを有することを特徴とするソー
ナー表示処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20692289A JPH0371079A (ja) | 1989-08-11 | 1989-08-11 | ソーナー表示処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20692289A JPH0371079A (ja) | 1989-08-11 | 1989-08-11 | ソーナー表示処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0371079A true JPH0371079A (ja) | 1991-03-26 |
Family
ID=16531304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20692289A Pending JPH0371079A (ja) | 1989-08-11 | 1989-08-11 | ソーナー表示処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0371079A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030073382A (ko) * | 2002-03-11 | 2003-09-19 | 성재경 | 여닫이 문의 경첩취부 방법 및 그 장치. |
-
1989
- 1989-08-11 JP JP20692289A patent/JPH0371079A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030073382A (ko) * | 2002-03-11 | 2003-09-19 | 성재경 | 여닫이 문의 경첩취부 방법 및 그 장치. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0275416B1 (en) | Method for enhancing the quality of coded speech | |
| EP0592196B1 (en) | Noise eliminating circuits | |
| CA2138810A1 (en) | Method of and Apparatus for Identifying a System with Adaptive Filter | |
| CA2109412A1 (en) | Method and Apparatus for Estimating Signal Weighting Parameters in a Receiver | |
| EP0584912A1 (en) | Receiver using a matched filter and a median filter | |
| JPH07105692B2 (ja) | パルス状雑音検出回路及びそれを具えるパルス状雑音抑圧回路 | |
| KR920704502A (ko) | 비디오 신호 잡음 감소 시스템 | |
| EP0362595A3 (en) | Image binarization apparatus | |
| EP0740465A3 (en) | Video signal processing apparatus with noise reduction and edge enhancement | |
| CA2290859A1 (en) | Speech encoding method and speech encoding system | |
| JPH06152548A (ja) | 信号識別回路 | |
| JPH0371079A (ja) | ソーナー表示処理装置 | |
| US5936681A (en) | Video display monitor employing image interpolation | |
| EP0574117A1 (en) | Discriminating and suppressing incoming signal noise | |
| US6754337B2 (en) | Telephone having four VAD circuits | |
| JPH0590899A (ja) | デイジタル音声信号の周波数応答に作用する回路装置 | |
| US4363130A (en) | Binary digital communication system | |
| US3488446A (en) | Apparatus for deriving pitch information from a speech wave | |
| US4458269A (en) | Sampling arrangement for a television ghost signal cancellation system | |
| WO2003065693A2 (en) | Analog voice activity detector for telephone | |
| JP2793520B2 (ja) | 有音判定回路 | |
| KR970002195B1 (ko) | 디지탈기기의 음소거장치 및 음소거 제어방법 | |
| JPH01314477A (ja) | ビデオ信号のノイズ低減回路 | |
| CA2132142A1 (en) | Noise Reducing Apparatus | |
| JPS62197776A (ja) | 目標信号検出回路 |