JPH0371740A - 符号誤り付加回路 - Google Patents

符号誤り付加回路

Info

Publication number
JPH0371740A
JPH0371740A JP20827789A JP20827789A JPH0371740A JP H0371740 A JPH0371740 A JP H0371740A JP 20827789 A JP20827789 A JP 20827789A JP 20827789 A JP20827789 A JP 20827789A JP H0371740 A JPH0371740 A JP H0371740A
Authority
JP
Japan
Prior art keywords
code
circuit
signal
output
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20827789A
Other languages
English (en)
Inventor
Keiji Nakamura
中村 恵治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20827789A priority Critical patent/JPH0371740A/ja
Publication of JPH0371740A publication Critical patent/JPH0371740A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル伝送装置の符号誤り試験に用いる符
号誤り付加回路に関する。
〔従来の技術〕
従来、この種の符号誤り付加回路を備えた符号誤り率特
性試験装置においては、伝送路を含めた伝送装置の符号
誤り率を測定する機能に加えて、試験装置の送信側から
一定の率の符号誤りを付加した信号を送信し、伝送装置
を通り試験装置の受信側にて送信側と同一の符号誤り率
で検出されることを検出する機能を有するものがある。
第2図はその符号誤り付加回路の一例である。
図において、符号データ人力1に人力された符号データ
は排他的論理和ゲートからなる反転回路6の一方の入力
端に入力される。また、クロック人力2に人力されたク
ロック信号は、カウンタ8においてカウントされ、所要
カウント毎に前記反転回路6の他方の入力端に入力され
る。そして、反転回路6から送信符号出カフAに出力さ
れる信号は、第3図(a)のように、カウンタ8で決定
される間隔に応じて等間隔で発生されるパルスにより符
号が反転され、一定の符号誤り率として送信が行われる
。
この場合、間隔T1発生符号誤り率E、ピットレー)B
(b/s)との間には、E=17B−Tの関係がある。
〔発明が解決しようとする課題] 上述した従来の符号誤り付加回路では、符号誤りを発生
させるパルスを、カウンタ8から等間隔で出力させてい
るため、このカウンタ8によって決定される誤り率しか
発生することができない。
このため、伝送装置においてランダムに発生される符号
誤りの評価試験には充分ではないという問題がある。
本発明の目的はランダムな間隔の符号誤りを発生するこ
とができる回路を提供することにある。
〔課題を解決するための手段〕
本発明の符号誤り付加回路は、符号データを反転回路に
より反転して符号誤りを得るようにした構成に、クロッ
ク信号をカウントするカウンタと、擬似ランダム符号を
発生する擬似ランダム符号発生回路と、カウンタからの
出力と擬似ランダム符号発生回路からの出力とが一致し
たときに反転回路の他方の入力端に信号を入力させる比
較回路とを設けている。
〔作用〕
この構成では、カウンタの出力と擬似ランダム符号発生
回路からの出力とが一致したときに、符号誤りを得る反
転回路に信号を人力させるので、ランダムな間隔の誤り
符号を発生することが可能となり、伝送装置におけるラ
ンダムな符号誤りの評価試験が実現できる。
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例のブロック回路図である。図
において、符号データ人力lに入力された符号データは
排他的論理和ゲートからなる反転回路6の一方の入力端
に入力される。また、クロック人力2に入力されたクロ
ック信号はカウンタ3においてカウントされ、多数桁信
号として比較回路4に出力される。この比較回路4には
、擬似ランダム符号(以下、PN符号と称する)によっ
て定められるランダムな間隔の信号を発生するPN符号
発生回路5の出力が多数桁信号として入力されている。
そして、比較回路4ではPN符号発生回路5の出力と、
カウンタ3との出力を比較し、カウンタ3がPN符号発
生回路5の出力と一致する値までカウントしたときに、
パルス信号を前記反転回路6の他方の入力端に入力する
。
なお、このパルスはリセットパルスとしてカウンタ3を
リセットし、同時にPN符号発生回路5では次のPN符
号信号を出力させる。
したがって、この回路では、符号データは反転回路6に
おいて、ランダムな間隔のパルスによって反転され、間
隔が一定しない誤り符号として送信符号出カフから出力
される。この場合、第3図(b)のように、符号誤り間
隔はPN符号に対応してTI、Tz 、T3 、Tsの
ように変化され、PN符号を2N−1の周期で段数Nの
M系列符号とした場合、発生間隔はn / Bとなる(
nは1〜2)l−1の間のランダムな値)。
符号誤り率は、繰り返し周期が1+2+3+・・・+2
’−1=1/2・ (2’−1)  ・2Nとなり、発
生する符号誤りパルスは2’−1個となる。したがって
、符号誤り率Eは、 E=2’  −1/ 1/2・(2’  −1)  ・
2N=1/2’引 となる。
例えば、PH10段を設定したときには、符号誤り率E
は、E= 6.IX 10−’となる。
(発明の効果〕 以上説明したように本発明は、クロック信号をカウント
するカウンタからの出力と、擬似ランダム符号を発生す
る擬似ランダム符号発生回路からの出力とが一致したと
きに比較回路から反転回路に信号を入力させるように構
成しているので、ランダムな間隔の誤り符号を発生する
ことができ、伝送装置におけるランダムな符号誤りの評
価試験を行って、実際の伝送符号誤りに近い状態での評
価を実現できる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック構成国、第2図は
従来の符号誤り付加回路のブロック措或図、第3図(a
)及び(b)はそれぞれ従来1本発明の各誤り符号パル
スを示すタイムチャートである。 1・・・符号データ入力、2・・・クロ・ンク入力、3
・・・カウンタ、4・・・比較回路、5・・・PN符号
発生回路、6・・・反転回路、7.7A・・・送信符号
出力、8・・・カウンタ。 f干ぢテータ入、力 第2 、g!誦弓とカ

Claims (1)

    【特許請求の範囲】
  1. 1、符号データを反転回路の一方の入力端に入力し、こ
    の符号データを反転回路の他方の入力端に入力した信号
    で反転して符号誤りを得るようにした符号誤り付加回路
    において、クロック信号をカウントするカウンタと、擬
    似ランダム符号を発生する擬似ランダム符号発生回路と
    、前記カウンタからの出力と擬似ランダム符号発生回路
    からの出力とが一致したときに前記反転回路の他方の入
    力端に信号を入力させる比較回路とを備えることを特徴
    とする符号誤り付加回路。
JP20827789A 1989-08-11 1989-08-11 符号誤り付加回路 Pending JPH0371740A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20827789A JPH0371740A (ja) 1989-08-11 1989-08-11 符号誤り付加回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20827789A JPH0371740A (ja) 1989-08-11 1989-08-11 符号誤り付加回路

Publications (1)

Publication Number Publication Date
JPH0371740A true JPH0371740A (ja) 1991-03-27

Family

ID=16553576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20827789A Pending JPH0371740A (ja) 1989-08-11 1989-08-11 符号誤り付加回路

Country Status (1)

Country Link
JP (1) JPH0371740A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1130865A4 (en) * 1998-11-11 2005-09-28 Kenwood Corp ADDRESS SWITCHING WITH HEAD ERRORS

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157621A (en) * 1981-03-24 1982-09-29 Nec Corp Digital error generating circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157621A (en) * 1981-03-24 1982-09-29 Nec Corp Digital error generating circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1130865A4 (en) * 1998-11-11 2005-09-28 Kenwood Corp ADDRESS SWITCHING WITH HEAD ERRORS

Similar Documents

Publication Publication Date Title
US6097674A (en) Method for measuring time and structure therefor
KR920005171A (ko) 테스트 모드 진입을 위한 연속적으로 클럭크된 호출 코드들을 가진 반도체 메모리
US3582882A (en) Randomness monitor
US5686846A (en) Time duration trigger
US3675127A (en) Gated-clock time measurement apparatus including granularity error elimination
RU2132573C1 (ru) Кодоимпульсное передающее устройство
JP3146297B2 (ja) 伝送特性測定装置
CA1215485A (en) Ringing generator testing arrangement for a digital telephone network
RU2279184C2 (ru) Устройство для детектирования ошибок
JPH04192830A (ja) 試験装置
RU2276835C1 (ru) Устройство для детектирования ошибок
SU799119A1 (ru) Дискриминатор временного положени СигНАлОВ
JPH0392777A (ja) クロック評価装置
RU1777118C (ru) Измеритель временных интервалов
SU737899A1 (ru) Устройство дл автоматического измерени статистических характеристик случайных погрешностей цифровых приборов
SU888123A1 (ru) Устройство дл контрол цифровых объектов
SU957121A1 (ru) Измеритель средней частоты следовани импульсов
SU1038941A1 (ru) Генератор случайных импульсов
KR920005922B1 (ko) 다이얼펄스 측정회로
JPH03102266A (ja) パルス幅測定器
RU2028628C1 (ru) Способ измерения частоты низкочастотных колебаний и устройство для его осуществления
SU447635A1 (ru) Цифровой частомер
JPH03226002A (ja) 誤り発生回路
SU843282A1 (ru) Устройство дл моделировани дискрет-НОгО КАНАлА СВ зи
SU742819A1 (ru) Измеритель скважности последовательности пр моугольных импульсов