JPH0372641A - Ｉｃ実装構造及びその実装方法 - Google Patents

Ｉｃ実装構造及びその実装方法

Info

Publication number
JPH0372641A
JPH0372641A JP2090276A JP9027690A JPH0372641A JP H0372641 A JPH0372641 A JP H0372641A JP 2090276 A JP2090276 A JP 2090276A JP 9027690 A JP9027690 A JP 9027690A JP H0372641 A JPH0372641 A JP H0372641A
Authority
JP
Japan
Prior art keywords
bonding
ball
chip
pattern
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2090276A
Other languages
English (en)
Inventor
Masayuki Oi
大井　政幸
Shingo Ichikawa
新吾 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Publication of JPH0372641A publication Critical patent/JPH0372641A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5434—Dispositions of bond wires the connected ends being on auxiliary connecting means on bond pads, e.g. on other bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＩＣチップのパッド電極と回路基板上のパタ
ーン間をワイヤーボンディングする場合の実装構造及び
その実装方法に関するものである。
〔従来の技術〕
第２図は従来のＩＣ実装構造を示す断面図である。同図
において、１は回路基板、２はメモリーあるいは論理回
路等を形成したＩＣチップ、３は前記回路基板１に該Ｉ
Ｃチップ２を固定するための接着剤、４は前記回路基板
ｌ上に形成したパターン、５は前記ＩＣチップ２に形成
したパッド電極、６は該バット電極５と前記パターン４
との電気的接続を威す金線等の接続リードである。
このように、従来のＩＣ実装構造では前記パッド電極５
に第１ボンディングとしてボールボンディングし、次に
前記パターン４上に第２ボンディングとしてステッチボ
ンディングをして両者の電気的接続を威していた。
第３図は第２図に示すＩＣチップ２をパターン４にワイ
ヤーボンディングした実装構造を示す部分平面図であり
、１辺に各々２０個のパッド電極５を備えたＩＣチップ
２を事例としたサイズを示すものである。
すなわちパターン４はステッチボンディングを行うため
ボンブイイブ部４ａの形状を大きくする必要がある。こ
のため１辺のパターン領域のサイズは、例えば４９００
μｍとなり、さらにモールドするための実装領域は６０
４０μｍ程度となる。
第４図は第３図の実装構造に樹脂モールドを行ったＩＣ
実装装置を示すものであり、第４図（ａ）はモールドさ
れたＩＣ実装装置の平面図、第４図（ｂ）は側面図であ
る。
図示のごとく回路基板１上に形成される樹脂封止部１０
のサイズは平面形状が６０４０μｍ角で、その厚さは６
００μｍとなる。
〔発明が解決しようとする課題） 従来のＩＣ実装構造は以上のうに権威されているので、
第１ボンディングであるボールボンディングでは接続リ
ード６がＩＣチップ２の表面に対してほぼ垂直に立ち上
がるため、該ＩＣチップ２の上面からの前記接続リード
６のループ高さが１２０ないし１３０μｍと高くなり、
これを樹脂封止した後の、ＩＣ実装装置の厚みを小さく
できないという欠点があった。
更に図示のごとく前記接続リード６をＩＣチップ２にボ
ールボンディングした後、接続リード６を引張ってパタ
ーン４上にステッチボンディングを行うが、このステッ
チボンディングの位置がＩＣチップ２の位置に近すぎる
とループを形成したり接続リード６がＩＣチップ２のコ
ーナーに接触する、所謂ショルダータッチが発生する。
このた接続めリード６をある程度ゆるやかに引張ってボ
ンディングを行う必要があるため第２図に示すごとく第
１ボンディングを行うパッド電極５を第２ボンディング
を行うパターン４との距離を８００μｍ以上にする必要
があり、これを樹脂封止した後のＩＣ実装装置の外径が
大きくなってしまうという欠点もあった。
また、前記ループ高さを低くする方法として、ボールボ
ンディングからステッチボンディングに向かう時に前記
接続リード６を強く引張ることによって第２図の破線で
示すような軌跡で前記接続リード６を接続することが考
えられるが、この方法では前記接続リード６のループ高
さを９０μｍ程度まで低くすることは可能であるが、パ
ッド電極５上に接続されたボンドボール上部で前記接続
リード６が急激に倒されるために該接続リード６の破断
強度が低下してしまう。この結果実装封止後の経時変化
により不良が発生し信頼性上問題になるため、実装構造
の薄型化に限界があるという欠点があった。
本発明の目的は、コストアップすることなく、高信頼性
を有し、かつ実装構造の小型化及び薄型化が可能なＩＣ
実装構造及びその実装方法を提供するものである。
〔課題を解決するための手段〕
上記目的を達成するための本発明の要旨は下記の通りで
ある。
ＩＣチップを回路基板上に接着し、前記ＩＣチップのパ
ッド電極と前記回路基板上のパターンとをワイヤーボン
ディングするＩＣ実装構造において、前記回路基板上の
パターンに第１ボンディングとしてボールボンディング
すると共にＩＣチップ上のパッド電極に第２ボンディン
グとして非ボールボンディングを行うことを特徴とする
。
又前記第２ボンディングとしての非ボールボンディング
はステッチボンディングであることを特徴とする。
又第２ボンディングとしてステッチボンディングを行う
請求項２記載のＩＣ実装構造に於いて、ボンダーを用い
てステッチボンディングを行うとともに前記ボンダーに
備えられたボンディングキャピラリーの先端部にはフェ
ース角度θが形成され、該フェース角度θを有するキャ
ピラリーにてステッチボンディングを行うことを特徴と
する請求 於けるフェース角度θが２゜〜１５″であることを特徴
とする。
又前記第２ボンディングとしての非ボールボンディング
はＩＣチップのパッド電極上に予め形成されたボール電
極上に金線を熱圧着してなることを特徴とする。
又ＩＣチップを回路基板上に接着し、前記ＩＣチップの
パッド電極と前記回路基板上のパターンとをワイヤーボ
ンディングするＩＣ実装に於いて、前記ＩＣＣランプッ
ド電極上に金ボール電極を形成する第１工程と、前記回
路基板のパターンに金線の一端をボールボンディングす
る第２工程と、前記バンド電極上の金ボール電極に金線
の他端を熱圧着する第３工程よりなることを特徴とする
。
〔作用〕
第５図は本発明に於けるＩＣ実装構造の概念を示す断面
図であり、第２図と同一部材には同一番号を付し説明を
省略する。前記第２図に示す従来例と異なるところは、
接続リード６はパターン４上にボールボンディングを行
ない、次にパッド電極５上に第２ボンディングとして非
ボールボンディングを行なう点である。
尚、上記実施例ではＩｃチップ２は回路基板１上に接着
されているが、該回路基板１の代わりにリードフレーム
あるいは半導体基板を使用しても良い。
上記のごとく、本発明によれば回路基板上のパターンに
ループ高さを伴なうボールボンディングをすると共にＩ
Ｃチップ上のパッド電極にループ高さをほとんど必要と
しない非ボールボンディングするので、前記ＩＣチップ
の上面からの接続リドのループ高さを７０μｍ以下に設
定することが可能になった。
〔実施例〕
第１実施例 第１図は本発明の第１実施例を示すＩＣ実装構造の要部
断面図であり、本実施例は接続リード６をパターン４上
に第１ボンディングとしてボールボンディングを行い、
次にパッド電極５上に第２ボンディングとしてステッチ
ボンデを行ったものである。図示のごとく実装状態での
各部のサイズは、パターン４からの接続リード６のルー
プ高さはバラツキを考慮しても最大４００μｍとなり、
又第１ボンディング位置と第２ボンディング位置との距
離は５００μｍ以下となった。
第６図は第１図に示すＩＣチップ２をパターン４にワイ
ヤーボンディングした実装構造を示す部分平面図であり
、前記第３図と同様に１辺のパッド電極５の数を各々２
０個とした事例のサイズを示すものである。
すなわちパターン４のボンディング部４ｂの形状は、ボ
ールボンディングを行うための小さな面積でよいため１
辺のパターン領域のサイズは３９００ｌＩｍとなり、更
にモールドするための実装領域は４５００μｍとなる。
すなわち第６図に示す本発明のパターンサイズは第３図
に示した従来のパターンサイズに比べて約２０％に小型
化されている。
更に第７図は第６図の実装構造に樹脂モールドを行った
ＩＣ実装装置を示すものであり、第７図（ａ）はモール
ドされたＩＣ実装装置の平面図、第７図（ｂ）は側面図
である。
図示のごとく回路基板１上に形成された樹脂封止部１ｌ
のサイズは平面形状が４５００μｍ角で、その厚さは４
５０μｍとなる。
すなわち第７図に示す本発明の樹脂封止部１１のサイズ
は前記第４図に示した従来の樹脂封止部１０に比べて面
積で約５５％、厚さで約７０％に小型化されている。
また、前記パッド電極５上にステッチボンディングを良
好に行うためには、該パッド電極５の面状態に最適なボ
ンディングキャピラリーを使用する必要がある。
第８図は、従来のボンディングキャピラリーの要部断面
図であり、先端部７の形状がフラットになっている。こ
のような先端部の形状が、フラットなボンディングキャ
ピラリーを用いて前記パッド電極５の面上にステッチボ
ンディングを行ったところ、パッド電極５の面と接続リ
ード６との応力集中が不充分となり良好なボンディング
性が得られないばかりでなく、前記パッド電極の周辺部
のパッシベーション膜を破壊するという問題があった。
第９図は本発明を実施する際に使用したボンディングキ
ャピラリー先端部の形状を示す要部断面図である。第８
図に示す従来構造と異なる部分はボンディングキャピラ
リーの先端部７にフェース角度θを設けたことである。
このフェース角度θを設けることにより、パッド電極５
の面と接続リトロとの応力集中が得られ充分なボンディ
ング特性をうることかできた。
尚、前記フェース角度θの条件としては、パッド電極５
が硬い状態の場合には前記フェース角度θを外側に向っ
て２０程度に設定すると良好なボンディング性が得られ
、また前記パッド電極５が柔らかい状態の場合には前記
フェース角度θを外側に向って最大１５゛程度まで大き
くすると同様に良好なボンディング性が得られた。
第２実施例 第１０図は本発明の第２実施例を示すＩＣ実装構造の要
部断面図であり、本実施例はＩＣチップ２のパッド電極
５上に予め金ボール電極５ａを形成しておき、前記パタ
ーン４に第１ボンディングとしてボールボンディングさ
れた接続リード６の１ 他端を前記パッド電極５上に形成された金ボール電極５
ａに第２ボンディングとして熱圧着したものである。
次に第１０図に示す接続方法を第１１図により更に詳し
く説明する。
第１１図（イ）〜（ニ）は本実施例に於けるＩＣチップ
２とパターン４との接続工程を示す要部断面図である。
第１１図（イ）は予備工程であり、接続リード６を構成
する金線（以後金線６と記す）の先端に金ボール６ａを
形成したキャピラリ２０を矢印のごと＜ＩＣチップ２の
パッド電極５上に降下させる。
第１１図（ロ）は金ボール電極を形成する第１工程であ
り、第２ボンディングされるパッド電極５上に矢印で示
すごとくキャピラリー２０を上下させてボールボンディ
ングを行った後に金線６を切断して金ボール電極５ａを
形成する。
第１１図（ハ）は第１ボンディングを行う第２工程であ
り、パターン４に金ボール６ａを再形、威した金線６の
一端をボールボンディングした後、２ 矢印で示すごとくキャピラリー２０をパッド電極５上に
移動させる。
第１１図（ニ）は第２ボンディングを行う第３工程であ
り、前記パッド電極５上に形成された金ボール電極５ａ
に金線６の他端を前述した熱圧着によりボンディングす
る。
以上の４工程によってＩＣチップ２のパッド電極５とパ
ターン４間のワイヤーボンディングが終了する。そして
、第１１図（ニ）に矢印で示すごとく金線６の先端に金
ボール６ａが再形成されたキャピラリー２０が上昇して
第１１図（イ〉に示すごとく次のパッド電極５上に移動
することにより２組目のパッド電極とパターン間のワイ
ヤーボンディングを開始する。そして、上記４工程を繰
返しながら必要な数のパッド電極とパターン間接続を行
うことが出来る。
上記第１１図（ニ）の第３工程では、金線６の他端をパ
ッド電極５上に形成された金ボール電極５ａに対して温
度１５０（’Ｃ）、加重５０〔ｇ）、ｕｓパワー〇の熱
圧着により接続した。
又第１１図では、４工程のボンディング条件をシーケン
シャルに切り換えながら順次パ・ンド電極間をワイヤー
ボンディングしていく方法を示めしたが、これに限定さ
れるものではなくすべてのパッド電極５上に予め金ボー
ル電極５ａを形成し、しかる後に第１１図（ハ）、（ニ
）に示す第２工程、第３工程を繰り返すことによってバ
・ンド電極５とパターン４間のワイヤーボンディングを
行うことも可能であり、更にパッド電極５上の金ボール
電極５ａの形成はボールボンディング以外の手法を用い
て形成してもよい。
〔発明の効果］ 以上の説明で明らかなように、本発明によれば回路基板
上のパターンにループ高さを伴うボールボンディングを
すると共にＩＣチップ上のバンド電極にループ高さをほ
とんど必要としないステ・ンチボンディング等の非ボー
ルボンディングするので、前記ＩＣチップの上面からの
接続リードのループ高さを従来に比して低く設定するこ
とが可能になった。
又回路基板上のパターン形状はボールボンディングに必
要な面積でよいため従来のステッチボンディング用とし
て巾広に形成されたパターンに比べて著しく小型化出来
るとともに、第１ボンディング位置と第２ボンディング
位置間の距離を近ずけることが可能となる。
この結果、樹脂封止されたＩＣ実装装置の外径形状を著
しく小型、薄型化することが出来た。
更に従来問題となっていた低ループボンディング時に於
ける接続リードの破断強度の低下が見られないため、実
装封止後の経時変化による不良の発生がない高信頼性を
有する実装構造が得られる。
又本発明は従来使用していたボンディングキャピラリー
の先端部の形状の変更や、ワイヤーボンディング工程の
一部変更のみで実施できるので実装コストのアップは無
い。以上のことから、実装構造の薄型化及び信頼性の面
に於いて大きな効果がある。
【図面の簡単な説明】
第１図、第５図、第１０図は本発明のＩＣ実装置５ ６ 構造を示す要部断面図、第２図は従来のＩＣ実装、構造
を示す要部断面図、第３は本発明のＩＣ実装構造を示す
部分平面図、第６図は従来のＩＣ実装構造を示す部分平
面図、第７図は本発明のＩＣ実装の平面図及び側面図、
第４図は従来のＩＣ実装装置の平面図及び側面図、第８
図は従来のボンディングキャピラリーの部分断面図、第
９図は本発明のボンディングキャピラリーの部分断面図
、第１１図（イ）〜（ニ）は本発明のＩＣ実装方法を示
す各工程図である。 １　・　・　・ ２　・　・　・ ４　・　・　・ ５　・　・　・ ５　ａ　・　・ ６　・　・　・ 回路基板、 ＩＣチップ、 パターン、 パッド電極、 ・金ボール電極、 接続リード、 第 ６ 図 第 図 第 ４ 図 第 図 第 図 第 Ｇ 図 い） （ハ） 第 １ 図 第 １ 図 （ロ） （、−）

Claims (6)

    【特許請求の範囲】
  1. （１）ＩＣチップを回路基板上に接着し、前記ＩＣチッ
    プのパッド電極と前記回路基板上のパターンとをワイヤ
    ーボンディングするＩＣ実装構造において、前記回路基
    板上のパターンに第１ボンディングとしてボールボンデ
    すると共に前記ＩＣチップ上のパッド電極に第２ボンデ
    ィングとして非ボールボンディングを行うことを特徴と
    するＩＣ実装構造。
  2. （２）前記第２ボンディングとしての非ボールボンディ
    ングはステッチボンディングであることを特徴とする請
    求項１記載のＩＣ実装構造。
  3. （３）第２ボンディングとしてステッチボンディングを
    行う請求項２記載のＩＣ実装構造に於いて、ボンダーを
    用いてステッチボンディングを行うとともに前記ボンダ
    ーに備えられたボンディングキャピラリーの先端部には
    フェース角度θが形成され、該フェース角度θを有する
    キャピラリーによってステッチボンディングを行うこと
    を特徴とするＩＣ実装方法。
  4. （４）請求項３記載のボンディングキャピラリーに於け
    るフェース角度θが２０〜１５゜であることを特徴とす
    るＩＣ実装方法。
  5. （５）前記第２ボンディングとしての非ボールボンディ
    ングはＩＣチップのパッド電極上に予め形成されたボー
    ル電極上に金線を熱圧着してなることを特徴とする請求
    項１記載のＩＣ実装構造。
  6. （６）ＩＣチップを回路基板上に接着し、前記ＩＣチッ
    プのパッド電極と前記回路基板上のパターンとをワイヤ
    ーボンディングするＩＣ実装構造に於いて、前記ＩＣチ
    ップのパッド電極上に金ボール電極を形成する第１工程
    と、前記回路基板のパターンに金線の一端をボールボン
    ディングする第２工程と、前記パッド電極上の金ボール
    電極に金線の他端を熱圧着する第３工程よりなることを
    特徴とするＩＣ実装方法。
JP2090276A 1989-05-09 1990-04-06 Ｉｃ実装構造及びその実装方法 Pending JPH0372641A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-115880 1989-05-09
JP11588089 1989-05-09

Publications (1)

Publication Number Publication Date
JPH0372641A true JPH0372641A (ja) 1991-03-27

Family

ID=14673461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2090276A Pending JPH0372641A (ja) 1989-05-09 1990-04-06 Ｉｃ実装構造及びその実装方法

Country Status (2)

Country Link
EP (1) EP0397426A2 (ja)
JP (1) JPH0372641A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005000653A (ja) * 2003-05-21 2005-01-06 Arkray Inc 穿刺装置
JP2006114879A (ja) * 2004-09-16 2006-04-27 Sharp Corp 光半導体装置および電子機器
JP2007036019A (ja) * 2005-07-28 2007-02-08 Sharp Corp 光半導体装置および電子機器
US7425727B2 (en) 2004-09-16 2008-09-16 Sharp Kabushiki Kaisha Optical semiconductor device, method for fabricating the same, lead frame and electronic equipment
JP2013175699A (ja) * 2011-08-26 2013-09-05 Rohm Co Ltd 半導体装置およびその製造方法
JP2015026857A (ja) * 2009-09-11 2015-02-05 ローム株式会社 半導体装置およびその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328079A (en) * 1993-03-19 1994-07-12 National Semiconductor Corporation Method of and arrangement for bond wire connecting together certain integrated circuit components
KR980005922A (ko) * 1995-06-28 1998-03-30 윌리엄 이. 힐러 낮은 루프 와이어 본딩
US5874354A (en) * 1995-09-26 1999-02-23 Siemens Aktiengesellschaft Method for electrically connecting a semiconductor chip to at least one contact surface and smart card module and smart card produced by the method
DE19535775C2 (de) * 1995-09-26 2000-06-21 Siemens Ag Verfahren zum elektrischen Verbinden eines Kontaktfeldes eines Halbleiterchips mit zumindest einer Kontaktfläche sowie danach hergestellte Chipkarte
WO1998021780A2 (de) * 1996-11-11 1998-05-22 Siemens Aktiengesellschaft Verbindung zwischen zwei kontaktflächen und verfahren zum herstellen einer solchen verbindung
JP3765952B2 (ja) * 1999-10-19 2006-04-12 富士通株式会社 半導体装置
WO2002078080A1 (en) 2001-03-23 2002-10-03 Koninklijke Philips Electronics N.V. Chip module with bond-wire connections with small loop height
WO2002082527A1 (en) * 2001-04-05 2002-10-17 Stmicroelectronics Pte Ltd Method of forming electrical connections
US7404513B2 (en) 2004-12-30 2008-07-29 Texas Instruments Incorporated Wire bonds having pressure-absorbing balls

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005000653A (ja) * 2003-05-21 2005-01-06 Arkray Inc 穿刺装置
JP2006114879A (ja) * 2004-09-16 2006-04-27 Sharp Corp 光半導体装置および電子機器
US7425727B2 (en) 2004-09-16 2008-09-16 Sharp Kabushiki Kaisha Optical semiconductor device, method for fabricating the same, lead frame and electronic equipment
JP2007036019A (ja) * 2005-07-28 2007-02-08 Sharp Corp 光半導体装置および電子機器
JP2015026857A (ja) * 2009-09-11 2015-02-05 ローム株式会社 半導体装置およびその製造方法
US9543239B2 (en) 2009-09-11 2017-01-10 Rohm Co., Ltd. Semiconductor device and production method therefor
US9837373B2 (en) 2009-09-11 2017-12-05 Rohm Co., Ltd. Semiconductor device and production method therefor
JP2013175699A (ja) * 2011-08-26 2013-09-05 Rohm Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP0397426A2 (en) 1990-11-14

Similar Documents

Publication Publication Date Title
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US5917242A (en) Combination of semiconductor interconnect
US5172851A (en) Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
US20030230796A1 (en) Stacked die semiconductor device
US20020137327A1 (en) Semiconductor device and manufacturing method thereof.
KR20010039554A (ko) 반도체 장치
JPH0394438A (ja) 半導体チップモジュール
EP0397426A2 (en) IC packaging structure and packaging method
CN100430176C (zh) 使第一装置与第二装置电连接的方法及电连接件
US20070007633A1 (en) Lead frame, resin-encapsulated semiconductor device, and method of producing the same
US20060049523A1 (en) Wire-bonding method for connecting wire-bond pads and chip and the structure formed thereby
JP3869562B2 (ja) 半導体装置の製造方法
JP3378809B2 (ja) 半導体装置
JPH07101698B2 (ja) 樹脂封止型半導体装置の製造方法
US20030222338A1 (en) Reverse wire bonding techniques
JPH05211192A (ja) 半導体装置のワイヤボンディング方法
JP3172472B2 (ja) 半導体装置
JP2003100988A (ja) 半導体装置およびその製造方法
JP3172473B2 (ja) 半導体装置
US4974054A (en) Resin molded semiconductor device
JPH04255237A (ja) 半導体装置の製造方法
JPH08181165A (ja) 半導体集積回路
JPH07183303A (ja) バンプ電極の形成方法およびバンプ電極を含む半導体装置の製造方法
JP2681145B2 (ja) 樹脂封止半導体装置
JP2005150294A (ja) 半導体装置およびその製造方法