JPH0373032U - - Google Patents

Description

【図面の簡単な説明】

第１図はこの考案の１つの実施例に係るプリセ
ツトメモリ付受信機を示すブロツク図、第２図は
第１図中のマイクロコンピユータのＲＡＭに格納
されたデータの説明図、第３図は第１図中のマイ
クロコンピユータの動作を示すフローチヤート、
第４図は２つのチヤンネルキーの同時操作の判断
タイミングを説明する説明図、第５図は第３図の
変形例を示すフローチヤート、第６図は第３図の
他の変形例を示すフローチヤートである。 主な符号の説明、１２……周波数シンセサイザ
式受信部、１４……マイクロコンピユータ、１８
……操作部、２２，２４，２６……チヤンネルキ
ー、３２……メモリキー。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 同調制御信号に基づき電子同調を行う周波
   数シンセサイザ式受信手段と、プリセツト受信用
   の周波数データを複数チヤンネル分記憶するプリ
   セツトメモリと、チヤンネル別に設けられたチヤ
   ンネル選択操作手段と、プリセツトメモリへの書
   き込みモードを設定する書き込みモード設定操作
   手段と、を含むプリセツトメモリ付受信機におい
   て、 チヤンネル選択操作手段に対する２つの同時操
   作を検出する同時操作検出手段と、 同時操作検出手段で同時操作が検出されたとき
   、同時操作された２つのチヤンネル間でプリセツ
   トメモリの周波数データを相互交換させる周波数
   データ相互交換手段と、 を設けたことを特徴とするプリセツトメモリ付受
   信機。 (2) 周波数データ交換手段は、同時操作検出手
   段で同時操作が検出され、かつ、書き込みモード
   設定操作手段が操作されたときに周波数データの
   相互交換を行うようにしたこと、を特徴とする請
   求項１記載のプリセツトメモリ付受信機。