JPH0373172B2 - - Google Patents
Info
- Publication number
- JPH0373172B2 JPH0373172B2 JP60187014A JP18701485A JPH0373172B2 JP H0373172 B2 JPH0373172 B2 JP H0373172B2 JP 60187014 A JP60187014 A JP 60187014A JP 18701485 A JP18701485 A JP 18701485A JP H0373172 B2 JPH0373172 B2 JP H0373172B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- output
- turned
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 29
- 230000035939 shock Effects 0.000 claims description 15
- 230000003321 amplification Effects 0.000 claims description 11
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 11
- 230000002265 prevention Effects 0.000 claims description 9
- 238000007599 discharging Methods 0.000 claims description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000087 stabilizing effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は音響用電力増幅回路に係り、特に単一
電源形SEPP(Single Ended Push−Pull)増幅
回路の電源オフ時シヨツク音防止回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an acoustic power amplifier circuit, and more particularly to a shock noise prevention circuit when the power is turned off for a single power supply type SEPP (Single Ended Push-Pull) amplifier circuit.
〔発明の技術的背景〕
この種の単一電源形SEPP増幅回路で集積回路
化されたものの従来例を第5図に示している。即
ち、1はプツシユプル形出力増幅回路であり、そ
の入力端子(+)には基準電圧Vrefが印加され、
負帰還(NF)端子(−)と出力端子2との間に
は負帰還用抵抗Rfが接続されており、上記出力
端子2の直流電圧は電源電圧Vccの半分にバイア
スされている。Vcc電源端子3と接地端との間に
は抵抗R1,R2が直列に接続されており、この抵
抗R1,R2の相互接続点にNPN形のトランジスタ
Q1のベースが接続され、このトランジスタQ1の
コレクタは前記電源端子3に接続され、エミツタ
抵抗R3を介したのちカレントミラー回路4の入
力側のNPN形トランジスタQ2を介して接地され
ている。このカレントミラー回路4の出力側の
NPN形トランジスタQ3はエミツタが接地され、
コレクタが抵抗R4を介して前記出力増幅回路1
の負帰還端子(−)に接続されると共にコンデン
サC1を介して接地されている。5は前記抵抗R1,
R2の相互接続点に連なるリツプルフイルタ端子
であり、リツプルフイルタ用コンデンサ6が外付
け接続されている。[Technical Background of the Invention] FIG. 5 shows a conventional example of this type of single power supply type SEPP amplifier circuit integrated into an integrated circuit. That is, 1 is a push-pull type output amplifier circuit, and a reference voltage Vref is applied to its input terminal (+).
A negative feedback resistor R f is connected between the negative feedback (NF) terminal (-) and the output terminal 2, and the DC voltage at the output terminal 2 is biased to half the power supply voltage V cc . Resistors R 1 and R 2 are connected in series between the V cc power supply terminal 3 and the ground terminal, and an NPN type transistor is connected to the interconnection point of the resistors R 1 and R 2 .
The base of transistor Q 1 is connected, and the collector of this transistor Q 1 is connected to the power supply terminal 3 and grounded through emitter resistor R 3 and then through NPN transistor Q 2 on the input side of current mirror circuit 4. There is. The output side of this current mirror circuit 4
The emitter of NPN transistor Q3 is grounded,
The collector is connected to the output amplifier circuit 1 via the resistor R4 .
It is connected to the negative feedback terminal (-) of the terminal and grounded via the capacitor C1 . 5 is the resistance R 1 ,
This is a ripple filter terminal connected to the interconnection point of R2 , and a ripple filter capacitor 6 is externally connected.
さらに、前記電源端子3と接地端との間に抵抗
R5,R6が直列に接続されており、この抵抗R5,
R6の相互接続点はPNP形のトランジスタQ4のベ
ースに接続され、このトランジスタQ4のエミツ
タは前記リツプルフイルタ端子5に接続され、コ
レクタは放電用のNPN形トランジスタQ5のベー
スに接続されている。このトランジスタQ5のエ
ミツタは接地され、コレクタは前記出力増幅回路
1の出力端子2に接続されている。そして、この
出力端子2は出力結合コンデンサ7および負荷回
路(たとえばスピーカコイル)8を介して接地さ
れている。なお、9は電源安定用コンデンサであ
る。 Furthermore, a resistor is provided between the power terminal 3 and the ground terminal.
R 5 and R 6 are connected in series, and this resistance R 5 ,
The interconnection point of R 6 is connected to the base of a PNP type transistor Q 4 , the emitter of this transistor Q 4 is connected to the ripple filter terminal 5, and the collector is connected to the base of an NPN type transistor Q 5 for discharging. has been done. The emitter of this transistor Q5 is grounded, and the collector is connected to the output terminal 2 of the output amplifier circuit 1. This output terminal 2 is grounded via an output coupling capacitor 7 and a load circuit (for example, a speaker coil) 8. Note that 9 is a power supply stabilizing capacitor.
上記構成のSEPP回路において、リツプルフイ
ルタ用コンデンサ6が充電されているとすれば、
リツプルフイルタ端子5の直流電位は抵抗R1,
R2の抵抗値比と電源電圧Vccとによつて決定さ
れ、上記抵抗R1,R2の値が等しいとすればリツ
プルフイルタ端子電圧V5は
V5=Vcc/2 ……(1)
となる。そして、トランジスタQ1、抵抗R3、ト
ランジスタQ2に流れる電流I1は、上記トランジス
タQ1,Q2それぞれのベース・エミツタ間電厚を
VBEで表わせば
I1=Vcc/2−2VBE/R3 ……(2)
となる。カレントミラー回路4の出力側トランジ
スタQ3にも上記I1と同じ電流が流れ、この電流は
負帰還抵抗Rfを流れるので、その両端の電位差
Vfは
Vf=I1×Rf=Vcc/2−2VBE/R3×Rf ……(3)
となる。 In the SEPP circuit with the above configuration, if the ripple filter capacitor 6 is charged,
The DC potential of ripple filter terminal 5 is resistor R 1 ,
It is determined by the resistance value ratio of R 2 and the power supply voltage V cc , and if the values of the above-mentioned resistors R 1 and R 2 are equal, the ripple filter terminal voltage V 5 is V 5 = V cc /2 ……( 1) becomes. The current I 1 flowing through the transistor Q 1 , the resistor R 3 , and the transistor Q 2 increases the base-emitter electrical thickness of each of the transistors Q 1 and Q 2 .
Expressed in terms of V BE , I 1 =V cc /2−2V BE /R 3 (2). The same current as I 1 above flows through the output side transistor Q 3 of the current mirror circuit 4, and this current flows through the negative feedback resistor R f , so the potential difference between both ends of the current flows through the negative feedback resistor R f.
V f becomes V f =I 1 ×R f =V cc /2−2V BE /R 3 ×R f (3).
一方、出力増幅回路1の負帰還端子(−)の直
流電位は入力端子(+)の電流電位Vrefと等し
くなつている。そして、出力端子2の電圧V2は、
上記負帰還端子(−)の直流電位Vrefに前記負
帰還抵抗Rfの両端電圧Vfを加えたものとなるの
で、
V2=Vref+Vf=Vcc/2−2VBE/R3×Rf+Vref ……(4)
となる。上式(4)でVref=2VBE、R3=Rfとすれば、
V2=Vcc/2 ……(5)
となり、出力端子2は中点にバイアスされてい
る。 On the other hand, the DC potential at the negative feedback terminal (-) of the output amplifier circuit 1 is equal to the current potential Vref at the input terminal (+). And the voltage V 2 of output terminal 2 is
Since it is the sum of the DC potential Vref of the negative feedback terminal (-) and the voltage V f across the negative feedback resistor R f , V 2 = Vref + V f = V cc /2-2V BE /R 3 ×R f +Vref...(4). If Vref = 2V BE and R 3 = R f in the above equation (4), then V 2 = V cc /2 (5), and the output terminal 2 is biased to the midpoint.
いま、Vcc電源をオフにしたとき、リツプルフ
イルタ端子5の電位はリツプルフイルタ用コンデ
ンサ6の時定数でゆつくり下がり、これに追従し
て出力端子2の電圧がゆつくり下がる。つまり、
出力端子2には急激な電圧変化が生じないのでシ
ヨツク音は発生しない。また、上記電源オフ時に
出力結合コンデンサ7の電荷を全て放電してしま
わないと出力端子2に直流電位が残つてしまうの
で、これを避けるために前記した抵抗R5,R6、
およびスタート用トランジスタQ4、放電用トラ
ンジスタQ5からなる放電回路が設けられている。
即ち、上記抵抗R5,R6の値の比は前記抵抗R1,
R2の値の比と等しくされおり、通常動作時には
トランジスタQ4のベース電位とエミツタ電位と
は等しいのでトランジスタQ4はオフになつてお
り、これによりトランジスタQ5もオフになつて
いる。電源オフ時には、上記トランジスタQ4の
エミツタ電位(つまり、リツプルフイルタ端子電
位)は前述したようにリツプルフイルタ用コンデ
ンサ6の時定数でゆつくり下がるのに対して、上
記トランジスタQ4のベース電位は急に下がるの
で、このトランジスタQ4が動作可能になつてト
ランジスタQ5にベース電流を供給する。これに
より、トランジスタQ5がオンになり、出力結合
コンデンサ7の電荷を完全に放電してしまい、出
力端子2は零ボルトまで低下する。 Now, when the Vcc power supply is turned off, the potential at the ripple filter terminal 5 slowly decreases due to the time constant of the ripple filter capacitor 6, and following this, the voltage at the output terminal 2 slowly decreases. In other words,
Since no sudden voltage change occurs at the output terminal 2, no shock noise occurs. Furthermore, if the charge in the output coupling capacitor 7 is not completely discharged when the power is turned off, a DC potential will remain at the output terminal 2. To avoid this, the resistors R 5 , R 6 ,
A discharge circuit including a start transistor Q 4 and a discharge transistor Q 5 is provided.
That is, the ratio of the values of the resistors R 5 and R 6 is the ratio of the values of the resistors R 1 and
During normal operation, the base potential and emitter potential of transistor Q4 are equal, so transistor Q4 is turned off, and thereby transistor Q5 is also turned off. When the power is turned off, the emitter potential of the transistor Q 4 (that is, the ripple filter terminal potential) slowly decreases due to the time constant of the ripple filter capacitor 6 as described above, while the base potential of the transistor Q 4 As Q4 suddenly drops, this transistor Q4 becomes operational and supplies base current to transistor Q5 . This turns on the transistor Q5 , completely discharging the charge on the output coupling capacitor 7, and the output terminal 2 drops to zero volts.
ところで、前記出力増幅回路1においては、出
力用のパワートランジスタを駆動するための駆動
回路(たとえばコンプリメンタリ型駆動回路)へ
のバイアスは、ブートストラツプ端子10の電圧
から生成される。このブートストラツプ端子10
は、ブートストラツプ用コンデンサ11を介して
前記出力端子2に接続されると共にバイアス用抵
抗12を介して電源端子3に接続されている。つ
まり、パワートランジスタ駆動回路のバイアスは
出力端子2、リツプルフイルタ端子5の電圧に依
存する。このため、電源オフ時にパワートランジ
スタ駆動回路のオフ動作が多少遅れ、出力増幅回
路1の動作状態が短時間続くことになる。したが
つて、出力増幅回路1が入力信号の増幅動作を行
なつているとき(入力信号が入力しているとき)
に電源がオフになると、上記したように出力増幅
回路1が動作し続けている間は出力端子2に出力
信号が現われる。これと同時に、出力端子2の直
流電位が下がつていくので出力信号が歪み、その
高調波成分による耳障りな出力音が一時的に発生
したのち出力が消えていくことになる。つまり音
残り現象が生じる。上述した電源オフ時における
出力電圧の様子を第6図に示す。
Incidentally, in the output amplifier circuit 1, a bias to a drive circuit (for example, a complementary drive circuit) for driving the output power transistor is generated from the voltage at the bootstrap terminal 10. This bootstrap terminal 10
is connected to the output terminal 2 via a bootstrap capacitor 11 and to the power supply terminal 3 via a bias resistor 12. In other words, the bias of the power transistor drive circuit depends on the voltages at the output terminal 2 and the ripple filter terminal 5. Therefore, when the power is turned off, the off operation of the power transistor drive circuit is delayed somewhat, and the operating state of the output amplifier circuit 1 continues for a short time. Therefore, when the output amplifier circuit 1 is performing the amplification operation of the input signal (when the input signal is being input)
When the power is turned off, an output signal appears at the output terminal 2 while the output amplifier circuit 1 continues to operate as described above. At the same time, the DC potential at the output terminal 2 is decreasing, so the output signal is distorted, and a harsh output sound due to its harmonic components is temporarily generated, and then the output disappears. In other words, a residual sound phenomenon occurs. FIG. 6 shows the state of the output voltage when the power is turned off.
また、出力端子2の直流電圧はリツプルフイル
タ用コンデンサ6の容量値に依存して電源オフ時
の立ち下がり方が変化する。しかも、一般に集積
回路化されたSEPP増幅回路では、リツプルフイ
ルタ用コンデンサ6は外付け接続されるものであ
り、SEPP増幅回路の応用の仕方によつては出力
端子2の電圧の立ち下がり方が変化することにな
る。このように出力端子2の電圧の立ち下がり方
が変化すると、前述した音残り現象が変化する。 Furthermore, the way the DC voltage at the output terminal 2 falls when the power is turned off changes depending on the capacitance value of the ripple filter capacitor 6. Moreover, in a SEPP amplifier circuit that is generally integrated, the ripple filter capacitor 6 is connected externally, and depending on how the SEPP amplifier circuit is applied, the way the voltage at the output terminal 2 falls may vary. It's going to change. When the way the voltage at the output terminal 2 falls changes in this way, the above-mentioned residual sound phenomenon changes.
〔発明の目的〕
本発明は上記の事情に鑑みてなされたもので、
電源オフ時にシヨツク音とか耳障りな音残りが生
じない音声出力増幅回路の電源オフ時シヨツク音
防止回路を提供するものである。[Object of the invention] The present invention has been made in view of the above circumstances, and
To provide a shock noise prevention circuit when the power is turned off for an audio output amplification circuit which does not produce a shock sound or a harsh residual sound when the power is turned off.
即ち、本発明の音声出力増幅回路の電源オフ時
シヨツク音防止回路は、リツプルフイルタ回路と
ブートストラツプ回路を備えた単一電源形SEPP
増幅回路に設けられており、回路電源のオフ時に
おける電源端子電圧の立ち下がりよりもリツプル
フイルタ用コンデンサの時定数によるリツプルフ
イルタ端子電圧の立ち下がりが遅れることにより
生じる電位差により動作状態に入るスタート用ト
ランジスタによつて、増幅回路出力結合コンデン
サの電荷を放電するための放電用トランジスタお
よび出力トランジスタ駆動回路へのバイアス供給
を遮断するためのバイアス遮断用トランジスタを
それぞれオン状態に制御するようにしてなること
を特徴とするものである。
That is, the shock noise prevention circuit when the power is turned off in the audio output amplification circuit of the present invention is a single power supply type SEPP equipped with a ripple filter circuit and a bootstrap circuit.
It is provided in the amplifier circuit, and enters the operating state due to the potential difference that occurs when the fall of the ripple filter terminal voltage is delayed due to the time constant of the ripple filter capacitor than the fall of the power supply terminal voltage when the circuit power is turned off. A discharge transistor for discharging the electric charge of the amplifier circuit output coupling capacitor and a bias cutoff transistor for cutting off the bias supply to the output transistor drive circuit are controlled to be on by the start transistor, respectively. It is characterized by:
これによつて、電源オフ時にブートストラツプ
端子の電位を素早く低下させて出力増幅回路を素
早く非動作状態にすることができ、出力端子の電
位をシヨツク音が生じない程度に素早く低下させ
ることができるので、電源オフ時のシヨツク音と
か音残り現象を防止できる。 As a result, when the power is turned off, the potential of the bootstrap terminal can be quickly lowered to quickly put the output amplifier circuit into a non-operating state, and the potential of the output terminal can be lowered quickly to the extent that no shock noise occurs. Therefore, it is possible to prevent the shock noise and sound lingering phenomenon when the power is turned off.
以下、図面を参照して本発明の一実施例を詳細
に説明する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.
第1図に示すSEPP増幅回路は、第5図を参照
して前述した従来の回路に比べて、シヨツク音防
止回路の一部としてスタート用のPNP形トラン
ジスタQ6およびバイアス遮断用NPN形トランジ
スタQ7を付加接続した点が異なり、その他は同
じであるので第5図中と同一部分には同一符号を
付してその説明を省略する。 Compared to the conventional circuit described above with reference to FIG. 5 , the SEPP amplifier circuit shown in FIG. 7 is additionally connected, and the rest is the same, so the same parts as in FIG. 5 are given the same reference numerals and their explanation will be omitted.
上記スタート用のPNP形トランジスタQ6のエ
ミツタはリツプルフイルタ端子5に接続され、ベ
ースは抵抗R5,R6の相互接続点に接続され、コ
レクタは上記バイアス遮断用NPN形トランジス
タQ7のベースに接続されており、このトランジ
スタQ7のエミツタは接地され、コレクタはブー
トストラツプ端子10に接続されている。なお、
21は、出力増幅回路1の出力端子2に所望の電
圧を与えるバイアス回路であり、22は、バイア
ス回路21に接続されるリツプルフイルタ回路で
あり、23は、電源オフ時に瞬時に動作状態に入
るスタート回路である。また、ブートストラツプ
回路は、コンデンサ11および抵抗12によつて
構成されている。 The emitter of the starting PNP transistor Q 6 is connected to the ripple filter terminal 5, the base is connected to the interconnection point of the resistors R 5 and R 6 , and the collector is connected to the base of the bias cutoff NPN transistor Q 7 . The emitter of this transistor Q7 is grounded, and the collector is connected to the bootstrap terminal 10. In addition,
21 is a bias circuit that applies a desired voltage to the output terminal 2 of the output amplifier circuit 1; 22 is a ripple filter circuit connected to the bias circuit 21; and 23 is a ripple filter circuit that is instantly activated when the power is turned off. This is the start circuit that enters. Further, the bootstrap circuit is composed of a capacitor 11 and a resistor 12.
上記構成のSEPP増幅回路においては、前述し
た実施例と同様の動作が行なわれるほか、上記付
加されたトランジスタQ6,Q7による次の動作が
行なわれる。即ち、通常動作時には、スタート用
トランジスタQ6のエミツタ電位とベース電位と
は等しいので、トランジスタQ6はオフ状態であ
り、これによりバイアス遮断用トランジスタQ7
もオフ状態である。電源がオフになつたとき、ス
タート用トランジスタQ6のエミツタ電位がゆつ
くり低下するのに対してそのベース電位が急に下
がるので、スタート用トランジスタQ6は動作可
能になり、バイアス遮断用トランジスタQ7にベ
ース電流を供給するのでこのトランジスタQ7が
オンになる。これにより、ブートストラツプ端子
10の電位が急に低下し、パワートランジスタ駆
動回路へ所要のバイアスが与えられなくなるの
で、出力増幅回路1は電源オフ時に直ちに非動作
状態になり、音残りは生じなくなる。しかも、前
記バイアス遮断用トランジスタQ7がオンになる
ことによつて、ブートストラツプ用コンデンサ1
1の電荷が放電するので、出力端子2の電圧はシ
ヨツク音が生じない程度に素早く低下し、また抵
抗12を介して電源安定用コンデンサ9の電荷が
放電するので出力増幅回路1を一層早く非動作状
態にするように正帰還作用が行なわれる。 In the SEPP amplifier circuit having the above configuration, in addition to the same operations as in the embodiment described above, the following operations are performed by the added transistors Q 6 and Q 7 . That is, during normal operation, the emitter potential and base potential of the starting transistor Q 6 are equal, so the transistor Q 6 is in the off state, and as a result, the bias cutoff transistor Q 7
is also off. When the power is turned off, the emitter potential of the starting transistor Q 6 slowly drops while its base potential drops suddenly, so the starting transistor Q 6 becomes operational and the bias cutoff transistor Q Since the base current is supplied to Q7 , this transistor Q7 is turned on. As a result, the potential of the bootstrap terminal 10 suddenly drops, and the required bias is no longer applied to the power transistor drive circuit, so that the output amplifier circuit 1 immediately becomes inactive when the power is turned off, and no residual sound occurs. Moreover, by turning on the bias cutoff transistor Q7 , the bootstrap capacitor 1
1 is discharged, the voltage at the output terminal 2 drops quickly to the extent that no shock noise is generated. Also, the charge in the power supply stabilizing capacitor 9 is discharged via the resistor 12, so the output amplifier circuit 1 is shut down even more quickly. Positive feedback is provided to bring it into operation.
第2図は上述した電源オフ時における出力電圧
変化の様子を示している。この様子を第6図に示
した従来例における出力電圧変化の様子と対比す
れば、立ち下がりが素早くなつており、立ち下り
の途中で出力信号が表われなくなつていることが
分かる。 FIG. 2 shows how the output voltage changes when the power is turned off. If this state is compared with the state of output voltage change in the conventional example shown in FIG. 6, it can be seen that the fall is quick and the output signal no longer appears in the middle of the fall.
第3図は上記第1図の回路のスタート回路23
を変形した第1の変形例を示しており、第1図に
比べて出力結合コンデンサ7の電荷を放電するた
めの放電用トランジスタQ5のベース電流を増幅
するためのNPN形トランジスタQ8を挿入した点
が異なる。この電流増幅用トランジスタQ8のベ
ース、エミツタは各対応してスタート用トランジ
スタQ4のコレクタ、放電用トランジスタQ5のベ
ースに接続されており、コレクタが電源端子3に
接続されている。 Figure 3 shows the start circuit 23 of the circuit in Figure 1 above.
This figure shows a first modification example in which an NPN transistor Q 8 is inserted to amplify the base current of the discharging transistor Q 5 to discharge the charge of the output coupling capacitor 7 compared to the one shown in Fig. 1. The difference is that The base and emitter of the current amplifying transistor Q 8 are connected to the collector of the starting transistor Q 4 and the base of the discharging transistor Q 5 , respectively, and the collector is connected to the power supply terminal 3.
上記第3図の回路によれば、第1図の回路によ
り得られる効果のほかに、付加されたトランジス
タQ8の電流増幅作用があるためトランジスタQ4
がリツプルフイルタ端子5から流す電流が少なく
て済み、リツプルフイルタ用コンデンサ6として
容量値の小さい小型のものを使用できるようにな
り、しかも付加されたトランジスタQ8が電源オ
フ時にオン状態になることによつて電源安定用コ
ンデンサ9の電荷を放電するので、電源オフ時に
おける非動作状態への立ち下がりを一層早めるこ
とができるという利点がある。 According to the circuit shown in FIG. 3 above, in addition to the effect obtained by the circuit shown in FIG .
The current flowing from the ripple filter terminal 5 is small, and a small capacitor with a small capacitance value can be used as the ripple filter capacitor 6. Furthermore, the added transistor Q8 is turned on when the power is turned off. In particular, since the charge in the power supply stabilizing capacitor 9 is discharged, there is an advantage that the fall to the non-operating state when the power is turned off can be further accelerated.
第4図は第1図の回路のスタート回路23を変
形した第2の変形例を示している。即ち、Q9は
スタート用のNPN形トランジスタであり、その
エミツタは抵抗R5,R6の相互接続点に接続され、
ベースはリツプルフイルタ端子5に接続され、コ
レクタはカレントミラー回路13の入力側の
PNP形トランジスタQ10を介して電源端子3に接
続されている。そして、このカレントミラー回路
13の第1、第2の出力用のPNP形トランジス
タQ11,Q12の各コレクタ前記放電用トランジス
タQ5、バイアス遮断用トランジスタQ7の各ベー
スに接続されている。 FIG. 4 shows a second modification of the start circuit 23 of the circuit shown in FIG. That is, Q 9 is an NPN type transistor for starting, and its emitter is connected to the interconnection point of resistors R 5 and R 6 .
The base is connected to the ripple filter terminal 5, and the collector is connected to the input side of the current mirror circuit 13.
It is connected to the power supply terminal 3 via a PNP transistor Q10 . The collectors of the first and second output PNP transistors Q 11 and Q 12 of the current mirror circuit 13 are connected to the bases of the discharge transistor Q 5 and the bias cutoff transistor Q 7 .
上記第4図の回路によれば、第1図の回路の動
作に比べて次の点が異なる。即ち、通常動作時に
スタート用トランジスタQ9はオフ状態であり、
これによりカレントミラー回路10、放電用トラ
ンジスタQ5、バイアス遮断用トランジスタQ7も
それぞれオフ状態である。電源オフ時にスタート
用トランジスタQ9が動作可能になり、カレント
ミラー回路10がオン状態になり、放電用トラン
ジスタQ5、バイアス遮断用トランジスタQ7がそ
れぞれオンになる。 The circuit shown in FIG. 4 differs from the operation of the circuit shown in FIG. 1 in the following points. That is, during normal operation, the starting transistor Q9 is in the off state,
As a result, the current mirror circuit 10, the discharge transistor Q5 , and the bias cutoff transistor Q7 are also in the off state. When the power is turned off, the starting transistor Q 9 becomes operational, the current mirror circuit 10 is turned on, and the discharging transistor Q 5 and the bias cutoff transistor Q 7 are turned on.
したがつて、上記第4図の回路でも電源オフ時
にリツプルフイルタ端子5から1個のスタート用
トランジスタQ9にのみ電流を流すのでその電流
は少なくて済み、リツプルフイルタ用コンデンサ
6として容量値の小さい小型のものを使用でき
る。また、電源オフ時にカレントミラー回路10
がオン状態となると電源安定用コンデンサ9の電
荷を放電するので、電源オフ時における非動作状
態への立ち下がりを一層早めることができるとい
う利点がある。 Therefore, even in the circuit shown in Fig. 4 above, when the power is turned off, current flows from the ripple filter terminal 5 to only one starting transistor Q9 , so the current is small, and the capacitance value of the ripple filter capacitor 6 is reduced. You can use a small one. In addition, when the power is turned off, the current mirror circuit 10
When turned on, the electric charge in the power supply stabilizing capacitor 9 is discharged, so there is an advantage that the fall to the non-operating state when the power is turned off can be further accelerated.
上述したように本発明の音声出力増幅回路を電
源オフ時シヨツク音防止回路によれば、電源オフ
時にシヨツク音とか耳障りな音残りが生じない効
果が得られる。
As described above, by using the audio output amplification circuit of the present invention as a shock noise prevention circuit when the power is turned off, it is possible to obtain an effect that no shock noise or harsh sound remains when the power is turned off.
第1図は本発明のSEPP回路の電源オフ時シヨ
ツク音防止回路の一実施例を示す回路図、第2図
は第1図の回路の電源オフ時における出力電圧変
化を示す波形図、第3図および第4図はそれぞれ
第1図の回路の変形例を示す回路図、第5図は従
来のSEPP増幅回路の電源オフ時シヨツク音防止
回路を示す回路図、第6図は第5図の回路の電源
オフ時における出力電圧変化を示す波形図であ
る。
1……出力増幅回路、2……出力端子、3……
電源端子、5……リツプルフイルタ端子、6……
リツプルフイルタ用コンデンサ、7……出力結合
コンデンサ、9……電源安定用コンデンサ、10
……ブートストラツプ端子、11……ブートスト
ラツプ用コンデンサ、12……バイアス用抵抗、
13……カレントミラー回路、Q4,Q6,Q9……
スタート用トランジスタ、Q5……放電用トラン
ジスタ、Q7……バイアス遮断用トランジスタ、
Q8……電流増幅用トランジスタ、R1〜R6……抵
抗。
FIG. 1 is a circuit diagram showing an embodiment of the shock noise prevention circuit when the power is turned off in the SEPP circuit of the present invention, FIG. 4 and 4 are circuit diagrams showing modified examples of the circuit shown in FIG. 1, FIG. 5 is a circuit diagram showing a shock noise prevention circuit when the power is turned off in a conventional SEPP amplifier circuit, and FIG. FIG. 3 is a waveform diagram showing changes in output voltage when the circuit is powered off. 1... Output amplifier circuit, 2... Output terminal, 3...
Power supply terminal, 5... Ripple filter terminal, 6...
Ripple filter capacitor, 7... Output coupling capacitor, 9... Power supply stabilization capacitor, 10
...Bootstrap terminal, 11...Bootstrap capacitor, 12...Bias resistor,
13...Current mirror circuit, Q4 , Q6 , Q9 ...
Start transistor, Q 5 ... Discharge transistor, Q 7 ... Bias cutoff transistor,
Q 8 ... Current amplification transistor, R 1 to R 6 ... Resistor.
Claims (1)
路とを有する出力増幅回路と、 前記出力増幅回路の駆動回路にバイアスを供給
するブートストラツプ回路と、 前記出力増幅回路の出力端子へバイアスを供給
するバイアス回路と、 リツプルフイルタ用コンデンサを有し、前記バ
イアス回路に接続されるリツプルフイルタ回路
と、 電源オフ時において、電源端子電圧の立ち下が
り時間と、前記リツプルフイルタ用コンデンサの
時定数によるリツプルフイルタ端子電圧の立ち下
がり時間との時間差を利用することによつて、瞬
時に動作するスタート回路と、 前記スタート回路の動作によりオン状態とな
り、前記出力増幅回路の出力結合コンデンサの電
荷を瞬時に放電する放電用トランジスタと、 前記スタート回路の動作によりオン状態とな
り、前記ブートストラツプ回路から前記出力増幅
回路の駆動回路へ供給されるバイアスを瞬時に遮
断するバイアス遮断用トランジスタとを具備する
音声出力増幅回路の電源オフ時シヨツク音防止回
路。 2 前記スタート回路は、コレクタが前記放電用
トランジスタのベースに接続される第1のトラン
ジスタと、コレクタが前記バイアス遮断用トラン
ジスタのベースに接続される第2のトランジスタ
から構成され、電源オフ時において、前記時間差
により前記第1及び第2のトランジスタのベー
ス・エミツタ間に電圧差が生じ、これら第1及び
第2のトランジスタがオン状態となり、前記スタ
ート回路が動作することを特徴とする特許請求の
範囲第1項記載の音声出力増幅回路の電源オフ時
シヨツク音防止回路。 3 前記バイアス遮断用トランジスタは、オン状
態となることによつて、前記ブートストラツプ回
路のブートストラツプ端子を接地することを特徴
とする特許請求の範囲第1項記載の音声出力増幅
回路の電源オフ時シヨツク音防止回路。[Scope of Claims] 1. An output amplification circuit having an output transistor and a drive circuit for driving the output transistor, a bootstrap circuit that supplies a bias to the drive circuit of the output amplification circuit, and an output terminal of the output amplification circuit. a bias circuit that supplies a bias; a ripple filter circuit that has a ripple filter capacitor and is connected to the bias circuit; and when the power is off, the fall time of the power supply terminal voltage and the ripple filter capacitor A start circuit that operates instantaneously by utilizing the time difference between the fall time of the ripple filter terminal voltage due to the time constant of a discharging transistor that instantly discharges the charge of the output amplifier; and a bias cutoff transistor that is turned on by the operation of the start circuit and instantly cuts off the bias supplied from the bootstrap circuit to the drive circuit of the output amplification circuit. A shock noise prevention circuit when the power is turned off for the audio output amplification circuit. 2. The start circuit includes a first transistor whose collector is connected to the base of the discharge transistor, and a second transistor whose collector is connected to the base of the bias cutoff transistor, and when the power is turned off, A voltage difference is generated between the base and emitter of the first and second transistors due to the time difference, the first and second transistors are turned on, and the start circuit is operated. A shock noise prevention circuit when the power is turned off in the audio output amplification circuit according to item 1. 3. When the audio output amplifier circuit according to claim 1 is powered off, the bias cutoff transistor grounds the bootstrap terminal of the bootstrap circuit by turning on. Shock noise prevention circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60187014A JPS6247204A (en) | 1985-08-26 | 1985-08-26 | Circuit for preventing shock sound for power-off in voice output amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60187014A JPS6247204A (en) | 1985-08-26 | 1985-08-26 | Circuit for preventing shock sound for power-off in voice output amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6247204A JPS6247204A (en) | 1987-02-28 |
| JPH0373172B2 true JPH0373172B2 (en) | 1991-11-21 |
Family
ID=16198692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60187014A Granted JPS6247204A (en) | 1985-08-26 | 1985-08-26 | Circuit for preventing shock sound for power-off in voice output amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6247204A (en) |
-
1985
- 1985-08-26 JP JP60187014A patent/JPS6247204A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6247204A (en) | 1987-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0473166B1 (en) | Amplifying circuit | |
| JPS6013324B2 (en) | Direct-coupled power amplifier circuit | |
| JPH0618294B2 (en) | Audio output amplifier | |
| CN1052604C (en) | Audio system with transient tracking dual voltage power supply | |
| JPS6145622Y2 (en) | ||
| JPH0373172B2 (en) | ||
| JP3462579B2 (en) | Amplifier circuit | |
| JP3148551B2 (en) | Audio amplifier circuit | |
| JPS643363B2 (en) | ||
| JPH0691376B2 (en) | Shock noise prevention circuit of power amplifier circuit | |
| JP3530326B2 (en) | Amplifier | |
| JPS6126845B2 (en) | ||
| JPH0513047Y2 (en) | ||
| JPS6042644B2 (en) | power amplifier | |
| JP3338274B2 (en) | Power amplifier circuit | |
| JPH07105669B2 (en) | Amplifier circuit | |
| JPH0810975Y2 (en) | Low frequency amplifier | |
| JPH02137506A (en) | Shock noise prevention circuit | |
| JP3332102B2 (en) | Shock noise prevention circuit | |
| JP3150002B2 (en) | Output circuit | |
| JPH0797732B2 (en) | Audio output amplifier circuit | |
| JPS6115619Y2 (en) | ||
| JPH08148942A (en) | Amplifier | |
| JP3189281B2 (en) | Shock noise prevention circuit | |
| JPS6123851Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |