JPH037401A - 移相器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、スイッチング素子を制御素子として用いた
移相器、特に分岐線路を用いることなく小形化した移相
器に関するものである。

〔従来の技術〕

第６図は、例えば［アイイーイーイー・トランザクショ
ンズ・オン・マイクロウェーブ・セオリー・アンド・テ
クニークス（ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓｏｎ
　Ｍｉｃｒｏｗａｖｅ　ｔｈｅｏｒｙ　ａｎｃｌ　Ｔｅ
ｃｈｎｉｑｕｅｓ）」Ｖｏｌ、　ＮＴＴ−３３、ＮＯ，
１２（１９８５年１２月）、第１５９１〜１５９６ペー
ジに開示された従来の移相器を示す回路構成図である。

図において、（１）は高周波伝送路、（２）はこの高周
波伝送路（１）から分岐された分岐線路であり、これら
分岐線路（２）　、（２）間の高周波伝送路（１）の長
さは中心周波数で概略π／２の電気長すなわち１７４波
長の長さである。各分岐線路（２）の先端には、スイッ
チング素子例えば電界効果トランジスタ（以下、ＦＥＴ
と略称する。）（３）のドレイン電極（４）が接続され
ている。ソース電極（５）は接地されている。また、ゲ
ート電極（６）には、外部から動作信号例えばバイアス
電圧が印加されるようになっているが、ここではこのバ
イアス電圧を印加するための回路およびドレイン電極（
４）とソース電極（５）とを同電位とするためのＤＣリ
ターン回路は図示されていない。

従来の移相器は上述したように構成され、以下に詳述す
るようにしてＦＥＴ　（３）のゲート電極（６）へバイ
アス電圧を印加することによりデジタル形移相器として
動作する。

ＦＥＴ　（３）のゲート電極（６）に印加するバイアス
電圧をＯｖとピンチオフ電圧とに切り換えた場合に、Ｆ
ＥＴ　（３）はそれぞれ第７図（ａ）に示す抵抗と第７
図（ｂ）に示すキャパシタとして等測的に表すことがで
きる。つまり、このようにしてバイアス電圧を変えるこ
とにより、ＦＥＴ　（３）のインピーダンスが変化する
。この結果、高周波伝送路（１）に並列装荷されるサセ
プタンス値が２つの値に変化する。高周波伝送路（１）
を通過する電波例えばマイクロ波の位相は上記サセプタ
ンス値に応じて変化するので、各分岐線路（２）の長さ
と特性インピーダンスとを適切に選び、かつ上記サセプ
タンス値を適切に設定することにより、移相器として所
要の移相量を得ることができる。この移相器において、
所定の移相量を得てかつ反射特性を良好とするためには
、バイアス電圧がＯｖ時とピンチオフ電圧時とでそれぞ
れ容量性と誘導性の小さなサセプタンスを装荷する構成
であればよく、これを実現するためには分岐線路（２）
は概略π／２〜３／２πの電気長近くの高インピーダン
ス線路となる。この際、上述した小さなサセプタンスが
概略π／２の電気長離れて装荷されるようになっている
ため、中心周波数の近傍ではさらに良好な反射特性を得
ることができる。

〔発明が解決しようとする課題〕

従来の移相器では、低い周波数で使用する場合に良好な
反射特性を得ようとすれば分岐線路が長くなり、移相器
自体が大形化するというＩＦＦＩ題点があった。

この発明は、このような問題点を解決するなめになされ
たもので、小形化した移相器を得ることを目的とする。

〔課題を解決するための手段〕

この発明による移相器は、高周波伝送路に電気的に接続
され、容量性と抵抗性との二つの状態に切換えられる第
１のスイッチング素子、この第１のスイッチング素子に
電気的に接続され、容量性と、抵抗性との二つめ状態に
切換えられる第２のスイッチング素子、前記第１および
第２のスイッチング素子の少なくとも一方に電気的に接
続された誘導性回路、前記第１および第２のスイッチン
グ素子を動作させる信号を与える手段を設けたものであ
る。

〔作　用〕

この発明においては、低周波数化に伴い大形化する分布
定数線路で構成される分岐線路に変え、周波数によらず
大きさを一定にできる集中定数素子を用いているため、
小形の移相器を得ることができる６ 〔実施例〕 以下、この発明の一実施例を添付図面について説明する
。

第１図はこの発明の一実施例を示す回路構成図であり、
図において（））は基板例えば半導体基板、（１）はこ
の半導体基板（７）上に形成された高周波伝送路である
が、従来例と違って分岐線路を持っていない、　（８）
、　（９）はそれぞれ第１、第２のスイッチング素子例
えばＦＥＴであり、また（４）　、　（５）　、　（６
）は従来例と同様にそれぞれトレイン電極、ソース電極
、ゲート電極である。（１０）は第１のＦＥＴ　（８）
の、ドレイン電極（４）、ソース環［１（５）間に接続
された誘導性回路例えばスパイラルインダクタである。

第１のＦＥＴ　（８）のドレイン電極（４）同士は中心
周波数において概略π／２の電気長耳いに離れて高周波
伝送路（１）により接続され、各ソース電極（５）はそ
れぞれ第２のＦＥＴ　（９）のトレイン電極（４）に接
続されている。丈な、第２のＦＥＴ　（９）のソース環
［１（５）はバイアスホール（１１）を介して接地され
ている。さらに、第１、第２のＦＥＴ　（８）、（９）
のゲート電極（６）には、それぞれ第１、第２のバイア
ス抵抗（１２）、（１３）の一端が接続されている。第
１、第２のバイアス抵抗（１２）　、　（１３）の他端
は半導体基板（７）上に構成したそれぞれ第１、第２の
キャパシタ（１４）、〈１５）の一方の電極に接続され
、さらにこの一方の電極とそれぞれ第１、第２のバイア
ス端子（１６）、（１７）とを接続する第１、第２のバ
イアス用線路（１８）、（１９）が設けられている。

第１、第２のキャパシタ（１４）、（１５）の他方の電
極はバイアスホール（１１）に接続されて接地されてい
るにの構成をわかりやすく示すため、第２図に等価回路
図を示す。

この発明の移相器は上述したように構成されており、以
下にその動作説明を詳しく行う。

第３図（ａ）は、第１のバイアス端子（１６）にＤＣリ
ターン回路（図示せず）を介してピンチオフ電圧を印加
し、かつ第２のバイアス端子（１７）にＯｖを印加した
場合（この場合を第１のバイアス状態と呼ぶ）の等価回
路図を示す、ここで、第１のＦＥＴ（８）によるドレイ
ン・ソース間のキャパシタＣが呈するインピーダンスは
対して、スパイラルインダクタ（１０）が呈するインピ
ーダンスが所要の周波数で小さくなるようにしてＬの値
を設定することにより、上述したＣ１とＬどの並列回路
は等測的にインダクタＬｅで表わされる。一方、第２の
ＦＥＴ（９）のドレイン・ソース間の抵抗Ｒ１の大きさ
がインダクタＬｅの呈するインピーダンスに比べて十分
小さいなめＲ１の大きさを無視できる。

このため、第２のＦＥＴ　（９）のドレイン・ソース間
は短絡と考えてよい。従って、第３図（ａ）の等価回路
は更に第３図（ｂ）の等価回路図で表わされる。

この場合には、インダクタＬｅによる誘導性サセプタン
スが高周波伝送路（１）に装荷される結果、高周波伝送
路（１）を伝撤する電波の位相が進む。

他方、第４図（ａ）は、第１のバイアス端子（１６）に
Ｏｖを印加し、かつ第２のバイアス端子（１７）にピン
チオフ電圧を印加した場合（この場合を第２のバイアス
状態と呼ぶ）の等価回路図を示す、ここで、第１のＦＥ
Ｔ　（８）のドレイン・ソース間の抵抗Ｒ２の大きさが
Ｌの呈するインピーダンスに比べて十分小さいため、第
１のＦＥＴ　（８）のドレイン・ソース間は短絡と考え
てよい。従って、第４図（ａ）の等価回路は更に第４図
（ｂ）の等価回路図で表わされる。この場合には、キャ
パシタＣ２による容量性サセプタンスが高周波伝送路（
１）に装荷される結果、高周波伝送路（１）を伝撤する
電波の位相が遅れる。

このように、バイアス電圧でＦＥＴを容量性の状態と抵
抗性の状態とに切り換えることにより位相を変化させる
ことができる。所要の移相量を得るためには、Ｌ、Ｃ，
、Ｃ２の値を適切に設定する必要があるが、これはスパ
イラルインダクタ（１０）の形状およびＦＥＴの形状の
適切な設計により実現可能である。なお、第１のＦＥＴ
　（８）、（８）間の間隔を中心周波数で概略π／２の
電気長としているため、高周波伝送路（１）にサセプタ
ンスが装荷されることによる反射は打ち消され、良好な
反射特性の移相器を得ることができる。

上述した実施例では誘導性回路としてスパイラルインダ
クタを用いた場合について述べたが、これに限らず、ス
パイラル状となっていないマイクロストリップ線路、あ
るいはコイル等で構成してもよい。

また、誘導性回路を第１のスイッチング素子と並列に接
続したが、第２のスイッチング素子と並列に接続したり
、第１および第２のスイッチング素子と並列に接続した
り、或は直列に接続しても良い。

更に、第１および第２のスイッチング素子は容量性と抵
抗性との二つの状態に切換えられるものなら、ＦＥＴ以
外のものでも良い。

また、より一層の小形化のため、第５図に示すように、
π／２の電気長の伝送路を構成するスパイラルインダク
タ（２０）とキャパシタ（２１）とからなる回路を用い
て、中心周波数で概略π／２の電気長を実現してもよい
。

〔発明の効果グ 以上、詳述したように、この発明は、高周波伝送路に電
気的に接続され、容量性と抵抗性との二つの状態に切換
えられる第１のスイッチング素子、この第１のスイッチ
ング素子に電気的に接続され、容量性と、抵抗性との二
つの状態に切換えられる第２のスイッチング素子、前記
第１および第２のスイッチング素子の少なくとも一方に
電気的に接続された誘導性回路、前記第１および第２の
スイッチング素子を動作させる信号を与える手段を設け
たことにより、移相器を小形化することができると云う
効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路構成図、第２図
は第１図に示した実施例の等価回路図、第３図および第
４図はこの発明の詳細な説明するための等価回路図、第
５図はこの発明の他の実施例を示す回路構成図、第６図
は従来の移相器を示す回路構成図、第７図はＦＥＴの等
価回路図である。 （１）は高周波伝送路、（８）は第１のＦＥＴ　、（９
）は第２のＦＥＴ　、（１０）はスパイラルインダクタ
、（１２）は第１のバイアス抵抗、（１３）は第２のバ
イアス抵抗、（１４）は第１のキャパシタ、（１５）は
第２のキャパシタ、（１６）は第１のバイアス端子、（
１７）は第２のバイアス端子、（１８）は第１のバイア
ス用線路、　（１９）は第２のバイアス用線路である。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　高周波伝送路に電気的に接続され、容量性と抵抗性と
   の二つの状態に切換えられる第１のスイッチング素子、
   この第１のスイッチング素子に電気的に接続され、容量
   性と、抵抗性との二つの状態に切換えられる第２のスイ
   ッチング素子、前記第１および第２のスイッチング素子
   の少なくとも一方に電気的に接続された誘導性回路、前
   記第１および第２のスイッチング素子を動作させる信号
   を与える手段を備えたことを特徴とする移相器。