JPH037440A - 多重化伝送方式 - Google Patents
多重化伝送方式Info
- Publication number
- JPH037440A JPH037440A JP1141091A JP14109189A JPH037440A JP H037440 A JPH037440 A JP H037440A JP 1141091 A JP1141091 A JP 1141091A JP 14109189 A JP14109189 A JP 14109189A JP H037440 A JPH037440 A JP H037440A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- horizontal
- vertical
- multiplexed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、モノクロＣＲＴデイスプレィインターフェー
スに関し、特に光モジュールを用いた垂直同期信号、水
平同期信号及び表示信号の多重化装置及び再生装置に関
する。
スに関し、特に光モジュールを用いた垂直同期信号、水
平同期信号及び表示信号の多重化装置及び再生装置に関
する。
［従来の技術及び発明が解決しようとする課題］従来の
モノクロＣＲＴデイスプレィインターフェースは、ＴＴ
Ｌインターフェースの場合、 ＣＲＴデイスプレィコ
ントロール部とＣＲＴデイスプレィ本体とを１０数ｍ以
上離して設置することがある。この場合、ドライブ能力
の高い素子をＣＲＴデイスプレィコントロール部に設け
ても、電気的な波形の歪みが大きく、ドツト抜は等の表
示不良を発生することがあった。
モノクロＣＲＴデイスプレィインターフェースは、ＴＴ
Ｌインターフェースの場合、 ＣＲＴデイスプレィコ
ントロール部とＣＲＴデイスプレィ本体とを１０数ｍ以
上離して設置することがある。この場合、ドライブ能力
の高い素子をＣＲＴデイスプレィコントロール部に設け
ても、電気的な波形の歪みが大きく、ドツト抜は等の表
示不良を発生することがあった。
また、ＴＴＬインターフェースを光モジュールを用いて
光インターフェースに変更した場合、水平同期信号、垂
直同期信号及び表示信号は、同期ずれを防ぐ為同−のス
イッチング特性をもっＯＥ素子を用いる必要がある。こ
の場合、水平同期信号及び垂直同期信号は低速であるが
１表示信号は高速である為、それぞれの信号伝送には高
速なスイッチング特性をもったＯＥ素子を用いる必要が
あり１割高となっていた。
光インターフェースに変更した場合、水平同期信号、垂
直同期信号及び表示信号は、同期ずれを防ぐ為同−のス
イッチング特性をもっＯＥ素子を用いる必要がある。こ
の場合、水平同期信号及び垂直同期信号は低速であるが
１表示信号は高速である為、それぞれの信号伝送には高
速なスイッチング特性をもったＯＥ素子を用いる必要が
あり１割高となっていた。
［課題を解決するための手段］
本発明によるモノクロＣＲＴディスプレイインタフェー
スは、送信側においては、水平同期信号を処理して該水
平同期信号のレベル変化を表わす第１の信号と水平同期
イネーブル信号とを出力する第１の処理回路と、垂直同
期信号を処理して該垂直同期信号のレベル変化を表わす
第２の信号と垂直同期イネーブル信号とを出力する第２
の処理回路と、前記第１．第２の信号をマンチェスター
変換して同期フラッグ信号を出力する変換回路と。
スは、送信側においては、水平同期信号を処理して該水
平同期信号のレベル変化を表わす第１の信号と水平同期
イネーブル信号とを出力する第１の処理回路と、垂直同
期信号を処理して該垂直同期信号のレベル変化を表わす
第２の信号と垂直同期イネーブル信号とを出力する第２
の処理回路と、前記第１．第２の信号をマンチェスター
変換して同期フラッグ信号を出力する変換回路と。
前記水平同期信号、水平同期イネーブル信号、垂直同期
信号、垂直同期イネーブル信号、同期フラッグ信号及び
表示信号とを多重化して多重化信号を出力する回路と、
該多重化信号を光信号に変換して伝送する光モジュール
とを有し、受信側においては、伝送されてきた光信号を
多重化電気信号に変換する光モジュールと、該多重化電
気信号からスタートビットを検知する手段と、該検知さ
れたスタートビットにもとづいて多重化電気信号から同
期用フラッグを検知する手段と、該検知された同期用フ
ラッグにもとづいてマンチェスター工ンコートヲ行う手
段と、該マンチェスターエンコード手段の出力にもとづ
いて多重化電気信号から水平同期イネーブル信号、垂直
同期イネーブル信号１表示イネーブル信号を再生する手
段と、該再生手段の出力にもとづいて多重化電気信号か
ら水平同期信号、垂直同期信号及び表示信号を再生する
手段とを有することを特徴とする。
信号、垂直同期イネーブル信号、同期フラッグ信号及び
表示信号とを多重化して多重化信号を出力する回路と、
該多重化信号を光信号に変換して伝送する光モジュール
とを有し、受信側においては、伝送されてきた光信号を
多重化電気信号に変換する光モジュールと、該多重化電
気信号からスタートビットを検知する手段と、該検知さ
れたスタートビットにもとづいて多重化電気信号から同
期用フラッグを検知する手段と、該検知された同期用フ
ラッグにもとづいてマンチェスター工ンコートヲ行う手
段と、該マンチェスターエンコード手段の出力にもとづ
いて多重化電気信号から水平同期イネーブル信号、垂直
同期イネーブル信号１表示イネーブル信号を再生する手
段と、該再生手段の出力にもとづいて多重化電気信号か
ら水平同期信号、垂直同期信号及び表示信号を再生する
手段とを有することを特徴とする。
［実施例］
第１図は１本発明の送信側（多重化側）の機能ブロック
図、第２図は、受信側（多重再生側）の機能ブロック図
である。
図、第２図は、受信側（多重再生側）の機能ブロック図
である。
第１図、第４図、第５図及び第６図〜第１０図を参照し
て水平同期信号Ｈ３Ｃと垂直同期信号ＶＳＣ１表示信号
ＤＩＰの多重化について説明する。
て水平同期信号Ｈ３Ｃと垂直同期信号ＶＳＣ１表示信号
ＤＩＰの多重化について説明する。
水平同期カウンタ１はイネーブル信号ＥＮＡがアクティ
ブになると、水平同期信号ＨＳＣのハイレベル期間（ア
クティブ期間）、ロウレベル期間（インアクティブ期間
）の幅を基本クロック信号ＤＴＣでカウント開始する。
ブになると、水平同期信号ＨＳＣのハイレベル期間（ア
クティブ期間）、ロウレベル期間（インアクティブ期間
）の幅を基本クロック信号ＤＴＣでカウント開始する。
第６図に示すように、ハイレベル期間の幅は。
ハイ期間幅ＨＷＩとしてカウント値が出力される。
ロウレベル期間の幅は、ロウ期間幅ＨＷ２としてカウン
ト値が出力される。ハイ期間幅ＨＷＩとロウ期間幅ＨＷ
２はそれぞれ、カウント終了後、カウント値がホールド
出力される。
ト値が出力される。ハイ期間幅ＨＷＩとロウ期間幅ＨＷ
２はそれぞれ、カウント終了後、カウント値がホールド
出力される。
ハイ期間幅ＨＷＩとロウ期間幅ＨＷ２は水平同期信号制
御部２に入力される。
御部２に入力される。
第７図に示すように、ハイ期間幅ＨＷＩとロウ期間幅Ｈ
Ｗ２のカウント終了後１次の水平同期信号Ｈ３Ｃの後縁
から、基本クロック信号ＤＴＣ“の（ＨＷ２）−８クロ
ック経過後、水平同期イネーブル信号Ｈ８ＥＮがハイと
なる。水平同期イネーブル信号ＨＳＥＮは、以降、ハイ
の期間を基本クロックＤＴＣの（ＨＷｌ）＋１６クロツ
ク幅及びロウの期間を（ＨＷ２）−１６クロツク幅でそ
れぞれ繰り返し出力する。
Ｗ２のカウント終了後１次の水平同期信号Ｈ３Ｃの後縁
から、基本クロック信号ＤＴＣ“の（ＨＷ２）−８クロ
ック経過後、水平同期イネーブル信号Ｈ８ＥＮがハイと
なる。水平同期イネーブル信号ＨＳＥＮは、以降、ハイ
の期間を基本クロックＤＴＣの（ＨＷｌ）＋１６クロツ
ク幅及びロウの期間を（ＨＷ２）−１６クロツク幅でそ
れぞれ繰り返し出力する。
第８図に示すように、垂直同期カウンタ３に入力された
垂直同期信号ｖＳＣも、水平同期信号Ｈ８Ｃをクロック
としてハイレベル期間及びロウレベル期間の幅がカウン
トされる。ハイレベル期間の幅はハイ期間幅ＶＷＩ、
ロウレベル期間の幅はロウ期間幅ＶＷ２として垂直同
期カウンタ３より出力される。ハイ期間幅ＶＷＩ、 ロ
ウ期間幅ＶＷ２をもとに、垂直同期信号制御部４は垂直
同期イネーブル信号ＶＳ ＥＮを生成する。
垂直同期信号ｖＳＣも、水平同期信号Ｈ８Ｃをクロック
としてハイレベル期間及びロウレベル期間の幅がカウン
トされる。ハイレベル期間の幅はハイ期間幅ＶＷＩ、
ロウレベル期間の幅はロウ期間幅ＶＷ２として垂直同
期カウンタ３より出力される。ハイ期間幅ＶＷＩ、 ロ
ウ期間幅ＶＷ２をもとに、垂直同期信号制御部４は垂直
同期イネーブル信号ＶＳ ＥＮを生成する。
第９図に示すように、ハイ期間幅ｖｗｉ、ロウ期間幅Ｖ
Ｗ２のカウント終了後１次の垂直同期信号ｖＳＣの後縁
から水平同期信号ＨＳＣの（ｖＷ２）−１幅経過後、垂
直同期イネーブル信号ＶＳＥＮはハイとなる。以降、垂
直同期イネーブル信号ＶＳ ＥＮは水平同期信号Ｈ５Ｃ
の１サイクルを基本幅として、（ＶＷＩ）の幅だけハイ
、 （ＶＷ２）の幅だけロウを繰り返し出力する。ま
た、同期フラッグ信号５ＹＦＬが垂直同期イネーブル信
号ＶＳＥＮのハイの期間中に出力される。
Ｗ２のカウント終了後１次の垂直同期信号ｖＳＣの後縁
から水平同期信号ＨＳＣの（ｖＷ２）−１幅経過後、垂
直同期イネーブル信号ＶＳＥＮはハイとなる。以降、垂
直同期イネーブル信号ＶＳ ＥＮは水平同期信号Ｈ５Ｃ
の１サイクルを基本幅として、（ＶＷＩ）の幅だけハイ
、 （ＶＷ２）の幅だけロウを繰り返し出力する。ま
た、同期フラッグ信号５ＹＦＬが垂直同期イネーブル信
号ＶＳＥＮのハイの期間中に出力される。
同期フラッグ信号５ＹＦＬのデータ構成は第４図の通り
である。この信号は５６ビツト構成であるが、各１ビツ
トはマンチェスター変換され（ＩＢ２Ｂ変換され）で、
マンチェスター変換部６（第１図）より出力される。７
Ｅは同期用フラッグである。水平同期信号Ｈ３Ｃのハイ
期間幅ＨＷ１が５ｂｔｔ、ロウ期間幅ＨＷ２が１６ｂｉ
ｔでそれぞれマンチェスター変換されて出力される。ま
た。
である。この信号は５６ビツト構成であるが、各１ビツ
トはマンチェスター変換され（ＩＢ２Ｂ変換され）で、
マンチェスター変換部６（第１図）より出力される。７
Ｅは同期用フラッグである。水平同期信号Ｈ３Ｃのハイ
期間幅ＨＷ１が５ｂｔｔ、ロウ期間幅ＨＷ２が１６ｂｉ
ｔでそれぞれマンチェスター変換されて出力される。ま
た。
垂直同期信号ｖＳＣのハイ期間幅ｖＷ１は８ｂｉｔ。
ロウ期間幅ＶＷ２が１６ｂ［ｔでそれぞれマンチェスタ
ー変換されて出力される。即ち、カウント値として、ハ
イ期間幅ＨＷＩ、ＶＷＩはＦＦまで。
ー変換されて出力される。即ち、カウント値として、ハ
イ期間幅ＨＷＩ、ＶＷＩはＦＦまで。
ロウ期間幅ＨＷ２．ＶＷ２はＦＦＦＦまで表現可能であ
る。尚、マンチェスター変換後の１ビツトの幅は基本ク
ロック信号ＤＴＣの５クロック幅である。（第５図参照
） 第５図は、実際の同期フラッグ５ＹＦＬの出力タイミン
グである。同期用付加ビット（基本クロック信号ＤＴＣ
の５クロック幅分だけロウ）を付加したうえで同期フラ
ッグ５ＹＦＬが出力される。
る。尚、マンチェスター変換後の１ビツトの幅は基本ク
ロック信号ＤＴＣの５クロック幅である。（第５図参照
） 第５図は、実際の同期フラッグ５ＹＦＬの出力タイミン
グである。同期用付加ビット（基本クロック信号ＤＴＣ
の５クロック幅分だけロウ）を付加したうえで同期フラ
ッグ５ＹＦＬが出力される。
第１０図は多重化信号ＶＨＳ Ｉの出力を示している。
水平同期イネーブル信号Ｈ８ＥＮがハイの期間、水平同
期信号Ｈ３Ｃを出力し、ロウの期間は表示信号ＤＩＰを
出力する。また、垂直同期イネーブル信号ＶＳＥＮがハ
イになると同期フラッグ信号５ＹＦＬを出力する。多重
化された信号ＶＨＳＩは多重化部５より出力される。
期信号Ｈ３Ｃを出力し、ロウの期間は表示信号ＤＩＰを
出力する。また、垂直同期イネーブル信号ＶＳＥＮがハ
イになると同期フラッグ信号５ＹＦＬを出力する。多重
化された信号ＶＨＳＩは多重化部５より出力される。
次に、第２図及び第１１図〜第１４図を参照して多重化
再生について説明する。
再生について説明する。
多重化信号ＶＨ３Ｉはスタートビット検知部７に入力さ
れ、同期用付加ビット（第５図参照）を検知すると受信
開始信号５ＴＥＮをアクティブにする。
れ、同期用付加ビット（第５図参照）を検知すると受信
開始信号５ＴＥＮをアクティブにする。
同期用フラッグ検知部８は、受信開始信号５ＴＥＮがア
クティブの状態で基本クロックＲＤＴＣにより同期化さ
れた同期化信号５ＶＨＳＩより同期用フラッグ（マンチ
ェスター変換された７Ｅ）を検知すると、フラッグ検知
信号ＦＬＥＮをアクティブにする。データ部マンチェス
ターエンコード部９はフラッグ検知信号ＦＬＥＮがアク
ティブになると、同期化信号５ＶＨＳＩより次に続くデ
ータ部を順次マンチェスターエンコードする。
クティブの状態で基本クロックＲＤＴＣにより同期化さ
れた同期化信号５ＶＨＳＩより同期用フラッグ（マンチ
ェスター変換された７Ｅ）を検知すると、フラッグ検知
信号ＦＬＥＮをアクティブにする。データ部マンチェス
ターエンコード部９はフラッグ検知信号ＦＬＥＮがアク
ティブになると、同期化信号５ＶＨＳＩより次に続くデ
ータ部を順次マンチェスターエンコードする。
送信側でカウントした水平同期信号のハイ期間幅ＨＷＩ
がハイ期間幅受信信号ＲＨＷＩ、 ロウ期間幅ＨＷ２が
ロウ期間幅受信信号ＲＨＷ２とじてそれぞれデータ部マ
ンチェスターエンコード部９より出力される。また、送
信側でカウントした垂直同期信号のハイ期間幅ＶＷＩが
ハイ期間幅受信信号ＲＶＷ１．ロウ期間幅ＶＷ２がロウ
期間幅受信信号ＲＶＷ２として出力される。
がハイ期間幅受信信号ＲＨＷＩ、 ロウ期間幅ＨＷ２が
ロウ期間幅受信信号ＲＨＷ２とじてそれぞれデータ部マ
ンチェスターエンコード部９より出力される。また、送
信側でカウントした垂直同期信号のハイ期間幅ＶＷＩが
ハイ期間幅受信信号ＲＶＷ１．ロウ期間幅ＶＷ２がロウ
期間幅受信信号ＲＶＷ２として出力される。
水平同期イネーブル信号ＨＳ ＥＮは同期フラッグ５Ｙ
ＦＬ受信後１次の多重化信号ＶＨ３Ｉの立ち下がりエツ
ジから基本クロックＲＤＴＣの（ＲＨＷ２）−８幅だけ
経過後、ハイとなり、以降。
ＦＬ受信後１次の多重化信号ＶＨ３Ｉの立ち下がりエツ
ジから基本クロックＲＤＴＣの（ＲＨＷ２）−８幅だけ
経過後、ハイとなり、以降。
（ＲＨＷＩ）＋１６幅だけハイ期間、（ＲＨＷ２）−１
６幅だけロウ期間の状態を繰り返し出力する。
６幅だけロウ期間の状態を繰り返し出力する。
垂直同期イネーブル信号ＶＳ ＥＮは、同期フラッグ５
ＹＦＬを受信後１次の多重化信号ＶＨ３Ｉの立ち上がり
エツジからハイとなり、 （ＲＶＷＩ）の回数だけさ
らに立ち上がりエツジを検出するとロウになる。水平同
期イネーブル信号Ｈ３ＥＮ及び垂直同期イネーブル信号
ＶＳＥＮはイネーブル信号制御部１０から出力される。
ＹＦＬを受信後１次の多重化信号ＶＨ３Ｉの立ち上がり
エツジからハイとなり、 （ＲＶＷＩ）の回数だけさ
らに立ち上がりエツジを検出するとロウになる。水平同
期イネーブル信号Ｈ３ＥＮ及び垂直同期イネーブル信号
ＶＳＥＮはイネーブル信号制御部１０から出力される。
再生信号出力部１１は多重化信号ＶＨ３Ｉ、水平同期イ
ネーブル信号Ｈ８ＥＮ、垂直同期イネ−プル信号ＶＳＥ
Ｎの各信号をもとに多重化信号を分離再生する。
ネーブル信号Ｈ８ＥＮ、垂直同期イネ−プル信号ＶＳＥ
Ｎの各信号をもとに多重化信号を分離再生する。
再生水平同期信号ＲＨ９Ｃは、多重化信号ＶＨ３ｌと水
平同期イネーブル信号Ｈ３ＥＮとの論理積を出力したも
のである。再生垂直同期信号ＲＶＳＣは垂直同期イネー
ブル信号ＶＳＥＮをそのまま出力したものである。再生
表示信号ＲＤ Ｉ Ｐは。
平同期イネーブル信号Ｈ３ＥＮとの論理積を出力したも
のである。再生垂直同期信号ＲＶＳＣは垂直同期イネー
ブル信号ＶＳＥＮをそのまま出力したものである。再生
表示信号ＲＤ Ｉ Ｐは。
水平同期イネーブル信号Ｈ６ＥＮがロウの期間でかっ１
表示イネーブル信号ＤＩＥＮがハイの期間の多重化信号
ＶＨ３Ｉを出力する。
表示イネーブル信号ＤＩＥＮがハイの期間の多重化信号
ＶＨ３Ｉを出力する。
第３図は本発明の構成例である。送信部１２は。
第１図で示したブロック図と同じ機能を有している。受
信部１５は、第２図で示したブロック図と同じ機能を有
している。多重化信号ＶＨ３Ｉは光モジュール１３によ
りＥＯ変換され、光フアイバー内を伝搬する。光モジュ
ール１４は受信した多重化信号をＯＥ変換する。
信部１５は、第２図で示したブロック図と同じ機能を有
している。多重化信号ＶＨ３Ｉは光モジュール１３によ
りＥＯ変換され、光フアイバー内を伝搬する。光モジュ
ール１４は受信した多重化信号をＯＥ変換する。
［発明の効果］
以上説明したように１本発明はモノクロＣＲＴデイスプ
レィインターフェースにおいて、水平同期信号、垂直同
期信号及び表示信号を多重化することにより、３対の光
モジュールと光ファイバーで構成していた光インターフ
ェースを１対の光モジュールと光ファイバーで構成する
ことができる。
レィインターフェースにおいて、水平同期信号、垂直同
期信号及び表示信号を多重化することにより、３対の光
モジュールと光ファイバーで構成していた光インターフ
ェースを１対の光モジュールと光ファイバーで構成する
ことができる。
この場合、同一の光モジュール（同一のスイッチング特
性）で、水平同期信号、垂直同期信号及び表示信号を送
信、受信する為、各信号間の同期ずれが発生することが
ない。また、多重化を行わない構成にくらべ、約１／３
の価格で光インターフェースを実現できるという効果が
ある。
性）で、水平同期信号、垂直同期信号及び表示信号を送
信、受信する為、各信号間の同期ずれが発生することが
ない。また、多重化を行わない構成にくらべ、約１／３
の価格で光インターフェースを実現できるという効果が
ある。
第１図は本発明の送信側装置のブロック図、第２図は本
発明の受信側装置のブロック図、第３図は第１図、第２
図に示された送信装置と受信装置との間を光伝送路で結
ぶ場合の概略構成図、第４“図は本発明で使用する同期
フラッグ信号の構成例を示した図、第５図は同期フラッ
グ信号の出力タイミングを説明するための信号波形を示
した図。 第６図〜第１０図はそれぞれ第１図に示された送信装置
における各部の動作を説明するための信号波形図、第１
１図〜第１４図はそれぞれ第２図に示された受信装置に
おける各部の動作を説明するための信号波形図。 図中、ＶＳＣは垂直同期信号、ＨＳＣは水平同期信号、
ＥＮＡはイネーブル信号、ＤＴＣは基本クロック信号、
ＤＩＰは表示信号、ＶＨ３Ｉは多重化信号、Ｈ３ＥＮは
水平同期イネーブル信号。 ＶＳＥＮは垂直同期イネーブル信号、５ＹＦＬは同期フ
ラッグ信号。
発明の受信側装置のブロック図、第３図は第１図、第２
図に示された送信装置と受信装置との間を光伝送路で結
ぶ場合の概略構成図、第４“図は本発明で使用する同期
フラッグ信号の構成例を示した図、第５図は同期フラッ
グ信号の出力タイミングを説明するための信号波形を示
した図。 第６図〜第１０図はそれぞれ第１図に示された送信装置
における各部の動作を説明するための信号波形図、第１
１図〜第１４図はそれぞれ第２図に示された受信装置に
おける各部の動作を説明するための信号波形図。 図中、ＶＳＣは垂直同期信号、ＨＳＣは水平同期信号、
ＥＮＡはイネーブル信号、ＤＴＣは基本クロック信号、
ＤＩＰは表示信号、ＶＨ３Ｉは多重化信号、Ｈ３ＥＮは
水平同期イネーブル信号。 ＶＳＥＮは垂直同期イネーブル信号、５ＹＦＬは同期フ
ラッグ信号。
Claims (1)
- １）モノクロＣＲＴディスプレイインタフェースにおい
て、送信側においては、水平同期信号を処理して該水平
同期信号のレベル変化を表わす第１の信号と水平同期イ
ネーブル信号とを出力する第１の処理回路と、垂直同期
信号を処理して該垂直同期信号のレベル変化を表わす第
２の信号と垂直同期イネーブル信号とを出力する第２の
処理回路と、前記第１、第２の信号をマンチェスター変
換して同期フラッグ信号を出力する変換回路と、前記水
平同期信号、水平同期イネーブル信号、垂直同期信号、
垂直同期イネーブル信号、同期フラッグ信号及び表示信
号とを多重化して多重化信号を出力する回路と、該多重
化信号を光信号に変換して伝送する光モジュールとを有
し、受信側においては、伝送されてきた光信号を多重化
電気信号に変換する光モジュールと、該多重化電気信号
からスタートビットを検知する手段と、該検知されたス
タートビットにもとづいて多重化電気信号から同期用フ
ラッグを検知する手段と、該検知された同期用フラッグ
にもとづいてマンチェスターエンコードを行う手段と、
該マンチェスターエンコード手段の出力にもとづいて多
重化電気信号から水平同期イネーブル信号、垂直同期イ
ネーブル信号、表示イネーブル信号を再生する手段と、
該再生手段の出力にもとづいて多重化電気信号から水平
同期信号、垂直同期信号及び表示信号を再生する手段と
を有することを特徴とする多重化伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141091A JP2893721B2 (ja) | 1989-06-05 | 1989-06-05 | 多重化伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141091A JP2893721B2 (ja) | 1989-06-05 | 1989-06-05 | 多重化伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH037440A true JPH037440A (ja) | 1991-01-14 |
| JP2893721B2 JP2893721B2 (ja) | 1999-05-24 |
Family
ID=15283990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1141091A Expired - Lifetime JP2893721B2 (ja) | 1989-06-05 | 1989-06-05 | 多重化伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2893721B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07251196A (ja) * | 1994-03-14 | 1995-10-03 | Pub Works Res Inst Ministry Of Constr | 多段式散気設備 |
-
1989
- 1989-06-05 JP JP1141091A patent/JP2893721B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07251196A (ja) * | 1994-03-14 | 1995-10-03 | Pub Works Res Inst Ministry Of Constr | 多段式散気設備 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2893721B2 (ja) | 1999-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6269127B1 (en) | Serial line synchronization method and apparatus | |
| KR840004282A (ko) | 동기회로 | |
| CA1165475A (en) | Method and device for multiplexing a data signal and several secondary signals, demultiplexing method and device associated therewith, and interface transmitter receiver using the same | |
| US5220582A (en) | Optical bus transmission method and transmitting-side encoder and receiving-side decoder therefor | |
| EP0372458A2 (en) | Synchronous multiplex transmission apparatus | |
| US4644399A (en) | Video/digital data multiplexer | |
| JPH037440A (ja) | 多重化伝送方式 | |
| JPH02245795A (ja) | Ｃｒｔディスプレイインタフェース | |
| EP0247189B1 (en) | Apparatus for encoding and transmitting signals | |
| JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
| JP3006426B2 (ja) | Ｆｍ多重エンコーダ | |
| JPS5911222B2 (ja) | マルチフレ−ム同期方式 | |
| JPH0832566A (ja) | クロック供給回路 | |
| JP3036856B2 (ja) | 回線アダプタ装置 | |
| JPS61192140A (ja) | 光時分割多重通信方式 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JPS6223231A (ja) | パリテイ計数回路 | |
| JP2531720B2 (ja) | デジタル多重変換装置の同期回路方式 | |
| JPH02135946A (ja) | 光海底中継システムの端局情報伝送方式 | |
| JPS6119248A (ja) | 光伝送装置 | |
| KR880002262B1 (ko) | 2선식 디지탈 전화기의 동기 및 타이밍 신호발생회로 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| JPH04216233A (ja) | フレーム同期装置 | |
| JPS63274238A (ja) | 光ｐｐｍ同期方式 | |
| JPH0656987B2 (ja) | デイジタル信号伝送方式 |