JPH0374527B2 - - Google Patents
Info
- Publication number
- JPH0374527B2 JPH0374527B2 JP58014761A JP1476183A JPH0374527B2 JP H0374527 B2 JPH0374527 B2 JP H0374527B2 JP 58014761 A JP58014761 A JP 58014761A JP 1476183 A JP1476183 A JP 1476183A JP H0374527 B2 JPH0374527 B2 JP H0374527B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current source
- constant current
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は増幅回路に係り、特にB級電力増幅
器の改良に関する。
器の改良に関する。
電池駆動のテープレコーダやラジオ等の携帯用
オーデイオ機器の出力増幅器には、B級SEPP
(Single Ended Push−Pull)電力増幅器が使用
されている。このB級SEPP電力増幅器は入力信
号波形の正、負の半サイクル間で動作状態が交互
に切換えられる一対のトランジスタで構成されて
いるが、各トランジスタにはスイツチング歪を無
くするために一定のバイアス電流をアイドリング
電流として流している。
オーデイオ機器の出力増幅器には、B級SEPP
(Single Ended Push−Pull)電力増幅器が使用
されている。このB級SEPP電力増幅器は入力信
号波形の正、負の半サイクル間で動作状態が交互
に切換えられる一対のトランジスタで構成されて
いるが、各トランジスタにはスイツチング歪を無
くするために一定のバイアス電流をアイドリング
電流として流している。
このアイドリング電流は消費電力を増加させ、
低電圧、低消費電流による駆動を妨げる原因にな
る。特に、アイドリング電流は電池駆動の携帯用
オーデイオ機器では、電池を不必要に消耗させる
原因になる。
低電圧、低消費電流による駆動を妨げる原因にな
る。特に、アイドリング電流は電池駆動の携帯用
オーデイオ機器では、電池を不必要に消耗させる
原因になる。
しかしながら、このアイドリング電流を少なく
してスイツチング歪を除こうとすると、この種の
増幅器を集積回路で構成している場合、コンデン
サを外付けすることが必要となり、回路構成上、
部品点数の増加とともに高価になる欠点がある。
してスイツチング歪を除こうとすると、この種の
増幅器を集積回路で構成している場合、コンデン
サを外付けすることが必要となり、回路構成上、
部品点数の増加とともに高価になる欠点がある。
そこで、この発明は、アイドリング電流を減少
させるとともに、アイドリング電流の減少に伴う
スイツチング歪の発生を防止した増幅回路の提供
を目的とする。
させるとともに、アイドリング電流の減少に伴う
スイツチング歪の発生を防止した増幅回路の提供
を目的とする。
即ち、この発明の増幅回路は、増幅すべき入力
信号を受ける増幅器(差動増幅器2)と、第1の
定電流源38に直列に接続されて前記増幅器の出
力がベースに加えられ、その出力に応じた電流が
前記第1の定電流源から供給される第1のトラン
ジスタ36と、この第1のトランジスタの動作に
応じて前記第1の定電流源からベース電流が加え
られ、前記入力信号の正振幅時、動作状態となる
第2のトランジスタ(電力用トランジスタ40)
と、この第2のトランジスタとベースが共通に接
続されて前記第1のトランジスタによつてベース
電流が流れ、そのベース電流に応じた電流が第2
の定電流源46から供給される第3のトランジス
タ(ドライブ用トランジスタ44)と、前記第2
のトランジスタに直列に接続されてB級プツシユ
プル増幅器を構成し、前記第3のトランジスタを
通じてベース電流が加えられ、前記入力信号の負
振幅時、動作状態となる第4のトランジスタ(電
力用トランジスタ42)と、前記第3のトランジ
スタのエミツタと前記第2及び第4のトランジス
タの中間接続点との間に接続された第1のダイオ
ード48,50と、前記第2のトランジスタのベ
ースと基準電位点との間に基準電位点側に第1の
抵抗56を介して接続され、ベースが前記第2及
び第4のトランジスタの中間接続点に第2の抵抗
58を介して接続されるとともに、基準電位点側
に第2のダイオード60を介して接続された第5
のトランジスタ54が設置され、前記第2及び第
4のトランジスタの中間接続点に生じる出力電位
に応じた電流を前記第1の定電流源及び前記第3
のトランジスタのベース側から引き込む駆動制御
回路52とを備えてなることを特徴とする。
信号を受ける増幅器(差動増幅器2)と、第1の
定電流源38に直列に接続されて前記増幅器の出
力がベースに加えられ、その出力に応じた電流が
前記第1の定電流源から供給される第1のトラン
ジスタ36と、この第1のトランジスタの動作に
応じて前記第1の定電流源からベース電流が加え
られ、前記入力信号の正振幅時、動作状態となる
第2のトランジスタ(電力用トランジスタ40)
と、この第2のトランジスタとベースが共通に接
続されて前記第1のトランジスタによつてベース
電流が流れ、そのベース電流に応じた電流が第2
の定電流源46から供給される第3のトランジス
タ(ドライブ用トランジスタ44)と、前記第2
のトランジスタに直列に接続されてB級プツシユ
プル増幅器を構成し、前記第3のトランジスタを
通じてベース電流が加えられ、前記入力信号の負
振幅時、動作状態となる第4のトランジスタ(電
力用トランジスタ42)と、前記第3のトランジ
スタのエミツタと前記第2及び第4のトランジス
タの中間接続点との間に接続された第1のダイオ
ード48,50と、前記第2のトランジスタのベ
ースと基準電位点との間に基準電位点側に第1の
抵抗56を介して接続され、ベースが前記第2及
び第4のトランジスタの中間接続点に第2の抵抗
58を介して接続されるとともに、基準電位点側
に第2のダイオード60を介して接続された第5
のトランジスタ54が設置され、前記第2及び第
4のトランジスタの中間接続点に生じる出力電位
に応じた電流を前記第1の定電流源及び前記第3
のトランジスタのベース側から引き込む駆動制御
回路52とを備えてなることを特徴とする。
以下、この発明の実施例を図面を参照して詳細
に説明する。
に説明する。
図はこの発明の増幅回路の実施例を示してい
る。図において、この増幅回路の入力段には差動
増幅器2が設置されている。即ち、一対のトラン
ジスタ4,6のエミツタは共通にされ、このエミ
ツタと電源端子8との間には定電流源10が接続
され、トランジスタ4のコレクタと基準電位点端
子12との間にはトランジスタ14が接続されて
いる。また、トランジスタ6のコレクタと基準電
位点端子12との間にはダイオード16が接続さ
れ、このダイオード16のアノードとトランジス
タ14のベースは共通に接続され、トランジスタ
14及びダイオード16はカレントミラー回路を
構成している。
る。図において、この増幅回路の入力段には差動
増幅器2が設置されている。即ち、一対のトラン
ジスタ4,6のエミツタは共通にされ、このエミ
ツタと電源端子8との間には定電流源10が接続
され、トランジスタ4のコレクタと基準電位点端
子12との間にはトランジスタ14が接続されて
いる。また、トランジスタ6のコレクタと基準電
位点端子12との間にはダイオード16が接続さ
れ、このダイオード16のアノードとトランジス
タ14のベースは共通に接続され、トランジスタ
14及びダイオード16はカレントミラー回路を
構成している。
トランジスタ4のベースには入力端子18が形
成されているとともに、抵抗20,22,24及
びコンデンサ26で構成されるバイアス回路から
一定のバイアスが設定されている。また、トラン
ジスタ6のベースと出力端子28との間には、抵
抗30,32及びコンデンサ34で構成された帰
還回路が挿入され、トランジスタ6のベースには
出力信号が負帰還されるように成つている。
成されているとともに、抵抗20,22,24及
びコンデンサ26で構成されるバイアス回路から
一定のバイアスが設定されている。また、トラン
ジスタ6のベースと出力端子28との間には、抵
抗30,32及びコンデンサ34で構成された帰
還回路が挿入され、トランジスタ6のベースには
出力信号が負帰還されるように成つている。
差動増幅器2の出力はトランジスタ4のコレク
タから取り出され、このコレクタ出力は第1のト
ランジスタ36のベースに与えられている。トラ
ンジスタ36はコレクタ側に第1の定電流源38
を介して電源端子8と基準電位点との間に接続さ
れている。即ち、差動増幅器2の出力はトランジ
スタ36のコレクタ側から第2のトランジスタと
しての電力用トランジスタ40のベースと、第4
のトランジスタとしての電力用トランジスタ42
を駆動するための第3のトランジスタとしてのド
ライブ用トランジスタ44のベースとに加えられ
ている。そして、電力用トランジスタ40,42
は電源端子8と基準電位点端子12との間にエミ
ツタを基準電位点側にして直列に接続され、
SEPP回路を構成している。
タから取り出され、このコレクタ出力は第1のト
ランジスタ36のベースに与えられている。トラ
ンジスタ36はコレクタ側に第1の定電流源38
を介して電源端子8と基準電位点との間に接続さ
れている。即ち、差動増幅器2の出力はトランジ
スタ36のコレクタ側から第2のトランジスタと
しての電力用トランジスタ40のベースと、第4
のトランジスタとしての電力用トランジスタ42
を駆動するための第3のトランジスタとしてのド
ライブ用トランジスタ44のベースとに加えられ
ている。そして、電力用トランジスタ40,42
は電源端子8と基準電位点端子12との間にエミ
ツタを基準電位点側にして直列に接続され、
SEPP回路を構成している。
また、電源端子8と出力端子28との間には第
2の定電流源46及び第1のダイオード48,5
0が直列に接続され、ダイオード48のアノード
側には前記トランジスタ44のエミツタが接続さ
れ、トランジスタ44のコレクタは電力用トラン
ジスタ42のベースに接続されている。即ち、ト
ランジスタ44、定電流源46及びダイオード4
8,50で電力用トランジスタ42のドライブ回
路が構成されている。
2の定電流源46及び第1のダイオード48,5
0が直列に接続され、ダイオード48のアノード
側には前記トランジスタ44のエミツタが接続さ
れ、トランジスタ44のコレクタは電力用トラン
ジスタ42のベースに接続されている。即ち、ト
ランジスタ44、定電流源46及びダイオード4
8,50で電力用トランジスタ42のドライブ回
路が構成されている。
そして、出力端子28の出力電位を検出し、こ
の出力電位に応じてトランジスタ44にベース電
流を流し、電力用トランジスタ42を動作状態に
制御する駆動制御回路52が設置されている。即
ち、電力用トランジスタ40のベースと基準電位
点との間には、第5のトランジスタ54がエミツ
タ側に第1の抵抗56を介して接続され、このト
ランジスタ54のベースは出力点であるトランジ
スタ40,42の中間接続点に第2の抵抗58を
介して接続されるとともに、第2のダイオード6
0を介して基準電位点に接続されている。
の出力電位に応じてトランジスタ44にベース電
流を流し、電力用トランジスタ42を動作状態に
制御する駆動制御回路52が設置されている。即
ち、電力用トランジスタ40のベースと基準電位
点との間には、第5のトランジスタ54がエミツ
タ側に第1の抵抗56を介して接続され、このト
ランジスタ54のベースは出力点であるトランジ
スタ40,42の中間接続点に第2の抵抗58を
介して接続されるとともに、第2のダイオード6
0を介して基準電位点に接続されている。
以上の構成に基づき、その動作を説明する。入
力端子18に交流信号Sが与えられる場合、この
交流信号Sにおいて、正の半サイクルが与えられ
るとき、トランジスタ4は不導通状態になるた
め、トランジスタ36,44は不導通状態にな
る。この結果、電力用トランジスタ40は導通状
態になり、他方、電力用トランジスタ42は不導
通状態になる。このとき、B級増幅器ではアイド
リング電流が少ないと、電力用トランジスタ42
は確実に不導通状態となり、これはスイツチング
歪の原因になる。
力端子18に交流信号Sが与えられる場合、この
交流信号Sにおいて、正の半サイクルが与えられ
るとき、トランジスタ4は不導通状態になるた
め、トランジスタ36,44は不導通状態にな
る。この結果、電力用トランジスタ40は導通状
態になり、他方、電力用トランジスタ42は不導
通状態になる。このとき、B級増幅器ではアイド
リング電流が少ないと、電力用トランジスタ42
は確実に不導通状態となり、これはスイツチング
歪の原因になる。
この場合、トランジスタ54のベースには出力
端子28に生じている出力電位が与えられ、この
電位に応じた電流が流れる。このベース電流に応
じてトランジスタ54にはコレクタ電流が流れ、
このコレクタ電流によつてトランジスタ44には
ベース電流が流れる。このベース電流は出力電位
に応じたものとなる。そして、トランジスタ44
から電力用トランジスタ42のベースにバイアス
電流が与えられ、電力用トランジスタ42は入力
信号の正の半サイクル期間において、出力電位に
応じて一定のバイアス状態に制御される。この結
果、入力信号Sが負の半サイクルに移行すると同
時に導通状態となるので、スイツチング動作が滑
らかに行われ、スイツチング歪の発生を確実に防
止できる。従つて、スイツチング歪の発生を抑制
するためのアイドリング電流を減少させても、ス
イツチング歪の発生を抑制することができる。
端子28に生じている出力電位が与えられ、この
電位に応じた電流が流れる。このベース電流に応
じてトランジスタ54にはコレクタ電流が流れ、
このコレクタ電流によつてトランジスタ44には
ベース電流が流れる。このベース電流は出力電位
に応じたものとなる。そして、トランジスタ44
から電力用トランジスタ42のベースにバイアス
電流が与えられ、電力用トランジスタ42は入力
信号の正の半サイクル期間において、出力電位に
応じて一定のバイアス状態に制御される。この結
果、入力信号Sが負の半サイクルに移行すると同
時に導通状態となるので、スイツチング動作が滑
らかに行われ、スイツチング歪の発生を確実に防
止できる。従つて、スイツチング歪の発生を抑制
するためのアイドリング電流を減少させても、ス
イツチング歪の発生を抑制することができる。
また、トランジスタ54に流れる電流は、出力
電位に応じた値で与えられるので、入力信号Sが
負の半サイクル時、その電位に応じて減少し、無
駄な電流消費が抑制される。さらに、トランジス
タ54を流れる電流は抵抗56の値で任意に調整
することができる。
電位に応じた値で与えられるので、入力信号Sが
負の半サイクル時、その電位に応じて減少し、無
駄な電流消費が抑制される。さらに、トランジス
タ54を流れる電流は抵抗56の値で任意に調整
することができる。
以上説明したように、この発明によれば、アイ
ドリング電流の減少で低消費電力化を図ることが
できるとともに、出力信号のスイツチング歪を抑
制できる。
ドリング電流の減少で低消費電力化を図ることが
できるとともに、出力信号のスイツチング歪を抑
制できる。
図はこの発明の増幅回路の実施例を示す回路図
である。 2……差動増幅器(増幅器)、36……第1の
トランジスタ、38……第1の定電流源、40…
…電力用トランジスタ(第2のトランジスタ)、
42……電力用トランジスタ(第4のトランジス
タ)、44……ドライブ用トランジスタ(第3の
トランジスタ)、46……第2の定電流源、48,
50……第1のダイオード、52……駆動制御回
路、54……第5のトランジスタ、56……第1
の抵抗、58……第2の抵抗、60……第2のダ
イオード。
である。 2……差動増幅器(増幅器)、36……第1の
トランジスタ、38……第1の定電流源、40…
…電力用トランジスタ(第2のトランジスタ)、
42……電力用トランジスタ(第4のトランジス
タ)、44……ドライブ用トランジスタ(第3の
トランジスタ)、46……第2の定電流源、48,
50……第1のダイオード、52……駆動制御回
路、54……第5のトランジスタ、56……第1
の抵抗、58……第2の抵抗、60……第2のダ
イオード。
Claims (1)
- 【特許請求の範囲】 1 増幅すべき入力信号を受ける増幅器と、 第1の定電流源に直列に接続されて前記増幅器
の出力がベースに加えられ、その出力に応じた電
流が前記第1の定電流源から供給される第1のト
ランジスタと、 この第1のトランジスタの動作に応じて前記第
1の定電流源からベース電流が加えられ、前記入
力信号の正振幅時、動作状態となる第2のトラン
ジスタと、 この第2のトランジスタとベースが共通に接続
されて前記第1のトランジスタによつてベース電
流が流れ、そのベース電流に応じた電流が第2の
定電流源から供給される第3のトランジスタと、 前記第2のトランジスタに直列に接続されてB
級プツシユプル増幅器を構成し、前記第3のトラ
ンジスタを通じてベース電流が加えられ、前記入
力信号の負振幅時、動作状態となる第4のトラン
ジスタと、 前記第3のトランジスタのエミツタと前記第2
及び第4のトランジスタの中間接続点との間に接
続された第1のダイオードと、 前記第2のトランジスタのベースと基準電位点
との間に基準電位点側に第1の抵抗を介して接続
され、ベースが前記第2及び第4のトランジスタ
の中間接続点に第2の抵抗を介して接続されると
ともに、基準電位点側に第2のダイオードを介し
て接続された第5のトランジスタが設置され、前
記第2及び第4のトランジスタの中間接続点に生
じる出力電位に応じた電流を前記第1の定電流源
及び前記第3のトランジスタのベース側から引き
込む駆動制御回路と、 を備えてなることを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1476183A JPS59140706A (ja) | 1983-01-31 | 1983-01-31 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1476183A JPS59140706A (ja) | 1983-01-31 | 1983-01-31 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59140706A JPS59140706A (ja) | 1984-08-13 |
| JPH0374527B2 true JPH0374527B2 (ja) | 1991-11-27 |
Family
ID=11870059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1476183A Granted JPS59140706A (ja) | 1983-01-31 | 1983-01-31 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59140706A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132817U (ja) * | 1980-03-10 | 1981-10-08 | ||
| JPS57155813A (en) * | 1981-03-20 | 1982-09-27 | Nec Corp | Power amplifier |
-
1983
- 1983-01-31 JP JP1476183A patent/JPS59140706A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59140706A (ja) | 1984-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4115739A (en) | Power amplifier | |
| US4249136A (en) | PWM Signal power amplifier | |
| KR870002693B1 (ko) | 증폭기 장치 | |
| US4401954A (en) | Power amplifier | |
| JPH04111506A (ja) | 増幅回路 | |
| US4706039A (en) | Amplifier arrangement | |
| JP2533201B2 (ja) | Am検波回路 | |
| JPH05176255A (ja) | 電 源 | |
| US4451802A (en) | Power amplifier | |
| JP3664224B2 (ja) | パワードライブ回路 | |
| JPS59140706A (ja) | 増幅回路 | |
| JPH0458202B2 (ja) | ||
| JP2834929B2 (ja) | 増幅回路 | |
| JPS6119548Y2 (ja) | ||
| JPH087561Y2 (ja) | 切換増幅回路 | |
| JPS5827539Y2 (ja) | 音声増幅器 | |
| US4366448A (en) | Power-amplifying circuit | |
| JPH0683045B2 (ja) | スイツチングアンプ | |
| JPH0233385Y2 (ja) | ||
| JPS61113305A (ja) | 増幅器 | |
| JPH057886B2 (ja) | ||
| JPH0619217Y2 (ja) | 可変インピ−ダンス回路 | |
| JPH0411042B2 (ja) | ||
| JPS6115619Y2 (ja) | ||
| JP3044257B2 (ja) | スイッチング素子の駆動装置 |