JPH0374986A - 画像データの受信装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画像データのデータ量を高能率符号化によ
り圧縮して伝送又は記録する伝送装置の受信装置に関す
る。

〔発明の概要］ この発明は１．ｎ（ｎは整数）フレーム間でサンプリン
グ位相が反転するサブサンプリングを行い、サブサンプ
リングがされたデータを２次元ブロック構造に変換し、
２次元ブロックのデータに対して圧縮符号化を行うよう
にした送信装置から伝送されたデータを受信するための
受信装置において、ブロック単位で圧縮符号化されたデ
ータを復号する回路と、復号されたデータをブロック分
解する回路と、ブロック分解されたデータを用いて非伝
送データを補間する補間回路とを有し、補間回路は、ブ
ロック毎の動きの状態に応じて同一フレーム及び隣接フ
レームの画素データを適応的に用いて非伝送画素を補間
することにより、小さな規模のハードウェアにより、高
画質の復元画像が得られる。

〔従来の技術〕

画像データのデータ量を低減する符号化の一つとして、
画像データを２次元或いは３次元のブロック構造に変換
し、ブロック毎に圧縮符号化する方法が知られている。

２次元ブロックは、ｌフィールド或いは１フレームを細
分することで形成され、３次元ブロックは、時間的に連
続する複数フレームに夫々属する２次元ブロックの集合
として構成される。２次元ブロックの符号化は、回路規
模が小さい利点を有し、３次元ブロックの符号化は、効
率が良くでき、また、静止部で復元画像が高画質である
利点を有している。

また、サブサンプリングとブロック符号化とを組み合わ
せた符号化が知られており、かかる符号化によれば、効
率が良い圧縮を行うことができる。

特ニ、フレーム単位でサブサンプリングの位相が反転す
る方式は、静止部で時間方向の補間を使用することによ
り解像度の劣化がない圧縮を行うことができる。

この符号化の送信側は、サブサンプリング回路と、３次
元ブロック構造に人力データの順序を変換するためのブ
ロック化回路と、ブロック符号化のためのエンコーダと
を備え、エンコーダに関連して所定期間（例えばｌフレ
ーム期間）の発生データ量を伝送路、の容量を超えない
ように、制御するためのバッファリング回路とが設けら
れている。

受信側には、ブロック符号化のデコーダと３次元ブロッ
クの構造を走査順序に戻すためのブロック分解回路とサ
ブサンプリングで間引かれた非伝送画素を補間するため
の補間回路とが設けられている。

［発明が解決しようとする課題〕 従来のサブサンプリングと３次元ブロックの符号化とを
組み合わせた符号化方式では、ブロック化回路が２フレ
ームメモリを必要とし、バッファリング回路が画素デー
タを遅延させるための２フレームメモリを必要とする。

また、受信側では、ブロック分解のための２フレームメ
モリと、補間のための２フレームメモリとが必要とされ
る。従って、送信側と受信側とを合計すると８フレーム
メモリが必要となり、ハードウェアの規模が大きくなる
問題があった。

従って、この発明の目的は、３次元処理で期待できる高
画質と、２次元処理の持つハードウェアが簡単である特
徴とを合わせ持った画像データの受信装置を提供するこ
とにある。

〔課題を解決するための手段〕

この発明は、ｎ（ｎは整数）フレーム間でサンプリング
位相が反転するサブサンプリングを行う回路と、サブサ
ンプリングがされたデータを２次元ブロック構造に変換
する回路と、２次元ブロックのデータに対して圧縮符号
化を行う回路とを有する送信装置から伝送されたデータ
を受信するための受信装置において、 ブロック単位で圧縮符号化されたデータを復号する回路
７と、 復号されたデータをブロック分解する回路８と、ブロッ
ク分解されたデータを用いて非伝送データを補間する補
間回路９とを有し、 補間回路９は、ブロック毎の動きの状態に応じて同一フ
レーム及び隣接フレームの画素データを適応的に用いて
非伝送画素を補間するようにしたものである。

〔作用〕

この発明では、入力データを２次元ブロック構造に変換
するので、ブロック化及びブロック分解のためのハード
ウェアの規模を小さくできる。また、サブサンプリング
で間引かれた画素（非伝送画素）を補間するのに、ブロ
ック毎の動きに応して適応的な補間を行い、静止部では
、前のフレームの伝送画素で時間方向の補間がなされる
。この３次元処理により、静止部の復元画像の画質を良
好とできる。２次元処理と３次元処理の組合せであるた
めに、３次元処理のみを行う方式と比してハードウェア
の規模を小さくできる。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。第１図は、この一実施例の伝送システムの全体を
示す。１で示す入力端子からディジタルビデオデータが
供給され、サブサンプリング回路２に供給される。ディ
ジタルビデオデータは、２フイールドに含まれる画像が
同時化されたものである。サブサンプリング回路２では
、原画素データが元の周波数の％のサンプリング周波数
でサブサンプリングされる。サブサンプリング回路２に
は、折り返し歪の発生を防止するためのブリフィルタが
設けられている。

第２図は、サブサンプリングパターンの一例を示す。第
２図において、○が原画素データの中の伝送画素を示し
、×がその非伝送画素を示している。各フレーム内では
、殻子の五の目状に位置する５個の画素が伝送画素とな
るパターンでサブサンプリングがなされる。また、時間
的に連続する２フレームＦｎとＦ　ｎ＋１との間でサブ
サンプリングの位相が反転されている。従って、この２
フレームのサブサンプリングのパターンは、フレーム間
で相補的なものであり、静止画のブロックでは、非伝送
画素が前のフレームの対応する位置の画素データにより
補間でき、解像度の劣化が生じない。

サブサンプリング回路２の出力信号がブロック化回路３
に供給され、サブサンプリング回路２の出力信号が２次
元ブロックの構造に変換される。

この実施例では、（２Ｘ２）のブロックが２ラインメモ
リを使用して形成される。

第３図は、ブロック化回路３の構成を示す、１１で示す
入力端子からサブサンプリングされたデータが２ライン
メモリ１２に書き込まれる。２ラインメモリ１２からの
ブロックの順序の読み出しデータが出力端子１３に取り
出される。２ラインメモリ１２の読み出し及び書き込み
は、Ｒ／Ｗ制御回路１４により制御される。

このブロック化回路３の動作について第４図〜第６図を
参照して説明する。動作の説明において、サブサンプリ
ング後のフレーム内の画素データに対して第４図に示す
ように、番号付けを行う。即ち、ｌライン中には、１〜
ｎの各番号が付された画素データが含まれる。また、第
５図に示すように、１クロック周期Ｔｃの前半の期間が
書き込み期間Ｔｗとされ、その後半の期間が読み出し期
間Ｔｒとされ、２ラインメモリ１２が書き込み動作と読
み出し動作とを交互に行うように、Ｒ／Ｗ制御回路１４
により制御される。

第６図は、２ラインメモリ１２の内容の変化を示してお
り、第６図Ａは、最初のラインの画素データが書き込ま
れた状態を示す、この第６図Ａから分るように、第１ラ
インのｎ個の画素データ（１１２，３、・・・、！４ｎ
、・・’ｎ）は、隣接する二つの画素データ毎に２個の
画素データのアドレスを飛び越して２ラインメモリ１２
に書き込まれる。このｌラインの画素データの書き込み
が終了すると、第５図に示すサイクルでもって、書き込
まれているデータの読み出しがされると共に、第２ライ
ンの画素データ（ｎ＋１．、ｎ＋２、・・・・、３／２
　ｎ・・・、２ｎ）が第１ラインの画素データが書き込
まれていないアドレスに書き込まれる。

第２ラインの画素データの書き込みと、２ラインメモリ
１２の読み出しとが交互になされるので、出力端子１３
には、（１１２、ｎ＋１．ｎ＋２．３．４、ｎ＋３、ｎ
＋４、・・・・・ｎ−１、ｎ１２ｎ−１，２ｎ）のブロ
ックの順序に変換された第１ライン及び第２ラインの画
素データが発生する。以下、同様の動作が繰り返され、
ブロック化回路３からは、ブロックの順序に変換された
データが発生する。

このブロック化回路３の出力信号が図示せずも、動き検
出回路に供給され、ブロック毎に動き画像か静止画像か
を示す１ビツトのフラグが形成される。このフラグは、
受信側に伝送される。また、ブロック化回路３からの画
素データがバッファリング回路４に供給される。バッフ
ァリング回路４と関連してエンコーダ５が設けられてい
る。エンコーグ５は、可変長ＡＤＲＣ（ダイナ主ツタレ
ンジに適応した符号化）のエンコーダである。バッファ
リング回路４及びエンコーダ５は、−例として第７図に
示す構成とされている。第７図において、２１で示す入
力端子に、ブロック化回路３からのデータが供給される
。このブロック化回路３の出力信号が最大値及び最小値
検出回路２２及び遅延回路２３に供給される。検出回路
２２は、各ブロックの最大値ＭＡＸと最小値ＭＩＮとを
検出する。遅延回路２３は、最大値ＭＡＸ及び最小値Ｍ
ＩＮを検出し、発生データ量が目標値を超えないような
しきい値を決定するのに必要な時間、データを遅延させ
る。この例では、２ラインの期間に発生するデータ量が
目標値を超えないように制御するので、遅延回路２３の
遅延時間は、２ラインよりやや長く選定される。但し、
ｌライン期間の中には、有効データが存在しない水平ブ
ランキング期間が存在するので、水平ブランキング期間
内でしきい値を決定することが可能である。

減算回路２４で（ＭＡＸ−ＭＩ　Ｎ）の演算がされ、減
算回路２４からダイナミックレンジＤＲが得られる。ダ
イナミックレンジＤＲが遅延回路２５及び２６、バッフ
ァリング回路２７に夫々供給される。また、遅延回路２
３を介された画素データが減算回路２８に供給される。

減算回路２８では、画素データから最小値ＭＩＮが減算
され、最小値が除去されたデータが減算回路２８から発
生する。

この最小値除去後の画素データが量子化回路２９に供給
される。量子化回路２９には、遅延回路２５を介された
ダイナミックレンジＤＲとビット数決定回路３０からの
ビット数を示すデータとが供給される。ビット数決定回
路３０は、ダイナミックレンジＤＲとＲＯＭ３１からの
しきい値Ｔｌ〜Ｔ４とからそのブロックの量子化ビット
数を決定する。ＲＯＭ３１は、バッファリング回路２７
で発生したしきい値コードＰｉと対応するしきい値の組
を発生する。

ＡＤＲＣは、量子化ビット数をｂとすると、ダイナミッ
クレンジＤＲを（２ｂ）個に分割することにより量子化
ステップ幅Δを求め、この量子化ステップ幅Δで各画素
データの最小値が除去された値を除算し、その商を整数
化した値を新たなコード信号とするものである。可変長
ＡＤＲＣの場合では、量子化ビット数すがダイナミック
レンジＤＲに応じて変えられる。このビット数を決定す
るためのしきい値をＴ１、Ｔ２、Ｔ３、Ｔ４（但し、Ｔ
Ｉ＜Ｔ２＜７３＜Ｔ４）とすると、（ＤＲ＜ＴＩ）のブ
ロックでは、（ｂ＝０）（即ち、コード信号を伝送しな
い）とされ、（ＴＩ≦ＤＲ＜Ｔ２）のブロックでは、（
ｂ＝１）とされ、（Ｔ２≦ＤＲ＜Ｔ３）のブロックでは
、（ｂ＝２）とされ、（Ｔ３≦ＤＲ＜７４）のブロック
では、（ｂ＝３）とされ、（ＤＲ≧７４）のブロックで
は、（ｂ＝４）とされる。

かかる可変長ＡＤＲＣでは、しきい値Ｔｌ−７４を動か
すことで発生情報量を制御することができる。しきい値
の組合せは、無限にあるので、複数個例えばしきい値コ
ードＰ　ｌ　　（ＰＯ−Ｐ３１）で区別される３２個の
しきい値の組が用意される。

しきい値の組は、しきい値コードｐｔが変化する毎に発
生情報量が単調に減少又は増加するように設定される。

バッファリング回路２７では、２ライン期間におけるブ
ロックのダイナ主ツタレンジＤＲの度数が集計される。

この度数が最大のダイナ主ツタレンジから最小のダイナ
主ツタレンジに向がって集計されることにより、積算型
の度数分布表に変換される。ＲＡＭ、のアドレスとして
ダイナミックレンジＤＲを供給し、指定されたアドレス
に＋１を書き込むことで度数分布表が作成される。この
度数分布表で、ダイナ主ツタレンジが大きい方のアドレ
スから度数を読み出し、前のアドレスから読み出された
値と積算した値を同一のアドレスに書き込むことで積算
型の度数分布表が作成される。

積算型の度数分布表に対して、しきい値の組が順次適用
されることで、発生情報量を演算することができる。演
算された発生情報量と目標値とが比較され、目標値を超
えず、画質の劣化を最初とできるしきい値の組が決定さ
れる。バッファリング回路２７からのしきい値コードＰ
ｉは、この最適なしきい（直の組を示している。

かかる可変長ＡＤＲＣのバッファリングは、既に本願出
願人により提案されている特願昭６１−２５７５８６号
明細書に詳細に記載されている。

但し、この実施例では、発生情報量の算出及び制御がフ
レーム期間ではなく、２ライン期間でなされる点で先の
出願と相違している。

遅延回路２５及び２６からのダイナくツクレンジＤＲ及
び最小値ＭＩＮと量子化回路２９からのコード信号とし
きい値の組を示すパラメータコードＰｉとがフレーム化
回路３２に供給され、出力端子３３には、伝送データが
取り出される。フレーム化回路３２は、ダイナミックレ
ンジＤＲ，最小値Ｍ　Ｉ　Ｎ、コード信号及びパラメー
タコードＰｉがバイトシリアルに配列され、同期信号が
付加された伝送データを形成する。また、フレーム化回
路３２では、付加的コード（ＤＲ，ＭＩＮ、Ｐｉ）とコ
ード信号の夫々に対するエラー訂正符号の符号化がなさ
れる。また、図示せずも、フレーム化回路３２には、ブ
ロック毎の動き検出フラグが供給され、動き検出フラグ
も伝送される。

フレーム化回路３２の出力端子３３に取り出された伝送
データは、破線で示す伝送路６を介して受信側の入力端
子１２からフレーム分解回路１３に供給される。伝送路
６は、例えば磁気テープと回転ヘッドとで構成された記
録及び再生の過程である。

受信側では、第１図に示すように、デコーダ７に受信デ
ータが供給される。デコーダ７は、上述のＡＤＲＣエン
コーダ５と逆にフレーム分解回路が設けられている。フ
レーム分解回路で分離されたパラメータコードＰｉとダ
イナξツクレンジＤＲとからブロック毎のビット数が検
出され、このビット数とダイナミックレンジＤＲとコー
ド信号とからそのブロック内の各画素の最小値除去後の
値が復号される。復号僅に対して最小値ＭＩＮが加算さ
れ、各画素データが復元される。

デコーダ８からの復元値がブロック分解回路８に供給さ
れる。ブロック分解回路８は、送信例のブロック化回路
３と逆にブロックの順序のデータを走査順序に変換する
ための回路である。ブロック分解回路８は、ブロック化
回路３と同様に、２ラインメモリで構威できる。

ブロック分解回路８の出力信号が補間回路９に供給され
る。補間回路９では、動き検出フラグを参照して、動き
ブロックに含まれる画素データに関しては、フレーム内
の復元データを使用した空間的な補間がされ、静止ブロ
ックに含まれる画素に関しては、前のフレームの復元デ
ータを使用した時間方向の補間がなされる。空間的な補
間の例として、フレーム内の非伝送画素の周囲に存在す
る伝送画素の復元データの平均値で非伝送画素が補間す
る方法が使用できる。時間的な補間は、前のフレームと
サブサンプリングの位相が相補的なことを利用して、前
のフレームの伝送画素の復元データを現フレームの非伝
送画素とするものである。この時間方向の補間のために
、フレームメモリが必要とされる。補間回路９の出力端
子１０に復元された画像データが得られる。

なお、この発明は、圧縮符号化として、ＡＤＲＣに限ら
ず、Ｄ　ＣＴ　（Ｄｉｓｃｒｅｔｅ　ｃｏｓｉｎｅ　ｔ
ｒａｎｓｆｏ−ｒｍ）等の変換符号化、ベクトル量子化
を使用しても良い。

（発明の効果〕 この発明は、２次元のブロックを構威し、ブロック毎に
圧縮符号化し、また、３次元の処理で非伝送画素の補間
を行うので、３次元ブロック構造で圧縮符号化する方式
と比して、ブロック化のためのメモリ容量が小となり、
ハードウェアの規模を小さくできる。また、３次元処理
により、非伝送画素の補間を良好にできる。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体を示すブロック図、
第２図はサブサンプリングのパターンを示す路線図、第
３図はブロック化回路の一例のブロック図、第４図、第
５図及び第６図はブロック化回路の動作説明に用いる路
線図、第７図はエンコーダの一例のブロック図である。 図面における主要な符号の説明 ５：可変長ＡＤＲＣのエンコーダ、 ７：可変長ＡＤＲＣのデコーダ、 ８ニブロック分解回路、 ９：非伝送画素に対する補間回路。

Claims (1)

1. 【特許請求の範囲】 ｎ（ｎは整数）フレーム間でサンプリング位相が反転す
   るサブサンプリングを行う手段と、上記サブサンプリン
   グがされたデータを２次元ブロック構造に変換する手段
   と、上記２次元ブロックのデータに対して圧縮符号化を
   行う手段とを有する送信装置から伝送されたデータを受
   信するための受信装置において、 ブロック単位で圧縮符号化されたデータを復号する手段
   と、 上記復号されたデータをブロック分解する手段と、 上記ブロック分解されたデータを用いて非伝送データを
   補間する補間手段とを有し、 上記補間手段は、ブロック毎の動きの状態に応じて同一
   フレーム及び隣接フレームの画素データを適応的に用い
   て上記非伝送画素を補間するようにしたことを特徴とす
   る画像データの受信装置。