JPH0376140A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 一実施例の工程断面図（第１図） 他の実施例の工程断面図（第２図） 発明の効果 〔概　要〕 半導体装置の製造方法、特に溝構造の素子間分離領域の
形成方法に関し、 分離溝上の絶縁膜に、上部と底部の開孔形状がほぼ等し
くて分離溝内の多結晶シリコン膜を所定の形状で表出す
ることが可能なコンタクト窓を形成する方法の提供を目
的とし、 半導体基板に溝を形成する時にマスク材となる第２の膜
と、該第２の膜を除去する際に選択的に残すことができ
且つスペーサとなる第１の膜とを、該半導体基板上に該
第１の膜、第２の膜の順序に積層形成する工程、該第２
の膜をマスク材とし、該第１の膜を貫通して該半導体基
板に溝を形成する工程、該第２の膜のみ選択的に除去す
る工程、該溝の中を含む第１の膜上にシリコン膜を形成
する工程、該第１の膜上のシリコン膜をエツチング除去
して該溝の内部のみに、上面が該第１の膜の上端部と下
端部の間にあるように該シリコン膜を残留せしめる工程
、該第１の膜を選択的に除去する工程、該半導体基板上
に絶縁膜を形成する工程、該溝上部の該絶縁膜に該溝内
のシリコン膜を表出するコンタクト窓を形成する工程を
含み構成される。

〔産業上の利用分野〕

本発明は半導体装置の製造方法、特に溝構造の素子間分
離領域の形成方法に関する。

近年ＬＳＩの高集積化に伴い、素子間の分離方法として
ＬＯＣＯ３法と通称される選択酸化法に比べて占有幅を
狭く形成でき、且つ深く素子間を分離することが可能な
利点を有する溝分離法が用いられるようになってきてい
る。

この溝分離法において、溝内に埋め込まれる物質として
は、カバレージ性に優れ均一に埋め込むことが可能な多
結晶シリコン膜が多く用いられるが、素子の動作などに
よりこの多結晶シリコン膜中にチャージが溜り、素子間
リーク等素子の特性に悪影響を及ぼすことがある。そこ
でこのチャージを逃がすために溝内の多結晶シリコン膜
に電位を与える構造をとる必要がある。

〔従来の技術〕

従来、上記のように電位が与えられる多結晶シリコン膜
が溝内に埋込まれてなる溝分離構造を形成する際には、
以下に第３図（ａ）〜（ｅ）の工程断面図を参照して説
明する方法が用いられていた。

第３図（ａ）参照 即ち、周知の方法によりシリコン（半導体）基板５１上
に溝エツチング用の開孔５３を有する二酸化シリコン（
Ｓ３０２）膜５２を形成し、このＳｉＯ□膜５２をマス
クにしりアクティブイオンエツチング（ＲＩＥ）処理を
行って上記シリコン基板５１に所定の深さの分離溝５４
を形成する。

第３図（ｂ）参照 次いで、熱酸化により分離溝５４の内面に分離用Ｓｉ０
ｇ膜５５を形成した後、この基板上に分離溝５４内を完
全に埋めることができる厚さに多結晶シリコン膜５６を
戒長し、通常のプラズマエツチングにより上記多結晶シ
リコン膜５６のエッチバックを行って、基板表面上の多
結晶シリコン膜５６を完全に除去し、分離溝５４内のみ
に多結晶シリコン膜５６を残留させる。

第３図（Ｃ）参照 次いで、この基板上に気相成長により絶縁膜５７を形成
する。

第３図（ｄ）参照 次いで、レジスト膜５８をマスクにしＲＩＢ！処理によ
り分離溝５４部上の絶縁膜５７に、分離溝５４内の多結
晶シリコン膜５６を表出するコンタクト窓５９を形成す
る。

第３図（ｅ）参照 そして上記レジスト膜５８を除去した後、上記コンタク
ト窓５９を介し分離溝５４内の多結晶シリコン膜５６に
電位を与える電極配線６０を、周知の方法により上記絶
縁膜５７上に形成する方法であった。

〔発明が解決しようとする課題〕

しかし上記従来の方法によると、シリコン基板５１表面
上に成長した多結晶シリコン膜５６をエッチバックする
際、基板内及び基板間のエツチングの分布を考慮して多
少のオーバエツチングがかけられるため、第３図（ハ）
に示すように、分離溝５４内に埋込まれて残留する多結
晶シリコン膜５６の上面が分離溝５４の開孔面から例え
ば２０００〜３０００人程度下がった位置になる。

そのため段差の端部において横方向にも成長する気相成
長絶縁膜の性質にはって、第３図（Ｃ）に示されたよう
に、溝５４直上部に堆積される絶縁膜５７の表面には、
溝５４の幅が周辺から狭められた狭い幅の溝６１が形成
され、この絶縁膜５７の分離溝５４の直上部にＲＩＥ処
理により溝５４内の多結晶シリコン膜５６を表出するコ
ンタクト窓５９を形成した際、コンタクト窓５９の形状
は第３図（ｄ）に示すように、前記絶縁膜５７上の狭い
幅の溝６１の形状がほぼそのまま下方に移行してコンタ
クト窓５９の側壁にも絶縁膜の一部５７Ｐが残留して多
結晶シリコン膜５６を表出するコンタクト窓５９底部の
開孔幅が極度に狭くなり、第３図（ｅ）に示すように電
極配線６０と分離溝５４内の多結晶シリコン膜５６との
コンタクト面積が大幅に減少してそのコンタクト抵抗が
大幅に増大し、分離溝５４内の多結晶シリコン膜５６へ
の電位の付与が不充分になって分離性能が低下するとい
う問題があった。

そこで本発明は、分離溝上の絶縁膜に、上部と底部の開
孔形状がほぼ等しくて分離溝内の多結晶シリコン膜を所
定の形状で表出することが可能なコンタクト窓を形成す
る方法を提供することを目的とする。

〔課題を解決するための手段〕

上記課題は、半導体基板に溝を形成する時にマスク材と
なる第２の膜と、該第２の膜を除去する際に選択的に残
すことができ且つスペーサとなる第１の膜とを、該半導
体基板上に該第１の膜、第２の膜の順序に積層形成する
工程、該第２の膜をマスク材とし、該第１の膜を貫通し
て該半導体基板に溝を形成する工程、該第２の膜のみ選
択的に除去する工程、該溝の中を含む第１の膜上にシリ
コン膜を形成する工程、該第１の膜上のシリコン膜をエ
ツチング除去して該溝の内部のみに、上面が該第１の膜
の上端部と下端部の間にあるように該シリコン膜を残留
せしめる工程、該第１の膜を選択的に除去する工程、該
半導体基板上に絶縁膜を形成する工程、該溝上部の該絶
縁膜に該溝内のシリコン膜を表出するコンタクト窓を形
成する工程を有する本発明による半導体装置の製造方法
によって解決される。

〔作　用〕 即ち本発明は、分離溝内に埋込まれるシリコン膜をその
上面が分離溝の開孔面より突出するように形成させ、そ
の上に絶縁膜を気相成長させ、この絶縁膜における分離
溝から突出したシリコン膜の直上部にコンタクト窓を形
成する。

このようにすると、分離溝内に埋込まれたシリコン膜の
上面が分離溝の開孔面より高く突出していることによっ
て、分離溝の直上部に気相成長される気相成長絶縁膜の
表面には従来のような狭い幅の溝が形成されることがな
くなり、この気相成長絶縁膜の分離溝直上部にＲＩＢ処
理により形成されるコンタクト窓は、それを形成する際
のレジスト等のマスク膜に形成されるエツチング用の開
孔パターンと、上部から底部までほぼ等しい形状を有す
るストレートなコンタクト窓となる。

そのためコンタクト窓の分離溝内シリコン膜の表出面積
が、所定面積より減少することはなくなって、このシリ
コン膜と上記コンタクト窓を介して接続される電極配線
とのコンタクト抵抗は、従来に比べ大幅に減少される。

〔実施例〕

以下本発明を、図示実施例により具体的に説明する。

第１図（ａ）〜（ｊ）は本発明の方法の一実施例の工程
断面図、第２図（ａ）〜（８）は本発明の方法の他の実
施例の工程断面図である。

全図を通じ同一対象物は同一符合で示す。

第１図（ａ）参照 本発明の方法により例えばｎチャネルＭＯ３ＩＣを形成
するに際しては、通常の比抵抗を有するｐ型シリコン基
ｖｉ、１上に、モノシラン（ＳｉＨ４）と酸素（０□）
を成長ガスに用いる通常の化学気相成長（ＣＶＤ法）に
より先ず厚さ２０００〜３０００人程度のスペーサ用Ｓ
ｉＯ□膜２を形成し、次いでＳｉＨ，とホスフィン（Ｐ
Ｈ３）と０□を成長ガスに用いる通常のＣＶＤ法により
上記ＳｉＯ□膜２上に厚さ例えば８０００λ程度のマス
ク用燐珪酸ガラス（ＰＳＧ）膜３を形成する。

第１図（ｂ）参照 次いで上記ＰＳＧ膜３上にエツチングマスクとなるレジ
スト膜４を形威し、通常のフォトプロセスによりこのレ
ジスト膜４に分離溝に対応する例えば幅１μｍ程度の第
１のエツチング用開孔５Ａ、　５Ｂを形威し、３弗化メ
タン（ＣＨＦ３）をエツチングガスに用いるＲＩＢ処理
により前記エツチング用開孔５Ａ、５Ｂ下部にこれらと
等しい開口幅を有しＰＳＧＳａＯ２ｉｎ、膜２を貫通す
る第２のエツチング用開孔６Ａ。

６Ｂを形成する。

第１図（Ｃ）参照 次いでレジスト膜４を除去した後、ＰＳＧＳａＯ２スク
にし、塩素系のエツチングガス例えば４塩化炭素（ＣＣ
１４）と０．との混合ガスによるＲＩＩＥ処理を行い、
前゛記第２のエツチング用開孔６Ａ、６Ｂ内に表出する
シリコン基板１面に深さ例えば３μｍ程度の分離溝７Ａ
、７Ｂを形成する。

第１図（ｄ）参照 次いで弗酸（ＨＦ）によるウェットエツチングによりマ
スク用ＰＳＧ膜３を選択的に除去する。ここでＰＳＧＳ
ａＯ２ツチングレートはＳｉＯ□膜２の２〜３倍程度あ
るので、上記選択的除去が十分可能になる。

次いで通常の熱酸化により前記分離溝７Ａ、７Ｂの内面
に厚さ１０００人程度０分離用酸化膜８を形威した後、
この基板上に、例えば５ｉＨａを用いる通常のＣＶＤ法
により、前記分離溝７Ａ、７Ｂを十分平坦に埋める例え
ば２μｍ程度の厚さに多結晶シリコン膜９を堆積する。

第１図（ｅ）参照 次いで例えば４弗化炭素（ＣＦ４）と０□との混合ガス
を用い等方性のプラズマエツチングによるエッチバック
を行ってスペーサ用ＳｉＯ□膜２上の多結晶シリコン膜
９を除去し、分離溝７Ａ、７Ｂ内に埋込まれた多結晶シ
リコン膜９Ａ、９Ｂのみを残留させる。

なおこの際エツチングの分布をカバーするためにオーバ
エツチングを行うため、分離溝７Ａ、７Ｂ内に埋込まれ
た多結晶シリコン膜９Ａ、　９Ｂの上面９Ｓはスペーサ
用Ｓｔ０．膜２の上面２Ｓより下がるが、その底面２ｂ
よりは上に位置するように前記５ｉＯｔ膜２の厚さは予
め選ばれる。

第１図（ｆ）参照 次いでＨＦによるウェットエツチングを行ってシリコン
基板ｌ上のスペーサ用ＳｉＯ□膜２を除去する。

ここで分離溝７Ａ、７Ｂ内に埋込まれた多結晶シリコン
膜９Ａ、　９Ｂの上面９Ｓはシリコン基板１の表面ＩＳ
より前記　ＳｉＯ□膜２の厚さの範囲内の高い位置に位
置する。

第１図（８）参照 次いで例えば通常の熱酸化法により基板上にゲート酸化
膜ｌＯを形威しく多結晶シリコンＮ９Ａ、９Ｂ上にも形
威される）、通常の方法により分離溝７Ａ、７Ｂによっ
て画定された素子形ｔｃ　９］ｉ域１１のゲート酸化膜
ＩＱ上に多結晶シリコン等よりなるゲート電極１２を形
威し、このゲート電極１２をマスクにして砒素（Ａｓ”
　）９をイオン注入し、活性化熱処理を行いｎ゛型のソ
ース領域１３Ａ及びドレイン領域１３Ｂを形成する。こ
の際多結晶シリコン層９Ａ、９ＢにもＡｓ”が導入され
上層部がｎ＋型になるが支障はない。なお活性化熱処理
は後工程の熱処理で兼ねることもある。

第１図（ロ）参照 次いで通常通り表出するゲート酸化膜１０をウォッシュ
アウトした後熱酸化等によりシリコン表出面に不純物ブ
ロック用酸化膜１４を形威し、次いで気相成長法により
厚さ６０００〜８０００人程度のＰＳＧからなる眉間絶
縁膜１５を形成する。

第１図（ｉ）参照 次いでエツチング手段にＲＩＢ処理を用いる通常のフォ
トリソグラフィ手段により上記層間絶縁膜１５の例えば
ドレイン領域１３Ｂの上部及び分離溝７Ａに埋込まれた
多結晶シリコン膜９Ａの上部に下部の不純物ブロック用
酸化膜１４を貫いてコンタクト窓１６Ｂ及び１６Ａを形
成する。

なおここで、分離溝７Ａに埋込まれた多結晶シリコン膜
９Ａの上面９ｓはシリコン基板ｌの上面ｉｓより高い位
置にあるので、その上部に形成されるコンタクト窓１６
Ａは上部の開口形状と底部の開口形状がほぼ等しいスト
レートな開孔となる。

第１図（ｊ）参照 次いで通常の方法によりコンタクト窓１４Ｂ上にＡ１等
からなるドレイン配線１７を形成すると同時にコンタク
ト窓１６＾上に分離溝７Ａに埋込まれた多結晶シリコン
膜９Ａに電位を印加する電極配線１８を形成し、以後図
示しない被覆絶縁膜の形成等がなされ本発明に係るＭＯ
３半導体装置が完成する。

本発明の方法はまたバイポーラＩＣ等において、コレク
タ層となるエピタキシャル層を貫通してその下部の半導
体基板に達する深い溝分離構造にも以下に示す方法によ
り適用される。

第２図（ａ）参照 例えばｎｐｎ型バイポーラＩＣにおいて、通常通りｐ型
シリコン基板２１上の表面部に埋込み拡散領域２２を形
成した後、この基板２１上にコレクタ層となる厚さ３μ
ｍ程度のｎ型エピタキシャル層２３を形成し、ＬＯＣＯ
Ｓ法と通称される選択酸化法により素子領域２４Ａ　、
２４Ｂを画定するフィールド酸化膜２５を形成してなる
被処理基板上に、前記実施例同様ＣＶＤ法によりスペー
サとなる厚さ２０００〜３０００人程度のスペーサ用Ｓ
ｉｎ、膜２及び厚さ８０００　Ａ程度のマスク用ｐｓｃ
膜３を順次形成する。

第２図（ｂ）参照 レジスト膜４をマスクにし、その第１のエツチング用開
孔５を介しＲＩＥ処理によりエツチングを行ってＰＳＧ
膜３、Ｓｉｎ、膜２及びフィールド酸化膜２５をエツチ
ングしてエピタキシャル層２３の上面に達する第２のエ
ツチング用開孔６を形成する。

第２図（Ｃ）参照 次いでレジスト膜４を除去した後、上記エツチング用開
孔６を介してのＲＩＢ処理により、ｎ型エピタキシャル
層２３に底部がｐ型シリコン基板２１内に達する分離溝
７を形成する。

第２図（ｄ）参照 次いで前記実施例同様に、ＩＦ処理によりマスク用ＰＳ
Ｇ膜３を選択的に除去し分離溝７の内面に分離用酸化膜
８を形成した後、基板上に分離溝７を十分に埋める厚さ
の多結晶シリコン膜を気相成長し、プラズマエツチング
により多結晶シリコン膜のエッチバックを行って上記分
離溝７内に埋込まれた多結晶シリコン膜９のみを残留さ
せる。なおこの多結晶シリコン膜９の上面９Ｓは前記実
施例同様スペーサ用５ｉＯｚ膜２の厚さの選択によりそ
の上端部と下端部の間に位置せしめられる。

第２図（ｅ）参照 次いで前記実施例同様スペーサ用５ｉＯｚ膜２をＨＦに
よるウェットエツチング処理により選択的に除去する。

ここで分離溝７内に埋込まれた多結晶シリコン膜９の上
面９ｓはフィールド酸化膜２５上に突出する。なおこの
ウェットエツチングにおいてＣＶＤ法によって形成され
たスペーサ用Ｓｉ０ｇ膜２は熱酸化によって形成された
フィールド酸化膜２４に比べて２〜３倍のエツチングレ
ートを有するので選択除去が十分可能である。

第２図（ｆ）参照 次いで通常の気相成長によりこの基板上にＰＳＧ等から
なる厚さ６０００〜８０００人程度の眉間絶縁膜１５を
形成し、次いでこの眉間絶縁膜１５に図示しないレジス
トマスクを介しＲＩＥ処理を行い、図示しないベースコ
ンタクト窓、エミッタコンタクト窓、コレクタコンタク
ト窓と同時に前記分離溝７内に埋込まれた多結晶シリコ
ン膜９の上部に電位印加用のコンタクト窓１６を形成す
る。この際、分離溝７内に埋込まれた多結晶シリコン膜
９の上面９ｓがフィールド酸化膜２５の上面２５ｓ突出
しているため、眉間絶縁膜１５に形成される上記電位印
加用のコンタクト窓１６は上部の開口形状と底部の開口
形状がほぼ等しいストレートな開孔となる。

第２図（ｇ：）参照 次いで図示しないベースコンタクト窓、エミッタコンタ
クト窓、コレクタコンタクト窓上に配線を形成すると同
時に上記コンタクト窓１６上に電位印加用の電極配線１
７を形成し、以後図示しない被覆絶縁膜の形成等がなさ
れて本発明によるバイポーラＩＣが完成する。

なお本発明の方法において、スペーサ膜とマスク膜の組
合せは上記実施例に限られるものではなく、例えば５ｉ
Ｊ４膜と５ｉ０２膜、Ｓｉ３Ｎ、膜とＰＳＧ膜等の組合
せであってもよい。

また分離溝内に埋込まれるのは、多結晶シリコン以外の
導電膜であってもよい。

以上実施例に示したように本発明の方法によれば多結晶
シリコン膜等の導電膜が分離溝内に埋込まれてなる溝分
離構造において、分離溝上の絶縁膜に設計寸法通りの所
定開口寸法を有し上部の開口寸法と底部の開口寸法とが
ほぼ等しいストレートなコンタクト窓を形成することが
可能になり、分離溝内に埋込まれた導電膜と電極配線と
のコンタクト面積がほぼ設計償還りに確保される。

従って、上記分離溝内の導電膜と電極配線とのコンタク
ト抵抗が減少し、導電膜に十分な電位が印加できるので
素子間の分離が完全になる。

〔発明の効果〕

以上説明のように本発明によれば、分離溝内に埋込まれ
た導電膜に電位が印加される溝分離構造において、分離
溝内の導電膜に十分な電位が印加できて分離性能が向上
するので、半導体ＩＣ等の素子性能が向上できる。

【図面の簡単な説明】

第１図（ａ）〜（ｊ）は本発明の方法の一実施例の工程
断面図、 第２図（ａ）〜（８）は本発明の方法の他の実施例の工
程断面図、 第３図（ａ）〜（ｅ）は従来方法の工程断面図である。 図において、 １はｐ型シリコン基板、 １ｓはシリコン基板の表面、 ２はスペーサ用Ｓｉｎ、膜、 ２ｓはスペーサ用Ｓｉ０ｇ膜の上面、 ２ｂはスペーサ用ＳｉＯ□膜の底面、 ３はマスク用ｐｓｃ膜、 ４はレジスト膜、 ５Ａ、　５Ｂ、　５は第１のエツチング用開孔、６Ａ、
６Ｂ、６は第２のエツチング用開孔、７Ａ、　７Ｂ、　
７は分離溝、 ８は分離用酸化膜、 ９Ａ、９Ｂ、９は多結晶シリコン膜、 ９ｓは多結晶シリコン膜の上面、 １０はゲート酸化膜、 １１は素子形成領域、 １２はゲート電極、 １３Ａはｎ＋型ソース領域、 １３Ｂはｎ３型ドレイン領域、 １４は不純物ブロック用酸化膜、 １５は眉間絶縁膜、 １６＾、１６Ｂ　、１６はコンタクト窓、１７はドレイ
ン配線、 １８は電位を印加する電極配線 不発ＢＦ４の方法の一実姓伊１のＬ程折□口奸　１　閏
　（々／）１） 不□４と日月の方５去の伯の実苑今１１の工程ｄ１“面
積冨　２　口　　（！０１ン 本発Ｂ目０う燻０−実厖今１の工程断面旧冨　１　旧（
’ｆｆ）２ン 杢４と日月／）方５弐の冷空の９５焙【り１１の工姪膣
牟ｄ力ａ第 図 （イ０２）

Claims (2)

【特許請求の範囲】
1. （１）半導体基板に溝を形成する時にマスク材となる第
   ２の膜と、該第２の膜を除去する際に選択的に残すこと
   ができ且つスペーサとなる第１の膜とを、該半導体基板
   上に該第１の膜、第２の膜の順序に積層形成する工程、 該第２の膜をマスク材とし、該第１の膜を貫通して該半
   導体基板に溝を形成する工程、 該第２の膜のみ選択的に除去する工程、 該溝の中を含む第１の膜上にシリコン膜を形成する工程
   、 該第１の膜上のシリコン膜をエッチング除去して該溝の
   内部のみに、上面が該第１の膜の上端部と下端部の間に
   あるように該シリコン膜を残留せしめる工程、 該第１の膜を選択的に除去する工程、 該半導体基板上に絶縁膜を形成する工程、 該溝上部の該絶縁膜に該溝内のシリコン膜を表出するコ
   ンタクト窓を形成する工程を有することを特徴とする半
   導体装置の製造方法。
2. （２）前記第１、第２の膜が半導体基板面に形成された
   素子間分離用絶縁膜上に形成され、 前記半導体基板に形成される溝が該素子間分離用絶縁膜
   を貫いて形成されることを特徴とする請求項１記載の半
   導体装置の製造方法。