JPH0376381A - ディジタルビデオ信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル化されたビデオ信号を処理するビ
デオ信号処理回路に関し、特にテレビ画面上で固定パタ
ーンとなって表われる画質劣化を改善したビデオ信号処
理回路に関する。

〔従来の技術〕

従来のディジタルビデオ信号処理回路として、第６図の
ブロック図に示す構成のものがある０図において、１１
はディジタル入力端子群、１３はディジタル入力端子群
１１を入力とする信号処理回路であり、１５は信号処理
回路１３の出力をアナログ電圧に変換するＤ−Ａ変換器
、１６はＤ−Ａ変換器１５の出力の低減成分を出力する
ローパスフィルタ（ＬＰＦ）であり、このＬＰＦ　１６
の出力をアナログビデオ信号出力としている。また、ク
ロック発生器１９はその出力を、信号処理回路１３とＤ
−Ａ変換器１５のクロック入力としている。

入力端子群１１から入力されたディジタルビデオ信号は
、信号処理回路１３においてＹ、Ｃ分離処理や、自動利
得調整のようにテレビジョン等のビデオ機器に必要な信
号処理を行なう、この信号処理された信号は、Ｄ−Ａ変
換器１５によりアナログ信号に変換された後、Ｌ　Ｐ　
Ｆ　１．６によって不要な高周波数成分を取除き、アナ
ログビデオ信号を出力する。

ここでビデオ信号処理の場合、サンプリングクロックに
は、ビデオ信号の垂直相関性を利用するという目的から
、水平走査周波数（以下ｆＨという〉の整数倍に選ばれ
る事が多い。この時、サンプリングされたビデオ信号は
テレビ画面上では画゛素が縦方向に揃う構成となる。

〔発明が解決しようとするＢ題〕

このように従来のディジタルビデオ信号処理回路では、
サンプリングクロックを水平走査周波数ｆＨの整数倍に
選んだときに、サンプリングされたビデオ信号がテレビ
画面上では画素が縦方向にそろう構成となるため、Ｄ／
Ａ変換器及びＬＰＦが理想特性でないために生じる振幅
誤差や位相誤差がテレビ画面上で固定パターンになるた
め、視覚的に目立ち、その結果画質劣化を生ずるという
欠点がある。

本発明の目的は、サンプリング点変換手段と、クロック
切換え手段とによってＤ−Ａ変換器に入力されるビデオ
信号のサンプリング点およびサンプリングクロック位相
を各水平走査線ごとにずらすことにより、画像劣化を防
止したビデオ信号処理回路を提供することにある。

〔課題を解決するための手段〕

本発明のディジタルビデオ信号処理回路は、ディジタル
化されたビデオ信号を入力し制御信号によってそのサン
プリング点を切換えるサンプリング点変換回路と、この
サンプリング点変換回路のディジタル出力をアナログ信
号に変換するＤ−Ａ変換器と、所定信号処理用クロック
を発生するクロック発生器と、このクロック発生器の出
力クロックの位相を前記制御信号により切換えるクロッ
ク位相切換器とを備え、前記クロック発生器の出力を前
記サンプリング点変換回路および前記クロック位相切換
器の各入力とし、該クロック位相切換器の出力を前記Ｄ
−Ａ変換器のクロック入力としたことを特徴とする。

本発明のディジタルビデオ信号処理回路において、クロ
ック位相切換器を、入力クロック信号の位相を変換する
手段と、この位相変換後のクロック信号と前記入力クロ
ック信号を制御信号によって選択出力する切換器とから
構成し、入力クロック信号の位相変換手段にイ〉′バー
タ回路を用いることもできる。また、サンプリング点変
換回路として、入力ビデオ信号を入力とするディジタル
フィルタ回路と、入力ビデオ信号を遅延させる遅延器と
、この遅、延器の出力と前記ディジタルフィルタ回路の
出力を制御入力によって選択出力する切換器とを用いる
こともでき、サンプリング点変換回路として、入力ビデ
オ信号を入力とし制御信号によってフィルタ特性を切換
えるディジタルフィルタ回路を用いることもできる。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明によるディジタルビデオ信号処理回路の
一実施例のブロック図を示す。因において、１１はディ
ジタル入力端子群、１３はディジタル入力端子群１１か
らの信号を入力する信号処理回路、１４は信号処理回路
１３の出力を入力するサンプリング点変換回路、１５は
サンプリング点変換回路１４の出力をＤ−Ａ変換するＤ
−Ａ変換器、１６はＤ−Ａ変換器１５の出力を入力とす
るＬＰＦであり、このＬＰＦ　１６の出力をアナログビ
デオ信号出力としている。また、１７は切換器、１８は
インバータ回路、１９はクロック発生器である。このク
ロック発生器１９の出力を信号処理回路１３と、サンプ
リング点変換回路１４のクロック入力及び切換器１７の
第１の入力及びインバータ回路１８の入力とし、インバ
ータ回路１８の出力を切換器１７の第２の入力とし、切
換器１７の出力をＤ／Ａ変換器１５のクロック入力とし
ている。また、制御信号入力端子１２からの制御信号は
、サンプリング点変換回路１４及び切換器１７の制御信
号入力としている。尚、切換器１７、及びインバータ回
路１８はクロック位相切換器５１をｍ戒する。

ここでサンプリング点変換回路１４は、例えば第２図の
回路図のように構成される。すなわち、入力端子２４と
接続される遅延回路２１と、ディジタルフィルタ回路２
２と、これら回路の入力をサンプリング点変換回路１４
の入力としている。

これら回路２１．２２は切換器２３と接続され、遅延器
２１の出力を第１の入力とし、ディジタルフィルタ回路
２２の出力を第２の入力としている。この切換器２３の
出力をサンプリング点変換回路１４の出力とし、切換器
２３の制御入力をサンプリング点変換回路の制御入力と
している。

次に、本実施例の動作について説明する。

入力端子群１１より入力されたディジタルビデオ信号は
、信号処理回路１３において第６図で示した従来例と同
様の信号処理を行なう、サンプリング点変換回路１４で
は、ビデオ信号を一方では遅延回路２１によって適当な
遅延を与えるとともに、他方ではディジタルフィルタ回
路２２によってサンプリング点のずれた信号を生成する
。ここでディジタルフィルタ回路２２は、第３図のタイ
ミング図に示すように、入力信号の隣りあう２つのデー
タの中間のデータを補間するように動作する。

そして切換器２３により、これら２つの信号を切換えて
出力する。ここで端子１２から入力される制御信号をビ
デオ信号の１水平走査期間ごとに切換わるようにし、そ
の切換え点がビデオ信号の水平帰線期間となるようにす
れば、各水平走査線（以下ラインという）ごとに、サン
プリング点のずれたビデオ信号がサンプリング点変換回
路１４より出力される。

また、インバータ回路１８によって位相の反転したクロ
ックが生成され、切換器１７にてクロックを選択出力す
る事により、Ｄ−Ａ変換器１５に入力されるビデオ信号
のサンプリング点と、クロックの位置関係が一致するよ
うにしている。

その後Ｄ−Ａ変換器１５でアナログ信号に変換された後
、ＬＰＦ　１６によって不要な高周波成分を取除き、ア
ナログビデオ信号を生成している。

この時、Ｄ−Ａ変換器１５に入力されるビデオ信号のサ
ンプリング点は１ラインごとにずれており、テレビ画面
上で画素が１ライン前の隣りあう２つの画素の中間に位
置するとともに、１画面（以後フレームという。尚、Ｎ
ＴＳＣ方式では１フレームは５２５ライン）走査後に同
じラインを走査する時にはビデオ信号のサンプリング点
のずれが１フレーム前の走査のときと逆になるので、各
ラインは時間軸上で見ても画素が１フレーム前の隣りあ
う２つの画素の中間に位置する様になっている。

第４図は本発明の第２の実施例のディジタルビデオ信号
処理回路に用いられるサンプリング点変換回路１４のブ
ロック図である０図において、ディジタルフィルタ回路
４１はその入力がサンプリング点変換回路１４の入力と
なっており、係数切換器４２はその制御入力がサンプリ
ング点変換回路の制御入力となっている。係数切換器４
２の出力はディジタルフィルタ回路４１の係数入力とな
り、ディジタルフィルタ回路４１の出力をサンプリング
点変換回路の出力としている。

本実施例のサンプリング点変換回路１４の動作は、係数
切換器４２では制御入力によって第５図のタイミング図
の補間フィルタ特性Ａ、Ｂに示すように、フィルタのイ
ンパルス応答が同じであるが、時間軸上で１／２サンプ
リングクロック期間だけずれた２組の係数のどちらがを
出力する。

ディジタルフィルタ回路４１では、係数切換器４２より
出力される係数によるディジタフィルタ演算を行なうた
め、第５図の出力ビデオ信号Ａ。

Ｂに示した様に、サンプリング点が１／２サンプリング
期間だけずれた信号のどちらがを出力することができる
。従って、サンプリング点変換回路１４の制御信号を、
第１の実施例と同じように、ビデオ信号の１水平走査期
間ごとに切換わるようにしてその切換え点がビデオ信号
の水平帰線期間にくるようにすれば、各ラインごとにサ
ンプリング点のずれたビデオ信号がサンプリング点変換
回路１４から出力される。

〔発明の効果〕

以上説明したように本発明は、サンプリング点変換手段
と、クロック位相切換え手段とを用いてＤ−Ａ変換器に
入力されるビデオ信号のサンプリング点とサンプリング
クロック位相を水平走査各ラインごとにずらすことによ
り、サンプリングクロックをｆ　１１の整数倍に選んだ
場合でも、サンプリングされたビデオ信号がテレビ画面
上で画素が１ライン前の隣りあう２つの画素の中間に位
置するとともに、時間軸上でも画素が１フレーム前の隣
りあう２つの画素の中間に位置する様にできるため、Ｄ
−Ａ変換器及びＬＰＦが理想特性でないために生じる振
幅誤差や位相誤差がテレビ画面上で固定パターンになり
にくくなることはなくなり、画像劣化を防止できるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明によるディジタルビデオ信号処理回路の
一実施例のブロック図、第２図は第１図のサンプリング
点変換回路の一例のブロック図、第３図は第２図のサン
プリング点変換回路の動作説明をするタイミング図、第
４図は第１図の他のサンプリング点変＃！ｊ！回路のブ
ロック図、第５図は第４図のサンプリング点変換回路の
動作説明をするタイミング図、第６図は従来のディジタ
ルビデオ信号処理回路の一例のブロック図である。 １０・・・ビデオ出力端子、１１・・・ディジタル入力
端子、１２・・・ＦｉＩｔｌｌ信号入力端子、１３・・
・信号処理回路、１４・・・サンプリング点変換回路、
１５・・・Ｄ−Ａ変換回路、１６・・・ＬＰＦ、１７．
２３・・・切換器、１８・・・インバータ回路、１９・
・・クロック発生器、２０・・・クロック位相切換器、
２１・・・遅延器、２２．４１・・・ディジタルフィル
タ回路、４２・・・係数切換器。

Claims (4)

【特許請求の範囲】
1. （１）ディジタル化されたビデオ信号を入力し制御信号
   によってそのサンプリング点を切換えるサンプリング点
   変換回路と、このサンプリング点変換回路のディジタル
   出力をアナログ信号に変換するＤ−Ａ変換器と、所定信
   号処理用クロックを発生するクロック発生器と、このク
   ロック発生器の出力クロックの位相を前記制御信号によ
   り切換えるクロック位相切換器とを備え、前記クロック
   発生器の出力を前記サンプリング点変換回路および前記
   クロック位相切換器の各入力とし、前記クロック位相切
   換器の出力を前記Ｄ−Ａ変換器のクロック入力としたこ
   とを特徴とするディジタルビデオ信号処理回路。
2. （２）クロック位相切換器が入力クロック信号の位相を
   変換する位相変換手段と、この位相変換後のクロック信
   号と入力クロック信号とを制御信号によって選択出力す
   る切換器とからなる請求項（１）記載のディジタルビデ
   オ信号処理回路。
3. （３）サンプリング点変換回路が、入力ビデオ信号を入
   力とするディジタルフィルタ回路と、前記入力ビデオ信
   号を入力とする遅延器と、この遅延器の出力と前記ディ
   ジタルフィルタ回路の出力とを制御信号によって選択出
   力する切換器とからなる請求項（１）記載のディジタル
   ビデオ信号処理回路。
4. （４）サンプリング点変換回路が入力ビデオ信号を入力
   し制御信号によってフィルタ特性を切換えるディジタル
   フィルタ回路からなる請求項（１）記載のディジタルビ
   デオ信号処理回路。