JPH0376402A - マイクロストリップ線路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 特性インピーダンス、線路間結合係数等のマイクロスト
リップ導体の特性を容易に制御することのできるマイク
ロストリップ線路装置に関し、マイクロストリップ導体
を作成後、特性インピーダンス、線路間結合係数等の特
性を可変制御することのできるマイクロストリップ線路
装置を提供することを目的とし、 絶縁性基板と、絶縁性基板上に形成された半導体層であ
って、周辺部の少なくとも１部を空乏層で囲まれた１導
電型半導体領域を含む半導体層と、前記１導電型領域上
に形成されたマイクロストリップ導体と、前記空乏層の
幅を制御するためのバイアスを印加するバイアス端子と
を有するように構成する。

［産業上の利用分野］ 本発明はマイクロストリップ線路装置に関し、特に、特
性インピーダンス、線路間結合係数等のマイクロストリ
ップ導体の特性を容易に制御することのできるマイクロ
ストリップ線路装置に関する。

マイクロストリップ線路は高周波電力を伝送するための
線路であり、複数のマイクロストリップ線路を有するマ
イクロストリップ線路装置としては、高周波電力を２分
するための３ｄＢ結合器および他の結合率の結合器、１
方向のみに電力を伝送し、反射を伴わない方向性結合器
、１つの３ｄＢ結合器で電力を２分し、それぞれを増幅
後、他の３ｄＢ結合器で２電力を結合して出力する平衡
型増幅器等がある。

［従来の技術］ 第２図（Ａ）、（Ｂ）に従来の技術によるマイクロスト
リップ線路装置の例である３ｄＢ結合器の１例を示す、
第２図（Ａ）は斜視図であり、第２図（Ｂ＞は第２図（
Ａ）中のＩＩＢ−Ｉ［Ｂ’に沿う断面図である。絶縁基
板５１の上にｌ対のマイクロストリップ導体５２．５３
が形成されている。

この１対のマイクロストリップ導体の結合係数および特
性インピーダンスは、基板の誘電率、各導体の導体幅Ｗ
、導体間隔Ｓによって決まる。入力端子■に信号を入力
すると、分割された２つの出力が出力端子０１．０２に
表れる。これらの導体５２．５３はホトプロセス技術を
用いて形成されている。プロセスの過程で生じる導体幅
や導体間隔の設計値からのズレおよび設計値自身が公式
の適応範囲を越えることにより生じる特性インピーダン
スや結合係数の設計値からのズレは、各導体に金リボン
を張り付けたり、導体を削ることによって調整を行って
いる。しかし、使用周波数が高くなり、波長が短くなる
につれて金リボン寸法も小さくしていく必要があり、削
る導体の幅も小さくする必要がある。従って、調整は困
難になってくる。

また、３ｄＢ結合器を用いた平衡型増幅器の場合、増幅
器として用いるＦＥＴの特性を完全に揃えることは難し
い、このＦＥＴのバラツキを吸収するために行う調整も
周波数が高くなると難しくなる。

最近開発が進められているモノリシックな平衡型増幅器
においては、ＦＥＴを破壊する恐れがあるため調整は行
われていない。

［発明が解決しようとする課！］ このように、高周波のマイクロストリップ線路装置にお
いては、設計値通りの製造が難しく、性能や歩留まりが
低下しやすかった。この問題は以下のように考えられる
。ホトプロセス技術でマイクロストリップ導体の幅、導
体間の間隔を決定し、エツチングで不要部を除去してい
るので、これらの幅や間隔の値がマスクパターン寸法お
よびエツチング工程でのパラメータによって決定される
。

工程後はこれらの値が固定化され、可変的に調整するこ
とはできない。

本発明の目的は、マイクロストリップ導体を作成後、特
性インピーダンス、線路間結合係数等の特性を可変制御
することのできるマイクロストリップ線路装置を提供す
ることである。

本発明の他の目的は、特性を可変＊Ｊ御して使用するこ
とのできる可変型マイクロストリップ線路装置を提供す
ることである。

［課題を解決するための手段］ 第１図（Ａ）、（Ｂ）、（Ｃ）は本発明の原理説明図で
ある。第１図＜Ａ）は単一線路の構成を示す断面図を示
し、第１図（Ｂ）はその動作を説明するための１部概略
断面図である。

第１図（Ａ）において、絶縁性基板ｌの上に半導体層２
が形成され、その上にマイクロストリップ導体５が形成
されている。マイクロストリップ導体５が載置されてい
る半導体領域３はたとえばＰ型で、その周囲のたとえば
ｎ型の領ＩＩＵ４−１．４−２とｐｎ接合を介して分離
されている。これら周囲の領域４−１．４−２とマイク
ロストリップ導＃５が接続された領域３との間にはバイ
アス源８−１．８−２からのバイアス電圧がバイアス端
子９−１．９−２．９−３を介して印加されている。バ
イアス源８−１．８−２はたとえば逆バイアス電圧を印
加する可変電圧源である。

第１図（Ｃ）は、１対のマイクロストリップ導体５．６
を有するマイクロストリップ線路装置の場合を示す。

絶縁性基板１の上に半導体層２が形戒され、その上に１
対のマイクロストリップ導体５．６が形成されている。

マイクロストリップ導体５はその下のたとえばＰ型の半
導体領域３−１に電気的に接続され、隣接するマイクロ
ストリップ導体６はその下のたとえばｎ型の半導体領域
４−２に電気的に接続されている。また、ｐ型頭域３−
１とｎ型領域４−２との間にはｐｎ接合が形戒され、ｐ
ｎ接合の周囲には空乏層７−２が形成されている。

ｐ型頭域３−１の外測にはｎ型領域４−１が形成され、
その間に空乏層７−１が形成されている。

また、ｎ型領域４〜２の外側にはｐ型頭域３−２が形成
され、その間には空乏層７−３が形成されている。また
、ｎ型領域４−１、Ｐ型頭域３−１、ｎ型領域４−２、
ｐ型頭域３−２の各々には、バイアス端子９−１．９−
２．９−３．９−４が接続され、それぞれの領域間に所
定のバイアス電圧をバイアス源８−１．８−２．８−３
がら印加できるように構成されている。なお、導電型は
全て反転してもよい。

［作用］ 第１図（Ｂ）は第１図（Ａ）の構造にバイアス電圧を印
加した状態を示す、マイクロストリップ導体５は電気的
に半導体領域３と一体化している。

従って、導体５の幅がＷであったとしてもマイクロスト
リップ線路として実効的な導体幅は空乏層を除いた半導
体領域３の幅Ｗｌ’になる。ｐｎ接合で画定される半導
体領域３の幅Ｗ１であるとする。

ｐｎ接合に逆バイアスが印加されると、空乏層の幅が拡
がる０図において、ｐｎ接合がら空乏層が半導本領ＶＡ
３内部に幅ＤＩ　、Ｄ２延びるとする。

半導体領域３はその実効的幅がＷｌｏになる。すなわち
、 Ｗ１°＝Ｗ１　−ＤＩ　　−Ｄ２ となる。

印加する逆バイアスの電圧を変化させると、空乏層＠Ｄ
１　、Ｄ２が変化し、それによって残る実効的半導体領
域３の幅Ｗ１°が変化する。なお、バイアスは順バイア
スであってもよい。

第１図（Ｃ）においては、２つのマイクロストリップ導
体５．６がそれぞれＰ型頭域３−１、ｎ型領域４−２に
電気的に接続されている。ｐ型頭域３−１とｎ型領域４
−２の間には空乏層７−２が形成されている。また、そ
の両開にもｎ型領域４−１、ρ空領域３−２との間に空
乏層７−１．７−３が形戒されている。

バイアス端子９−２．９−３を介してバイアス源８−２
から可変バイアス電圧をｐ型頭域３−１、ｎ型領域４−
２の間に印加すると、空乏層７−２の幅が変化する。こ
の空乏層７−２の幅はマイクロストリップ導体５．６と
一体化した半導体領域３−１．４−２の間の実効的間隔
Ｓ”である、また、バイアス電圧８−１．８−３の電圧
を変化することによって空乏層７−１．７−３の幅が変
化する。この空乏層幅の変化によって、マイクロストリ
ップ導体５．６と一体化した半導体領域３−１．４−２
の実効的導体幅Ｗ１“、Ｗ２°が変化する。

すなわち、バイアス電圧８−１．８−２．８−３を制御
することによって、２つのマイクロストリップ導体の実
効的幅Ｗ１°、Ｗ２°とそれらの間の間＠Ｓ゛が制御で
きる。従ってマイクロストリップ線路装置の特性インピ
ーダンス、結合係数がｆ４Ｊｔｌｉできる。

［実施例］ 第３図（Ａ）〜（Ｄ＞は本発明の実施例によるマイクロ
ストリップ線路型３ｄＢ結合器を示す。

第３図（Ａ）の斜視図において、たとえば酸素をドープ
した半絶縁層ＧａＡＳのような絶縁性基板１１の上に、
たとえばＧａＡｓで構成した半導体層１２が形成されて
おり、所定部分にｐ壁領域、ｎ型領域が形成される。ま
た、半導体層１２の不要部分は酸素等の不活性化不純物
のイオン注入等により半絶縁性に変換される。半導体層
１２の上に金属層からなるマイクロストリップ線路およ
びバイアス印加用の線路が形成されている０図において
、各機能ユニットを破線で示しである。結合型マイクロ
ストリップ線路部ＭＳの両端に高周波信号用の入出力端
子１０１、ＩＯ２が接続され、所定の線路にバイアス電
圧を印加するためのバイアス回路Ｂｌ　、Ｂ２がマイク
ロストリップ線路の側方に形成されている。マイクロス
トリップ線路部ＭＳにおいては、金属性のマイクロスト
リップ線路１５．１６が平行に延在し、高周波的に結合
、している。

これらのマイクロストリップ線路１５．１６は入出力部
１０１１０２に延在し、直流成分阻止用のキャパシタＣ
Ｉ　、Ｃ２、Ｃ３、Ｃ４を介して、入出力端子１．ｏｌ
、０２、接地端子Ｇに接続されている。接地端子は５０
Ωの終端抵抗で接地されている。

第３図（Ｂ）に入力端子Ｉの直流成分阻止用のキャパシ
タＣ１の構成を示す、半絶縁性の半導体層１２の上に互
いに分離し、絶縁層を介して対向する金属層Ｉ、１５が
対向して形成され、キャパシタンス成分Ｃ１を構成して
いる。他の端子のキャパシタも同様の構成を有する。

マイクロストリップ線路１５．１６に平行に調整用線路
２５．２０が延在している。これらの調整用線路２５．
２０にはそれぞれバイアス回路Ｂ２、Ｂ１が接続されて
いる。バイアス回路Ｂ１内の調整用線路２０用の回路は
マイクロストリップ線路２１とスタブ２２および端子２
３で構成されている。マイクロストリップ線路２１は相
対的に幅が狭く形成され、インダクタンスＬを形成する
。

バイアス回路は第３１：！Ｉ（Ｃ）に示すように、Ｌ成
分とｃｒｆＬ分からなるフィルタを構成している。

すなわち、マイクロストリップ線路２１がインダクタン
スＬ成分を構成し、スタブ２２および端子２３がキャパ
シタンスＣ成分を構成する。同様に、バイアス回路Ｂ２
内の調整用線路２５用のバイアス回路はマイクロストリ
ップ線路２６、スタブ２７、端子２８から構成され、同
様のフィルタを構成している。これらのフィルタ回路は
、高周波信号がバイアス電圧印加用の端子２４．２９に
漏れることを阻止している。　同様に、マイクロストリ
ップ線路１５．１６にバイアスを印加するためのバイア
ス回路がバイアス回路Ｂ１　、Ｂ２の右開部分に示され
ている。マイクロストリップ線路１６にバイアスを印加
するための回路がマイクロストリップ線路３１、スタブ
３２、端子３３から構成されている。マイクロストリッ
プ線路１５にバイアスを印加する回路がマイクロストリ
ップ線路３６、スタブ３７、端子３８から構成されてい
る。

第３図（Ｄ）は第３図（Ａ）中のｌｌＩＤ−１１１Ｄ’
線に沿う断面図を示す、すなわち、マイクロストリップ
線路１５．１６および調整用のストリップ導体２０．２
５が存在する場所での断面図である。

半絶縁性ＧａＡｓ等の絶縁性基板１１の上にＧａＡｓ等
の半導体層１２が形成され、半導体ＪＷ１２の内に左か
ら右へｎ型領域１４−１、ｐ型領域１３−ｌ、ｎ型領域
１４−２、ｐ型領域１３−２が形成され、それぞれの間
にｐｎ接合が形成され、ｐｎ接合の周囲に空乏層１７−
１．１７−２．１７−３が形成されている０、ｔた、こ
れらの領域の表面にはオーミック接触を形成するための
低抵抗領域が形成されている。すなわち、ｐ型領域１３
−１．１３−２の表面にはｐ＋型領領域１８’１．１８
−２が形成され、ｎ型領域１４−１．１４−２の表面部
にはｎ＋型領領域１９１．１９−２が形成されている。

これらのオーミック接触形成用領域の上に金属配線が形
成されている。マイクロストリップ線路１５．１６には
端子３９．３４からバイアス電圧が印加される。同様に
、調整用ストリップ導体２０．２５には端子２４．２９
からバイアス電圧が印加される。ここで、マイクロスト
リップ線路１５．１６の幅がそれぞれＷであるとし、そ
れらの間の間隔がＳであるとする。マイクロストリップ
線路１５．１６の間に逆バイアス電圧を印加すると空乏
層１７−２が拡がり、空乏層の幅Ｓが大きくなる。マイ
クロストリップ線路１５．１６はそれらの下の半導体領
域１３−１．１４−２とオーミックに接続されているの
で、これらのマイクロストリップ線路の実効的な間隔は
空乏層の幅Ｓとなる。また、同様に、半導体領域１３−
１．１４−２の空乏層を除いた部分の幅がＷｌ　、Ｗｌ
であるとすると、マイクロストリップ線路１５．１６の
実効的な幅はＷではなく、Ｗｌ　、Ｗｌとなる。＠子２
４．２９に印加するバイアス電圧を調整することによっ
て、空乏層１７−１．１７−３の幅は変化する。この変
化によって空乏層１７−ｌ、１７−３の幅Ｓ１、Ｓ２が
変化し、これによって半導体領域１３−１．１４−２の
幅Ｗ１、Ｗｌを調整することができる。なお、バイアス
は逆バイアスの場合を説明したが、順バイアスを併用し
てもよい。

なお、第３図（Ａ）〜（Ｄ＞に示す実施例において、絶
縁性基板１１としては、たとえばアルミナ（Ａｌ１０３
　）　、ジルコニア（ＺｒＯ）、スピネル等の絶縁体、
半絶縁性半導体等を用いることができる。半絶縁性導体
は、たとえば０ドー７ＧａＡｓ、　ＦｅドープＩｎＰ″
Ｃ−構成できる。また、半導体層１２としては、ＧａＡ
Ｓ、　ＩｎＰ等の■−Ｖ族半導体層を用いることができ
る。また、半導体層上に形成するストリッグ導体等の金
属層は、たとえば厚さ約５００人のＣ「蒸着層、厚さ約
ｔｏｏｏ人の４０層、厚さ約２〜３μｍのＡｕメツキ層
の積層構造を用いることができる。また、結合器の結合
度としては、たとえば３ｄＢ、５ｄＢ、１０ｄＢ、１５
ｄＢ、２０ｄＢ等を選ぶことができる。さらに、１つの
マイクロストリップ線路装置を用いて、結合度を連続可
変に変化させることができる。そのため、複数の結合器
を用いる代わりに１つの結合器で同等の機能を果たすこ
ともできる。用いる周波数としては、たとえば１０〜２
００Ｈ２である。たとえば、絶縁性基板１１は酸素をド
ープした抵抗率１×１０８Ω・ＣＩ程度のＧａＡｓ基板
である。その上の半導体層１２は、たとえば厚さ２μｍ
程度のＧａＡｓ層であり、ｐ型頭域１３−１．１３−２
、ｎ型領域１４−１．１４−２はシート抵抗４０００Ω
／口程度を有する。空乏層１７−１．１７−２．１７−
３の幅はバイアス電圧によって変化する。たとえば、Ｏ
〜３０Ｖ程度の逆バイアス電圧で、およそ２〜ｌＯμｍ
程度の範囲で変化する。マイクロストリップ線路１５．
１６のｇｗは１０μｍ程度であり、それらの間隔Ｓは２
０μｍ程度である。これらの値が半導体層１２中に形成
したρ型頭域、ｎ型領域およびそれらの間の空乏層によ
って、幅Ｗ１、Ｗｌが２０μｍ程度、それらの間隔Ｓが
２μｍ程度になる。

たとえば、バイアスを印加しない状態で、結合率が２ｄ
Ｂ程度になった結合器に３０層程度のバイアス電圧を印
加すると、結合率を２ｄＢ〜２０ｄＢ程度変化させるこ
とができる。

第４図は本発明の他の実施例を示す０本実施例は、３ｄ
Ｂ結合器４０と２つの電界効果トランジスタＦＥＴ１、
ＦＥＴ２からなる増幅段および他の３ｄＢ結合器４５か
ら構成される。初段の３ｄＢ結合器４０は入力端子工と
接地端子Ｇに接続された２本のマイクロストリップ線路
４３．４４を有する。これらの線路４３．４４は図に示
すように、互いに逆方向に平行に進行し、途中でその位
置を交差させて出力端子に至っている。これらの出力端
子がＦＥＴＩおよびＦＥＴ２に入力し、それぞれ増幅さ
れて次段の３ｄＢ結合器４５に入力している６次段の３
ｄＢ結合器４５はマイクロストリップ線路４８と４９を
有する。これらのマイクロストリップ線路４８．４９も
ほぼ平行に逆方向に配置され途中で交差して出力端子に
至っている。出力端子の一方は出力信号として取出され
、他方は所定のインピーダンスで接地される。これらの
結合器４０．４５において、マイクロストリップ線路４
３．４４および４８．４９がほぼ平行に延在する部分４
１．４６ではその下に半導体領域が設けられ、マイクロ
ストリップ線路とオーミγりに接続されている。これら
の半導体領域の周囲の空乏層をバイアス電源（図示せず
）で制御して特性を制御する。接続部においては１部マ
イクロストリップ線路とその下の半導体領域とは分離さ
れるが、交差部の寸法は極めて小さいので、これらの部
分におけるマイクロストリップ線路の線幅の誤差は無視
できるものである。マイクロストリップ線路とその下の
半導体領域とを合せて実質的なマイクロストリップ線路
を構成し、バイアス電圧によってそれらの幅および間隔
を調整することにより、好適な条件に調整された平衡型
増幅器が形成される。

以上実施例に沿って説明したが、本発明はこれらの限定
されるものではない、たとえば、種々の変更、改良、組
み合わせ等が可能なことは当業者には自明であろう。

［発明の効果］ 以上説明したように、本発明によれば、バイアス端子に
印加する電圧を変えることによって、実効的にマイクロ
ストリップ導体の幅ないし間隔を変化でき、マイクロス
トリップ線路の特性インピーダンスや結合係数を変える
ことができる。

その結果、マイクロストリップ線路装置をＩ＆適の条件
で使用することができる。

製造における歩留まりを向上することもできる。

【図面の簡単な説明】

第１図（Ａ）、（Ｂ）、（Ｃ）は本発明の原理説明図で
あり、第１図（Ａ）は単一線路の場合の断面図、第１図
（Ｂ）は第１図（Ａ）の線路の動作説明断面図、第１図
（Ｃ）は１対の線路の場合の断面図、 第２図（Ａ）、（Ｂ）は従来の技術によるマイクロスト
リップ線路装置を示し、第２図（Ａ）は斜視図、第２図
（Ｂ）は断面図、 第３図（Ａ）〜（Ｄ）は本発明の１実施例によるマイク
ロストリップ線路装置を示し、第３図（Ａ＞は斜視図、
第３図（Ｂ）はキャパシタ部分を示す断面図、第３図（
Ｃ）はフィルタ部分の等傷口略図、第３図（Ｄ）は断面
図、　　　　　　　　　２０．２５第４図は本発明の他
の実施例を示す概略線図で　　２２．２７．３２．３７
ある。２１，２６，３１．３６ 調整用導体 スタブ マイクロストリップ導体 図において、 ３．４ ５．６ １ ２ １５．１６ Ｉｏｌ、ＩＯ２ 絶縁性基板 半導体層 半導体領域 マイクロストリ 空乏層 バイアス源 バイアス端子 絶縁性基板 半導体層 マイクロストリ 入出力部 ツブ導体 ツブ線路 Ｓ Ｂ１　　、Ｂ２ 結合型マイクロストリップ 線路部 バイアス回路 （Ｂ）キャパシタ （Ｃ）フィルタ 第３図 （Ａ）斜視図 （Ｂ）断面図 （Ｄ）断固図 第４図

Claims (3)

【特許請求の範囲】
1. （１）．絶縁性基板（１）と、 絶縁性基板（１）上に形成された半導体層
2. （２）であって、周辺部の少なくとも１部を空乏層（７
   ）で囲まれた１導電型半導体領域（３）を含む半導体層
   （２）と、 前記１導電型領域（３）上に形成されたマイクロストリ
   ップ導体（５）と、 前記空乏層（７）の幅を制御するためのバイアスを印加
   するバイアス端子（９）と を有するマイクロストリップ線路装置。 （２）．絶縁性基板（１）と 絶縁性基板（１）上に形成され、周辺部の少なくとも１
   部が空乏層（７）で囲まれた第１および第２半導体層（
   ３、４）と、 該第１および第２の半導体層（３、４）上に該第１およ
   び第２の半導体層と電気的に接続されて形成された第１
   および第２のマイクロストリップ導体（５、６）と、 前記空乏層（７）の幅を制御するためのバイアスを印加
   するためのバイアス端子（９）とを有するマイクロスト
   リップ線路装置。
3. （３）．さらに前記バイアス端子に可変バイアス電圧を
   供給するための制御電圧源（８）を有し、前記第１およ
   び第２のマイクロストリップ導体間の結合係数を可変と
   し、結合率可変の結合器を構成する請求項２記載のマイ
   クロストリップ線路装置。