JPH0377072A - 多出力電源の電圧低下警報回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 多出力電源の出力電圧が低下したときに警報を発する回
路に関し、 上記の電圧低下を十分な精度で検出できるコンパクトな
回路の提供を目的とし、 対応の電源出力電圧が入力に各々供給される複数の電界
効果トランジスタと、直列接続された複数のスイッチン
グトランジスタにより構成され電界効果トランジスタの
出力でスイッチングトランジスタが各々駆動されるリレ
ー駆動回路と、リレー駆動回路に直列接続された警報出
力用のリレーと、を有する、ことにより構成されている
。

［産業上の利用分野］ 本発明は、多出力電源の出力電圧が低下したときに警報
を発する回路に関する。

この種の回路では多出力電源の各出力電圧が監視されて
おり、電源出力電圧のいずれかが低下したときに多出力
電源又はその負荷の異常が外部へ報知される。

［従来の技術］ 第７図では第１従来例の構成が説明されており、同図（
Ａ）のように、電源出力電圧Ｖ１、Ｖ２・・・又はＶｎ
が供給される負荷と並列にリレー１６が接続される。

そのリレー１６では、’に’ｌｆＪ出力電圧Ｖ１．　　
Ｖ２・・・又はＶｎが低下したときに同図（Ｂ）の矢印
方向へ可動接点１６ａが駆動され、これにより、多出力
ｔＳ又はその負荷の異常が外部へ報知される。

第８図では第２従来倒の構成が示されており、電源出力
電圧Ｖ１、Ｖ２・・・又はＶｎの低下は集積回路１８に
より検出される。

その集積回路１８で電源出力電圧”Ｖ１、Ｖ２・・・又
はＶｎの低下が検出されると、集積回路１８の出力でト
ランジスタ２０がスイッチング駆動される。

これにより警報出力用のリレー１６が駆動され、多出力
電源又はその負荷の異常が外部へ報知される。

［発明が解決しようとする課題］ しかしながら第１従来例においては、電源出力の電圧低
下がリレーのみを用いて検出されるので、十分な検出精
度を得ることが困難となる。

また第２従来例においては、電圧低下の検出や警報出力
用リレーの駆動に多くの回路素子が使用されるので、そ
の実装効率が低下する。

本発明は上記従来の事情に鑑みて為されたものであり、
その目的は、電源の出力電圧低下を十分な精度で検出で
きるコンパクトな回路を提供することにある。

〔課題を解決するための手段］ 上記目的を達成するために、本発明にかかる回路は次の
ように構成されている。

第１図において、電界効果トランジスタ１０−１．１０
−２・・・１０−ｎの入力には電源出力電圧Ｖ１．Ｖ２
・・・Ｖｎが各々供給されており、これら電界効果トラ
ンジスタ１０−１．１０−２・・・１０−Ｈの出力によ
りリレー駆動回路１４のスイッチングトランジスタ１２
−１．１２−２・・・１２−ｎが各々駆動されている。

そして、スイッチングトランジスタ１２−１゜１２−２
・・・１２−ｎは直列接続されており、さらに、警報出
力用のリレー１６が直列接続されている。

［作用］ 電源出力電圧Ｖ１、Ｖ２・・・又はＶｎがＭ、Ｒ異常又
はその負荷異常で低下すると、電源出力電圧Ｖｉ、Ｖ２
・・・又はＶｎが供給されていた電界効果トランジスタ
１０−１．１０−２◆・・又は１０−ｎがオフする。

この電界効果トランジスタ１０−１．１０−２・・・又
は１０−ｎの出力によりスイッチングトランジスタ１２
−１．１２−２・・・又は１２−ｎが駆動され、したが
って、リレー駆動回路１４が開かれる。

その結果、リレー１６が駆動（オフ）され、外部に対し
て多出力電源又はその負荷の異常が報知される。

［実施例］ 以下、図面に基づいて本発明にかかる回路の好適な実施
例を説明する。

第１図では第１実施例の構成が説明されており、多出力
電源の出力電圧Ｖ１．Ｖ２・・・ＶｎはＭＯＳ−ＦＥＴ
　（電界効果トランジスタ）１０−１゜１０−２・・・
１０−ｎのゲートに各々供給されている。

そしてＭＯＳ−ＦＥＴｌ０−１．１０−２・・・１０−
ｎのソース側電圧はリレー区駆動回路１４に設けられた
トランジスタ１２−１．１２−２・◆・１２−ｎのベー
スへ各々与えられており、これらトランジスタ１２−１
．１２−２◆◆・１２−ｎは直列に接続されている。

さらに警報出力用のリレー１６がトランジスタ１２−１
．　１２−２・・・１２−ｎと直列接続されており、リ
レー１６には最も高い電源出力電圧Ｖｎが供給されてい
る。

また、ＭＯＳ−ＦＥＴｌ０−１．　１０−２−−・１０
−ｎのゲートは抵抗２２−１．２２−２・・・２２−ｎ
を各々介してアースライン（Ｅ）と接続されており、Ｍ
ＯＳ−ＦＥＴ１０−２−−−１０−ｎにはツェナダイオ
ード２４−２・・・２４−ｎを介して電源出力電圧ｖ２
・・・Ｖｎが各々供給されている。

その結果、ＭＯＳ−ＦＥＴｌ０−２−−−１０−ｎのゲ
ートにはＸ源出力電圧ｖ１に相当した電圧が与えられる
。

本実施例は以上の構成から成り、以下、その作用を説明
する。

第３図におイテ、ＭＯＳ−ＦＥＴ”Ｉ　Ｏ（１０−１，
１０−２・・・１０−ｎ）のソース側には電圧ＶＯが抵
抗Ｒを介して供給されており、そのゲートには電圧Ｖｓ
が供給されている。

同図のゲート電圧Ｖｓが徐々に高められ、ＭＯＳ−ＦＥ
Ｔのスレッシュホールド電圧（２〜４ボルト）に達する
と、ＭＯＳ−ＦＥＴ　１０がオンとなり、抵抗Ｒの両端
に電圧Ｖｓが生ずる。

また、ゲート電圧Ｖｓが徐々に減ぜられてＭＯＳ−ＦＥ
Ｔのスレッシュホールド電圧まで低下すると、ＭＯＳ−
ＦＥＴＩＯがオフとなり、そのソース側の２点（第３図
参照）に電圧Ｖｏが生ずる。

以上のスイッチング特性が第４図に示されており、同図
から理解されるように、ＭＯＳ−ＦＥＴ１０はゲート電
圧Ｖｓ＝２〜４ボルトで（素子により異なる）スイッチ
ングする。

このため、第１図のＭＯＳ−ＦＥＴ１０−１゜１０−２
・・・１０−ｎに対して供給される電源出力電圧Ｖ１、
Ｖ２・・・又はＶｎのいずれかがスレッシュホールド電
圧まで低下すると、そのＭＯＳ−ＦＥＴｌ０−１．１０
−２◆・・又は１０−ｎによりトランジスタ１２−１．
１２−２・・・又は１２−ｎが直ちにオフされる。

したがって、リレー駆動回路１４が開かれ、その結果、
リレー１６が駆動されて電源又はその負荷の異常が外部
に報知される。

以上説明したように、本実施例によれば、電属出力電圧
Ｖ１．Ｖ２・・・Ｖｎの低下がＭＯＳ−ＦＥＴｌ０−１
．１０−２−＝１０−ｎで各々検出されるので、それら
電圧Ｖ１、Ｖ２・・◆Ｖｎの低下を十分な精度で検出す
ることが可能となる。

また、それら電圧Ｖ１．Ｖ２・・・Ｖｎの低下を検出す
るために必要となる素子がわずかであるので、回路をコ
ンパクト化してその実装効率を大幅に高めることも可能
となる。

第５図では第２実施例の構成が説明されており、本実施
例ではＭＯＳ−ＦＥＴｌ０−１．１０−２゜１０−３．
）ランジスタ１２−１．１２−２．１２−３．リレー１
６．　　抵抗２２−１．２２−２゜２２−３．　　ツェ
ナダイオード２４−２．２４−３により構成されている
。

そしＴＭＯＳ−ＦＥＴＩＯ−１，１０−２，１０−３に
は−Ｖ１．−Ｖ２．−Ｖ３が各々供給されている。

この様に、本発明は負電源に対しても適用することが可
能である。

Ｉ！３１！Ｉでは第３実施例の構成が説明されており、
本実施例はＭＯＳ−ＦＥＴｌ０−ＩＰ、１０−ＩＮ、１
０−２Ｐ、１０−２Ｎ、）ランジスタ１２−ＩＰ、１２
−ＩＮ、１２−２Ｐ、１２−２Ｎ。

抵抗２２−ＩＰ、２２−ＩＮ、２２−２Ｐ、２２−２Ｎ
、ツェナダイオード２４−２Ｐ、２４−２Ｎにより構成
されている。

そしてＭＯＳ−ＦＥＴｌ０−ＩＰ、１０−ＩＮ。

１０−２Ｐ、１０−２Ｎには電源出力電圧＋Ｖｌ。

−Ｖ１、＋Ｖ２．　−Ｖ２が各々供給されている。

この様に、本発明は正負の多出力電照に対しても適用す
ることが可能である。

［発明の効果］ 以上説明したように、本発明によれば、各ｗ、Ｒ出力電
圧の低下を検出するために電界効果トランジスタが使用
され、それらで駆動されるスイッチングトランジスタが
直列接続されてこれへ警報出力用のリレーがざらに直列
接続されるので、各電源出力電圧の低下を十分な精度で
検出でき、しかも、回路構成をコンパクト化してその実
装効率を大幅に高めることが可能となる。

【図面の簡単な説明】

第１図は第１実施例の回路構成説明図、第２１！Ｉは第
１実施例の構成説明図、第３（！Ｉは電界効果トランジ
スタのスイッチング作用を説明するための回路図、 第４図は電界効果トランジスタの作用を説明する特性図
、 第５図は第２実施例の回路構成説明図、ｉｓ図は第３実
施例の回路構成説明図、第７図は第１従来倒の構成説明
図、 第８図は第２従来例の構成説明図： である。 １０−ＩＰ、　　１０−ＩＮ、　　１０−２Ｐ、　　１
０−２・　・　・　ＦＥＴ、 ！２−１．　１２−２．　１２−３・・・１２−ｎ、１
２−ＩＰ、　　１２−ＩＮ、　　１２−２Ｐ、　　１２
−２Ｎ・・・トランジスタ、 １４　　＃・・リレー駆動回路、 １６　　・・・警報出力用リレー ２２−１．２２−２．２２−３・・・２２−ｎ、２２−
ＩＰ、２２−ＩＮ、２２−２Ｐ、２２−２Ｎ・・・抵坑 ２４−１．２４−２．２４−３・・・２４−ｎ、２４−
ＩＰ、２４−ＩＮ、２４−２Ｐ、２４−２Ｎ・・・ツェ
ナダイオード。 １０、　１０−１．　１０−２．　１０−３−１０−ｎ
。 第１実施例の構成説明図 第２図 ４ボルト 電界効果トランジスタのスイッチング作用を説明する特
性図第４図 第２実施例の回路構成説明図 第６図 第 ６ 図 第 図

Claims (1)

1. 【特許請求の範囲】 対応の電源出力電圧（Ｖ１、Ｖ２・・・Ｖｎ）がスイッ
   チング入力に各々供給される複数の電界効果トランジス
   タ（１０−１、１０−２・・・１０−ｎ）と、 直列接続された複数のスイッチングトランジスタ（１２
   −１、１２−２・・・１２−ｎ）により構成され、電界
   効果トランジスタ（１０−１、１０−２・・・１０−ｎ
   ）の出力でスイッチングトランジスタ（１２−１、１２
   −２・・・１２−ｎ）が各々駆動されるリレー駆動回路
   （１４）と、リレー駆動回路（１４）に直列接続された
   警報出力用のリレー（１６）と、 を有することを特徴とする多出力電源の電圧低下警報回
   路。