JPH03773B2 - - Google Patents
Info
- Publication number
- JPH03773B2 JPH03773B2 JP56111386A JP11138681A JPH03773B2 JP H03773 B2 JPH03773 B2 JP H03773B2 JP 56111386 A JP56111386 A JP 56111386A JP 11138681 A JP11138681 A JP 11138681A JP H03773 B2 JPH03773 B2 JP H03773B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- oxide film
- silicon oxide
- substrate
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特にガ
ードリング付シヨツトキーダイオードの製造方法
におけるガードリングの形成方法に関する。
ードリング付シヨツトキーダイオードの製造方法
におけるガードリングの形成方法に関する。
半導体集積回路の動作速度を速くする方法の１
つに、トランジスター素子のコレクタ・ベース間
にダイオードを設け、蓄積電荷の放出路を設ける
ことにより応答速度を改善する方法がある。この
ダイオードとしてはポリシリダイオード、シヨツ
トキーダイオード等が知られているが、なかでも
シヨツトキーダイオードが最も多く用いられてい
る。又、シヨツトキーダイオード自体は逆耐圧特
性が悪い為にダイオードの周囲にＰ―Ｎ接合（ガ
ードリングと呼ばれる）を設け、必要に応じて、
その逆耐圧特性を改善する方法が取られている。
つに、トランジスター素子のコレクタ・ベース間
にダイオードを設け、蓄積電荷の放出路を設ける
ことにより応答速度を改善する方法がある。この
ダイオードとしてはポリシリダイオード、シヨツ
トキーダイオード等が知られているが、なかでも
シヨツトキーダイオードが最も多く用いられてい
る。又、シヨツトキーダイオード自体は逆耐圧特
性が悪い為にダイオードの周囲にＰ―Ｎ接合（ガ
ードリングと呼ばれる）を設け、必要に応じて、
その逆耐圧特性を改善する方法が取られている。
従来のガードリング付きシヨツトキダイオード
の製造方法の一例の第１図乃至第５図により説明
する。まずn-型シリコン（Si）基板１にシリコン
酸化膜２を熱酸化法を用いて形成する（第１図）。
次にフオトプロセス法によりシリコン基板に達す
る開孔をシリコン酸化膜２に設け、該開孔を通し
て不純物添加を行ないＰ型領域３を形成する（第
２図）。再び熱酸化法を用いて開孔部にシリコン
酸化膜を形成する（第３図）。その後に再びフオ
トプロセス法を用いて開孔４を設ける。このとき
開孔４の端は前記Ｐ型領域の表面に含まれる様に
する（第４図）。次に金属（Pt、Mo、Ｗなど）
を被着し、400乃至600℃の熱処理を加え、開孔４
部にシリサイド膜を形成する（第５図）。これに
よりガードリング付シヨツトキーダイオードが作
られる。
の製造方法の一例の第１図乃至第５図により説明
する。まずn-型シリコン（Si）基板１にシリコン
酸化膜２を熱酸化法を用いて形成する（第１図）。
次にフオトプロセス法によりシリコン基板に達す
る開孔をシリコン酸化膜２に設け、該開孔を通し
て不純物添加を行ないＰ型領域３を形成する（第
２図）。再び熱酸化法を用いて開孔部にシリコン
酸化膜を形成する（第３図）。その後に再びフオ
トプロセス法を用いて開孔４を設ける。このとき
開孔４の端は前記Ｐ型領域の表面に含まれる様に
する（第４図）。次に金属（Pt、Mo、Ｗなど）
を被着し、400乃至600℃の熱処理を加え、開孔４
部にシリサイド膜を形成する（第５図）。これに
よりガードリング付シヨツトキーダイオードが作
られる。
この方法によると、Ｐ型領域形成とシヨツトキ
ーダイオード形成のそれぞれにフオトプロセス法
を用いたパターン形成を行なう必要がある。従が
って目合せずれや、パターン形成精度を考えると
Ｐ型領域のパターン巾は4μ以上が必要であるな
ど素子形状の縮小がむつかしく、かつ、工程数が
多い欠点を有している。
ーダイオード形成のそれぞれにフオトプロセス法
を用いたパターン形成を行なう必要がある。従が
って目合せずれや、パターン形成精度を考えると
Ｐ型領域のパターン巾は4μ以上が必要であるな
ど素子形状の縮小がむつかしく、かつ、工程数が
多い欠点を有している。
本発明は、上記の点に鑑み、シヨツトキーダイ
オードを形成する際の工程数を低減すると共に、
ダイオード素子の占有面積を小さくして集積度向
上を可能とした半導体装置の製造方法を提供する
ものである。
オードを形成する際の工程数を低減すると共に、
ダイオード素子の占有面積を小さくして集積度向
上を可能とした半導体装置の製造方法を提供する
ものである。
本発明の特徴は、シリコン基板上に第１のシリ
コン酸化膜を形成する工程と、前記第１のシリコ
ン酸化膜を選択的に除去する工程と、該除去によ
って露出した前記シリコン基板表面を熱チツ化反
応により前記第１のシリコン酸化膜よりも薄い厚
さのシリコン窒化膜に変換する工程と、しかる後
に前記第１のシリコン酸化膜の露出する全表面部
分をエツチングすることにより前記第１のシリコ
ン酸化膜と前記シリコン窒化膜との間に開口部を
形成する工程と、該開口部より不純物添加を行い
前記基板内に該基板と逆の導電型の不純物領域を
形成する工程と、次に前記シリコン窒化膜をマス
クとして用いて熱酸化法により前記開口部上に第
２のシリコン酸化膜を形成する工程と、次に前記
第１および第２のシリコン酸化膜を残余せしめて
前記シリコン窒化膜のみ完全に除去してシリコン
基板を露出する工程と、次に該露出した半導体基
板の部分にシリサイド層を被着してここにシヨツ
トキーダイオードを形成する工程とを有する半導
体装置の製造方法にある。上記方法によれば自己
整合的にガードリング用の不純物領域が形成され
ると同時に、シヨツトキーダイオードを形成する
シリサイド層の被着は不純物領域の形成の後から
行うからガードリングの不純物領域の形成条件は
シヨツトキーダイオード特性への影響を考えるこ
となく自由に設定できる。又、シリコン窒化膜を
マスクとしてガードリンダ上に第２のシリコン酸
化膜を形成し、次にこの形成された第２のシリコ
ン酸化膜をマスクとしてシヨツトキーダイオード
を形成することとなるから、ガードリングとシヨ
ツトキーダイオードとの位置関係は常に、一定の
ものとなり、かつ所定の面積のシヨツトキーダイ
オードが得られることとなる。さらにシリコン窒
化膜は熱チツ化反応による露出せるシリコン基板
の表面の変換により得るから、諸工程が簡素化さ
れかつ膜質のよいものとなる。
コン酸化膜を形成する工程と、前記第１のシリコ
ン酸化膜を選択的に除去する工程と、該除去によ
って露出した前記シリコン基板表面を熱チツ化反
応により前記第１のシリコン酸化膜よりも薄い厚
さのシリコン窒化膜に変換する工程と、しかる後
に前記第１のシリコン酸化膜の露出する全表面部
分をエツチングすることにより前記第１のシリコ
ン酸化膜と前記シリコン窒化膜との間に開口部を
形成する工程と、該開口部より不純物添加を行い
前記基板内に該基板と逆の導電型の不純物領域を
形成する工程と、次に前記シリコン窒化膜をマス
クとして用いて熱酸化法により前記開口部上に第
２のシリコン酸化膜を形成する工程と、次に前記
第１および第２のシリコン酸化膜を残余せしめて
前記シリコン窒化膜のみ完全に除去してシリコン
基板を露出する工程と、次に該露出した半導体基
板の部分にシリサイド層を被着してここにシヨツ
トキーダイオードを形成する工程とを有する半導
体装置の製造方法にある。上記方法によれば自己
整合的にガードリング用の不純物領域が形成され
ると同時に、シヨツトキーダイオードを形成する
シリサイド層の被着は不純物領域の形成の後から
行うからガードリングの不純物領域の形成条件は
シヨツトキーダイオード特性への影響を考えるこ
となく自由に設定できる。又、シリコン窒化膜を
マスクとしてガードリンダ上に第２のシリコン酸
化膜を形成し、次にこの形成された第２のシリコ
ン酸化膜をマスクとしてシヨツトキーダイオード
を形成することとなるから、ガードリングとシヨ
ツトキーダイオードとの位置関係は常に、一定の
ものとなり、かつ所定の面積のシヨツトキーダイ
オードが得られることとなる。さらにシリコン窒
化膜は熱チツ化反応による露出せるシリコン基板
の表面の変換により得るから、諸工程が簡素化さ
れかつ膜質のよいものとなる。
次に本発明の製造方法の一実施例を第６図乃至
第１０図により説明する。まず、n-型シリコン
基板１１表面に接してシリコン酸化膜１２を、熱
酸化法により、約0.6μｍの膜厚で形成する。次に
フオトプロセス法を用い、該シリコン酸化膜に基
板に達する開孔１３を設ける（第６図）。その後
に開孔により露出したシリコン基板表面にシリコ
ン窒化膜１４を形成する（第７図）。このシリコ
ン窒化膜の形成方法としては、シリコンを直接に
シリコン窒化膜に変換する熱チツ化膜形成法が適
しており、温度1000℃のアンモニア（NH3）ガ
ス雰囲気中で２時間、チツ化反応を行なうと、露
出したシリコン基板表面にのみシリコン窒化膜が
約60Åの膜厚で形成される。又、高圧雰囲気を使
用すれば、より低温で短時間に同一膜厚のシリコ
ン窒化膜を形成することが可能である。次にパツ
フアードフツ酸により該シリコン酸化膜１２を約
0.3μｍエツチング除去する。すると酸化膜１２の
側面もエツチングされ、シリコン窒化膜１４の周
囲に、巾が約0.3μｍのシリコン基板表面が露出し
た領域１５が形成される（第８図）。その次に、
該露出基板表面１５から基板内に不純物添加を行
ないＰ型領域１７を形成し、その後に、該設シリ
コン窒化膜１４を用いて選択的に酸化を行ないシ
リコン酸化膜１６を形成する（第９図）。この時
不純物添加の方法としては、固相拡散法、気相拡
散法やイオン注入法等が考えられるが、気相拡散
法を用いた場合には、温度900℃、三塩化ホウ素
（BCl3）ガス混合雰囲気中で10分間熱処理を行な
う。次に酸化条件としては温度1000℃、スチーム
雰囲気中、30分間の熱酸化が適して居り、この条
件でＰ型領域１７の接合深さ約0.3μｍ、シリコン
酸化膜１６の膜厚約0.25μｍが得られる。しかる
後に温度170℃の熱リン酸を用いてシリコン窒化
膜１４を除去し、シリコン基板表面を露出する。
次に露出した基板表面に金属（Pt、Mo、Ｗ、
etc.）を被着し、400〜600℃の熱を加えることに
よりシリサイド層を形成することによりガードリ
ング付シヨツトキーダイオードが作られる。
第１０図により説明する。まず、n-型シリコン
基板１１表面に接してシリコン酸化膜１２を、熱
酸化法により、約0.6μｍの膜厚で形成する。次に
フオトプロセス法を用い、該シリコン酸化膜に基
板に達する開孔１３を設ける（第６図）。その後
に開孔により露出したシリコン基板表面にシリコ
ン窒化膜１４を形成する（第７図）。このシリコ
ン窒化膜の形成方法としては、シリコンを直接に
シリコン窒化膜に変換する熱チツ化膜形成法が適
しており、温度1000℃のアンモニア（NH3）ガ
ス雰囲気中で２時間、チツ化反応を行なうと、露
出したシリコン基板表面にのみシリコン窒化膜が
約60Åの膜厚で形成される。又、高圧雰囲気を使
用すれば、より低温で短時間に同一膜厚のシリコ
ン窒化膜を形成することが可能である。次にパツ
フアードフツ酸により該シリコン酸化膜１２を約
0.3μｍエツチング除去する。すると酸化膜１２の
側面もエツチングされ、シリコン窒化膜１４の周
囲に、巾が約0.3μｍのシリコン基板表面が露出し
た領域１５が形成される（第８図）。その次に、
該露出基板表面１５から基板内に不純物添加を行
ないＰ型領域１７を形成し、その後に、該設シリ
コン窒化膜１４を用いて選択的に酸化を行ないシ
リコン酸化膜１６を形成する（第９図）。この時
不純物添加の方法としては、固相拡散法、気相拡
散法やイオン注入法等が考えられるが、気相拡散
法を用いた場合には、温度900℃、三塩化ホウ素
（BCl3）ガス混合雰囲気中で10分間熱処理を行な
う。次に酸化条件としては温度1000℃、スチーム
雰囲気中、30分間の熱酸化が適して居り、この条
件でＰ型領域１７の接合深さ約0.3μｍ、シリコン
酸化膜１６の膜厚約0.25μｍが得られる。しかる
後に温度170℃の熱リン酸を用いてシリコン窒化
膜１４を除去し、シリコン基板表面を露出する。
次に露出した基板表面に金属（Pt、Mo、Ｗ、
etc.）を被着し、400〜600℃の熱を加えることに
よりシリサイド層を形成することによりガードリ
ング付シヨツトキーダイオードが作られる。
以上詳細に説明した様に本発明によると、シヨ
ツトキー・ダイオード形成用のシリコン基板露出
面に、熱チツ化反応により、シリコン窒化膜を形
成し、該シリコン窒化膜とシリコン酸化膜のエツ
チング速度差を利用して自己整合的にＰ型ガード
リング領域を形成する。これにより工程数の減少
や、パターン形状の縮小が容易に可能となる。
ツトキー・ダイオード形成用のシリコン基板露出
面に、熱チツ化反応により、シリコン窒化膜を形
成し、該シリコン窒化膜とシリコン酸化膜のエツ
チング速度差を利用して自己整合的にＰ型ガード
リング領域を形成する。これにより工程数の減少
や、パターン形状の縮小が容易に可能となる。
第１図乃至第５図は従来の半導体装置の製造方
法を工程順に示すための断面図、第６図乃至第１
０図は本発明の一実施例の製造方法の主たる工程
を示すための断面図を示す。 なお図において、１，１１……n-型シリコン
基板、２，１２，１６……シリコン酸化膜、３，
１７……Ｐ型不純物添加領域、４，１３，１５…
…露出したシリコン基板表面、１４……シリコン
窒化膜、５，１８……シリサイド膜、である。
法を工程順に示すための断面図、第６図乃至第１
０図は本発明の一実施例の製造方法の主たる工程
を示すための断面図を示す。 なお図において、１，１１……n-型シリコン
基板、２，１２，１６……シリコン酸化膜、３，
１７……Ｐ型不純物添加領域、４，１３，１５…
…露出したシリコン基板表面、１４……シリコン
窒化膜、５，１８……シリサイド膜、である。
Claims (1)
- １ シリコン基板上に第１のシリコン酸化膜を形
成する工程と、前記第１のシリコン酸化膜を選択
的に除去する工程と、該除去によって露出した前
記シリコン基板表面を熱チツ化反応により前記第
１のシリコン酸化膜よりも薄い厚さのシリコン窒
化膜に変換する工程と、しかる後に前記第１のシ
リコン酸化膜の露出する全表面部分をエツチング
することにより前記第１のシリコン酸化膜と前記
シリコン窒化膜との間に開口部を形成する工程
と、該開口部より不純物添加を行ない前記基板内
に該基板と逆の導電型の不純物領域を形成する工
程と、次に前記シリコン窒化膜をマスクとして用
いて熱酸化法により前記開口部上に第２のシリコ
ン酸化膜を形成する工程と、次に前記第１および
第２のシリコン酸化膜を残余せしめて前記シリコ
ン窒化膜のみ完全に除去してシリコン基板を露出
する工程と、次に該露出した半導体基板の部分に
シリサイド層を被着してここにシヨツトキーダイ
オードを形成する工程とを有することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111386A JPS5812369A (ja) | 1981-07-16 | 1981-07-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111386A JPS5812369A (ja) | 1981-07-16 | 1981-07-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5812369A JPS5812369A (ja) | 1983-01-24 |
| JPH03773B2 true JPH03773B2 (ja) | 1991-01-08 |
Family
ID=14559859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56111386A Granted JPS5812369A (ja) | 1981-07-16 | 1981-07-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812369A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2809826B2 (ja) * | 1990-06-29 | 1998-10-15 | 三菱電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52125282A (en) * | 1973-03-22 | 1977-10-20 | Toshiba Corp | Preparation of semiconductor device |
-
1981
- 1981-07-16 JP JP56111386A patent/JPS5812369A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5812369A (ja) | 1983-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0228902B2 (ja) | ||
| US4830972A (en) | Method of manufacturing bipolar transistor | |
| US4414737A (en) | Production of Schottky barrier diode | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US4210689A (en) | Method of producing semiconductor devices | |
| US5130271A (en) | Method of manufacturing a semiconductor device having no step at the boundary between self aligned p- or n- type impurity regions | |
| JPH03773B2 (ja) | ||
| JPH1092764A (ja) | 半導体素子のポリサイド層形成方法 | |
| US3801383A (en) | Method for alignment of diffusion masks for semiconductors | |
| US4012763A (en) | Semiconductor device having insulator film with different prescribed thickness portions | |
| JPH0366815B2 (ja) | ||
| JP4011690B2 (ja) | 半導体装置の製造方法 | |
| KR100198671B1 (ko) | 바이폴라 트랜지스터의 매몰층 형성방법 | |
| JP2817184B2 (ja) | 半導体装置の製造方法 | |
| JPS6250986B2 (ja) | ||
| JP2674964B2 (ja) | 半導体装置の製造方法 | |
| JP3104335B2 (ja) | 半導体装置の製造方法 | |
| JPS628939B2 (ja) | ||
| JPH02122669A (ja) | 半導体装置の製造方法 | |
| JP3123505B2 (ja) | 半導体装置の製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6315752B2 (ja) | ||
| JPS59975B2 (ja) | 半導体装置の製造方法 | |
| JPS6145867B2 (ja) | ||
| JPS60140759A (ja) | 半導体装置の製造方法 |