JPH0377440A - 移動電話端末制御方式 - Google Patents
移動電話端末制御方式Info
- Publication number
- JPH0377440A JPH0377440A JP1213267A JP21326789A JPH0377440A JP H0377440 A JPH0377440 A JP H0377440A JP 1213267 A JP1213267 A JP 1213267A JP 21326789 A JP21326789 A JP 21326789A JP H0377440 A JPH0377440 A JP H0377440A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- main cpu
- display
- cpu
- keyboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
電池を電源とするキーボードと表示部を有した移動電話
端末に関し、 電池の消費電力を低減する動作制御方式の提供を目的と
し、 システム全体を制御する主ＣＰＵと、主ＣＰＵの動作を
監視するＬＳＩと、表示部及びキーボードを制御する副
ＣＰＵとからなり、前記ＬＳＩに設けた割込信号制御部
から定期的に前記上ＣＰＵに対して割り込みを発生させ
かつ該主ＣＰＵＩＪ＜該割り込みが検出した際は前記キ
ーボードからの入力の有無をチェックし、また前記表示
部の表示内容に変更が発生した際は該割り込み処理内で
前記ＬＳＩを介し前記割ＣＰＵへ表示データを送出し表
示を更新する制御方式において、前記割り込みを送出し
ていた割込信号制御部を制御するための定期割込制御部
を設け、該定期割込制御部により前記上ｃｐｕからの割
込発生の開始と停止を制御できるようにし、更に前記割
ＣＰＵからキー入力が発生しかつ前記定期割込が停止し
ていた際には割り込みを開始させるようにして、キー入
力および表示内容の変化がある際に該定期割り込みが発
生するようにすることにより前記上ＣＰＵの負荷を軽減
するようにした構成にする。
端末に関し、 電池の消費電力を低減する動作制御方式の提供を目的と
し、 システム全体を制御する主ＣＰＵと、主ＣＰＵの動作を
監視するＬＳＩと、表示部及びキーボードを制御する副
ＣＰＵとからなり、前記ＬＳＩに設けた割込信号制御部
から定期的に前記上ＣＰＵに対して割り込みを発生させ
かつ該主ＣＰＵＩＪ＜該割り込みが検出した際は前記キ
ーボードからの入力の有無をチェックし、また前記表示
部の表示内容に変更が発生した際は該割り込み処理内で
前記ＬＳＩを介し前記割ＣＰＵへ表示データを送出し表
示を更新する制御方式において、前記割り込みを送出し
ていた割込信号制御部を制御するための定期割込制御部
を設け、該定期割込制御部により前記上ｃｐｕからの割
込発生の開始と停止を制御できるようにし、更に前記割
ＣＰＵからキー入力が発生しかつ前記定期割込が停止し
ていた際には割り込みを開始させるようにして、キー入
力および表示内容の変化がある際に該定期割り込みが発
生するようにすることにより前記上ＣＰＵの負荷を軽減
するようにした構成にする。
本発明は、電池を電源とするキーボードと表示部を有し
た移動電話端末の動作制御方式に関する。
た移動電話端末の動作制御方式に関する。
第２図は移動電話端末の回路構成図であり、本発明の移
動電話端末はセルラ一方式の移動電話端末として自動車
電話、可搬式電話、携帯電話を始めとする、種々の移動
電話端末に用いている。
動電話端末はセルラ一方式の移動電話端末として自動車
電話、可搬式電話、携帯電話を始めとする、種々の移動
電話端末に用いている。
図中、２１は８ビツトマイコンを内蔵した主処理装置（
以下主ｃｐｕと称す）であり、主ＣＰ Ｕ２１のメモリ
系として主ＣＰＵ２１の動作プログラムを内蔵した第一
のＲＯＭ２２およびデータ保存用のＲＡＭ２３で実現さ
れており、これらは水晶２８が発振する４ＭＨｚ （
または８ＭＨｚ）のマスククロックを１／４分周したＩ
ＭＨｚ（または２ＭＨｚ）のクロックで動作する。２５
は大規模集積四Ｂ（以下ＬＳＩと称す〉であり、ＬＳＩ
２５に接続されたシステム情報格納用の第二のＲＯＭ２
６、およびシリアル番号格納用の第三のＲＯＭ２７で実
現されている。また移動電話端末の構成には上記の他に
送受信部３３およびアンテナ３４よりなる送受信系、ベ
ースバンド部２９．４ビツトマイコンの副ＣＰＵ３０、
および表示部３１とキーボード３２よりなるマンマシン
インタフェース系、および電池３５を有している。なお
２４はバスであり、主ＣＰ Ｕ２１．第一のＲＯＭ２２
．ＲＡＭ２３．ベースバンド部２９．副ｃｐＵ３０およ
び送受信部３３間のそれぞれのデータの通路を構成する
。更にベースバンド部２９は、アナログ処理を行うもの
とディジタル処理を行う機能を有しており、また電池３
５は図示の諸回路に電力を供給している。
以下主ｃｐｕと称す）であり、主ＣＰ Ｕ２１のメモリ
系として主ＣＰＵ２１の動作プログラムを内蔵した第一
のＲＯＭ２２およびデータ保存用のＲＡＭ２３で実現さ
れており、これらは水晶２８が発振する４ＭＨｚ （
または８ＭＨｚ）のマスククロックを１／４分周したＩ
ＭＨｚ（または２ＭＨｚ）のクロックで動作する。２５
は大規模集積四Ｂ（以下ＬＳＩと称す〉であり、ＬＳＩ
２５に接続されたシステム情報格納用の第二のＲＯＭ２
６、およびシリアル番号格納用の第三のＲＯＭ２７で実
現されている。また移動電話端末の構成には上記の他に
送受信部３３およびアンテナ３４よりなる送受信系、ベ
ースバンド部２９．４ビツトマイコンの副ＣＰＵ３０、
および表示部３１とキーボード３２よりなるマンマシン
インタフェース系、および電池３５を有している。なお
２４はバスであり、主ＣＰ Ｕ２１．第一のＲＯＭ２２
．ＲＡＭ２３．ベースバンド部２９．副ｃｐＵ３０およ
び送受信部３３間のそれぞれのデータの通路を構成する
。更にベースバンド部２９は、アナログ処理を行うもの
とディジタル処理を行う機能を有しており、また電池３
５は図示の諸回路に電力を供給している。
移動電話端末としては、種々の複雑な処理が必要とされ
ており、システムの構築の便宜、経済性、コンパクト化
などよりマイクロコンピュータが用いられている。マイ
クロコンピュータとして８ビツトの主ＣＰ Ｕ２１を用
いて端末制御、データ受信。
ており、システムの構築の便宜、経済性、コンパクト化
などよりマイクロコンピュータが用いられている。マイ
クロコンピュータとして８ビツトの主ＣＰ Ｕ２１を用
いて端末制御、データ受信。
データ送信、タイマー管理等を行う一方、４ビツトの副
ＣＰＵ３０を用いて移動電話端末にある表示部３１、キ
ーボード３２などのマン・マシン・コミュニケーション
を処理している。なおこの他に移動電話端末としては、
呼処理ベースバンド処理や送受信処理などを行う。
ＣＰＵ３０を用いて移動電話端末にある表示部３１、キ
ーボード３２などのマン・マシン・コミュニケーション
を処理している。なおこの他に移動電話端末としては、
呼処理ベースバンド処理や送受信処理などを行う。
この第２図に示す移動電話端末では、表示部３１および
キーボード３２の制御用の副ＣＰＵ３０はシステム全体
を制御する主ＣＰＵ２１により制御されており、主ＣＰ
Ｕ２１は常時定期的に副ＣＰＵ３０の状態を監視をし
ている。なお実際にキーボード３２からの入力のある時
間は人が移動電話端末を操作する限られた時間のみであ
るにもかかわらず、通常キーボード３２からの操作の無
い時においても主ＣＰＵ２１は動作を行っている。この
ため電池の電力を無駄に消費しており、消費電力を小さ
くする制御が必要になってくる。
キーボード３２の制御用の副ＣＰＵ３０はシステム全体
を制御する主ＣＰＵ２１により制御されており、主ＣＰ
Ｕ２１は常時定期的に副ＣＰＵ３０の状態を監視をし
ている。なお実際にキーボード３２からの入力のある時
間は人が移動電話端末を操作する限られた時間のみであ
るにもかかわらず、通常キーボード３２からの操作の無
い時においても主ＣＰＵ２１は動作を行っている。この
ため電池の電力を無駄に消費しており、消費電力を小さ
くする制御が必要になってくる。
このため上記したような処理回路では、■ 先ず電力消
費の少ない半導体であるＣＭＯＳデバイスを使って低消
費電力を実現する。
費の少ない半導体であるＣＭＯＳデバイスを使って低消
費電力を実現する。
■ 複雑かつ処理頻度の低い処理を主ＣＰＵ２１で処理
させる一方、定常的に処理すべきものでかつ処理頻度の
高いものについてはＬＳＩ２５により処理させるように
機能分担をさせる。
させる一方、定常的に処理すべきものでかつ処理頻度の
高いものについてはＬＳＩ２５により処理させるように
機能分担をさせる。
等の対応を行い低消費電力化を図っている。以下第３図
を用いて、前記ＬＳＩ２５における低消費電力制御動作
を説明する。
を用いて、前記ＬＳＩ２５における低消費電力制御動作
を説明する。
第３図は従来のＬＳＩの回路構成の一実施例を示す図で
ある。マスタクロック発生部１は水晶２８（第２図参照
）に制御されてインターバルタイマ一部２ヘクロツタを
供給して例えば１ｓａ周期のクロックを発生させ、さら
に５分周部３において例えば５ ｍｓ周期のパルスを発
生して割込信号制御部４へ供給する。割込信号制御部４
では、常時送られてくる該５ ｍｓの定期パルス毎に割
込フラグレジスタ６への５ｓａの割り込みであることを
セットするために（ａ）の５ ｒｎｓ割込フラグを送出
しセットする。
ある。マスタクロック発生部１は水晶２８（第２図参照
）に制御されてインターバルタイマ一部２ヘクロツタを
供給して例えば１ｓａ周期のクロックを発生させ、さら
に５分周部３において例えば５ ｍｓ周期のパルスを発
生して割込信号制御部４へ供給する。割込信号制御部４
では、常時送られてくる該５ ｍｓの定期パルス毎に割
込フラグレジスタ６への５ｓａの割り込みであることを
セットするために（ａ）の５ ｒｎｓ割込フラグを送出
しセットする。
また同時に割込信号制御部４は主ＣＰ Ｕ２１（第２図
参照）への割込信号を発生して割込ラインを通して送出
する。このとき主ＣＰＵ２１は割込ラインが°旧ｇｈ
’からＬｏｗ’のレベルへ変化したことを検出して割り
込み処理を開始する。まず主ＣＰＵ２１は、割り込み処
理が入るとアドレスバスを通じてアドレスをアドレスデ
コーダ５に送出し、アドレスデコーダ５がデコードした
アドレスにより割込フラグレジスタ６をセレクトし内容
を読み出す。
参照）への割込信号を発生して割込ラインを通して送出
する。このとき主ＣＰＵ２１は割込ラインが°旧ｇｈ
’からＬｏｗ’のレベルへ変化したことを検出して割り
込み処理を開始する。まず主ＣＰＵ２１は、割り込み処
理が入るとアドレスバスを通じてアドレスをアドレスデ
コーダ５に送出し、アドレスデコーダ５がデコードした
アドレスにより割込フラグレジスタ６をセレクトし内容
を読み出す。
つぎに主ＣＰ Ｕ２１は何の割り込みであるかを知るた
め、割込フラグレジスタ６をチェックして５ｓａ割り込
みであることを知る。この手順により主ＣＰＵ２１は５
ｒｕ割り込みであることを知ると、定期割込コントロー
ルレジスタ７へ５鮎割込フ・ラグを送出する。定期割込
コントロールレジスタ７がセットされて山）の５ｓａ割
込リセットが出力されると、割込信号制御部４は５鮎割
込フラグ（ａ）を通じて割込フラグレジスタ６の５鮎割
込フラグをリセットすると共に、割込信号制御部４の割
込ラインを。
め、割込フラグレジスタ６をチェックして５ｓａ割り込
みであることを知る。この手順により主ＣＰＵ２１は５
ｒｕ割り込みであることを知ると、定期割込コントロー
ルレジスタ７へ５鮎割込フ・ラグを送出する。定期割込
コントロールレジスタ７がセットされて山）の５ｓａ割
込リセットが出力されると、割込信号制御部４は５鮎割
込フラグ（ａ）を通じて割込フラグレジスタ６の５鮎割
込フラグをリセットすると共に、割込信号制御部４の割
込ラインを。
Ｌｏ−から“旧ｇｈ ”をレベルへ戻す。そして主ＣＰ
Ｕ２１は該５ａａの割り込み処理を下記の通り開始する
。
Ｕ２１は該５ａａの割り込み処理を下記の通り開始する
。
（５ｓａの割り込み処理〕
５ｓａの割り込み処理はマンマシンのキーボード３２の
入力および表示部３１の表示の処理である。
入力および表示部３１の表示の処理である。
（Ａ）キーボード３２の入力情報の流れキーボード３２
（第２図）より入力されたデータは、副ＣＰＵ３０（４
ビツト）によりシリアルデータに変換され、データ（１
１！１としてＬＳＩ２５に入力される。また９、６ＫＨ
ｚの高速クロックはシリアルデータ入力部１０及びシリ
アルデータ出力部１２に入力され、入力するデータの高
速処理を行っている。
（第２図）より入力されたデータは、副ＣＰＵ３０（４
ビツト）によりシリアルデータに変換され、データ（１
１！１としてＬＳＩ２５に入力される。また９、６ＫＨ
ｚの高速クロックはシリアルデータ入力部１０及びシリ
アルデータ出力部１２に入力され、入力するデータの高
速処理を行っている。
データ（ｅ）がシリアルデータ入力部１０に入力してキ
ー情報がシリアルデータ入力部１０ヘセツトされると、
入力があったことをセットするためシリアル入出カフラ
グレジスタ８にＦｕｌｌフラグ（Ｃ）をセントする。こ
のとき主ＣＰＵ２１は、５晒割り込み処理内でシリアル
人出カフラグレジスタ８のデータを読みだしＦｕｌｌフ
ラグ（Ｃ）の状態をチェックしてキーボード３２からの
入力の有無を確認し、キーボード３２からの入力があっ
た場合は、キーボードデータレジスタ９の内容を主ＣＰ
Ｕ２１は読みだし対応処理を行う。
ー情報がシリアルデータ入力部１０ヘセツトされると、
入力があったことをセットするためシリアル入出カフラ
グレジスタ８にＦｕｌｌフラグ（Ｃ）をセントする。こ
のとき主ＣＰＵ２１は、５晒割り込み処理内でシリアル
人出カフラグレジスタ８のデータを読みだしＦｕｌｌフ
ラグ（Ｃ）の状態をチェックしてキーボード３２からの
入力の有無を確認し、キーボード３２からの入力があっ
た場合は、キーボードデータレジスタ９の内容を主ＣＰ
Ｕ２１は読みだし対応処理を行う。
（Ｂ）表示情報の流れ
主ＣＰＵ２１は、システムの状態変化またはキーボード
３２からの入力情報に対応した表示情報が発生すると、
５ｓａの処理内でシリアル入出カフラグレジスタ８を読
み込みを行い、Ｅｍｐｔｙフラグ（ｄ）の内容をチェッ
クする。Ｅｍｐｔｙフラグ（ｄ）がＥｍｐｔｙ（空き）
の状態であった場合、表示データレジスタ１１の表示デ
ータを書き込んでシリアル出力部１２でシリアルデータ
に変換したデータ（ｎを４ビツトの副ＣＰ Ｕ３０（第
３図参照）へ送出され、４ピントの副ＣＰＵ３０は表示
部３１へ表、示をセットする。Ｅｍｐｔｙフラグ（ｄｌ
は、シリアルデータ出力部１２より表示データが送出中
のときはリセットされており、送出が終了するとセント
される。
３２からの入力情報に対応した表示情報が発生すると、
５ｓａの処理内でシリアル入出カフラグレジスタ８を読
み込みを行い、Ｅｍｐｔｙフラグ（ｄ）の内容をチェッ
クする。Ｅｍｐｔｙフラグ（ｄ）がＥｍｐｔｙ（空き）
の状態であった場合、表示データレジスタ１１の表示デ
ータを書き込んでシリアル出力部１２でシリアルデータ
に変換したデータ（ｎを４ビツトの副ＣＰ Ｕ３０（第
３図参照）へ送出され、４ピントの副ＣＰＵ３０は表示
部３１へ表、示をセットする。Ｅｍｐｔｙフラグ（ｄｌ
は、シリアルデータ出力部１２より表示データが送出中
のときはリセットされており、送出が終了するとセント
される。
主ＣＰＵ２１は５ｍ割り込み処理内でＥｍｐｔｙであっ
た場合、前記の表示データの送出処理を行う。
た場合、前記の表示データの送出処理を行う。
上記したように従来は、常時定期割り込みである５ｓａ
割り込みを発生させてキーボード３２と表示データをチ
ェックしてはいるが、キーボード３２の入力および表示
部３１の表示の変化は人が端末を操作した時が殆どであ
り、常時の５貼割り込みは無駄な動作であり、従って無
駄な電力を消費していると言えるのである。
割り込みを発生させてキーボード３２と表示データをチ
ェックしてはいるが、キーボード３２の入力および表示
部３１の表示の変化は人が端末を操作した時が殆どであ
り、常時の５貼割り込みは無駄な動作であり、従って無
駄な電力を消費していると言えるのである。
従って、人が端末を操作した場合の５愁割り込みは有効
であるが、それ以外の５鮎割り込みは無駄な動作であり
、従って無駄な電力を消費しているという問題がある。
であるが、それ以外の５鮎割り込みは無駄な動作であり
、従って無駄な電力を消費しているという問題がある。
本発明は、電池の消費電力を低減する動作制御方式の提
供を目的とする。
供を目的とする。
本発明では、システム全体を制御する主ＣＰＵ２１と、
主ＣＰＵ２１の動作を監視するＬＳＩ２５と、表示部３
１及びキーボード３２を制御する副ＣＰＵ３０からなり
、前記ＬＳＩ２５に設けた割込信号制御部４から定期的
に前記上ＣＰＵ２１に対して割り込みを発生させかつ該
主ＣＰＵ２１が該割り込みが検出した際は前記キーボー
ド３２からの入力の有無をチェックし、また前記表示部
３１の表示内容に変更が発生した際は該割り込み処理内
で前記ＬＳＩ２５を介し前記側ＣＰＵ３０へ表示データ
を送出し表示を更新する制御方式において、前記割り込
みを送出していた割込信号制御部４を制御するための定
期割込制御部１３を設け、該定期割込制御部１３により
前記上ＣＰ Ｕ２１からの割込発生の開始と停止を制御
できるようにし、更に前記側ＣＰＵ３０からキー入力が
発生しかつ前記定期割込が停止していた際には割り込み
を開始させるようにして、キー入力および表示内容の変
化がある際に該定期割り込みが発生するようにすること
により前記上ＣＰＵ２１の負荷を軽減するように構成す
るものである。
主ＣＰＵ２１の動作を監視するＬＳＩ２５と、表示部３
１及びキーボード３２を制御する副ＣＰＵ３０からなり
、前記ＬＳＩ２５に設けた割込信号制御部４から定期的
に前記上ＣＰＵ２１に対して割り込みを発生させかつ該
主ＣＰＵ２１が該割り込みが検出した際は前記キーボー
ド３２からの入力の有無をチェックし、また前記表示部
３１の表示内容に変更が発生した際は該割り込み処理内
で前記ＬＳＩ２５を介し前記側ＣＰＵ３０へ表示データ
を送出し表示を更新する制御方式において、前記割り込
みを送出していた割込信号制御部４を制御するための定
期割込制御部１３を設け、該定期割込制御部１３により
前記上ＣＰ Ｕ２１からの割込発生の開始と停止を制御
できるようにし、更に前記側ＣＰＵ３０からキー入力が
発生しかつ前記定期割込が停止していた際には割り込み
を開始させるようにして、キー入力および表示内容の変
化がある際に該定期割り込みが発生するようにすること
により前記上ＣＰＵ２１の負荷を軽減するように構成す
るものである。
本発明では第１図および第２図に示ず構成において、前
記上ＣＰＵ２１からの割り込み発生の開始と停止を制御
できるようにした定期割込制御部１３を設けて割込信号
制御部４を制御するようにし、前記側ＣＰＵ３０からキ
ー入力が発生しかつ前記定期割込が停止している際に割
り込みを開始させ、更にキー入力および表示内容の変化
がある際は該定期割り込みが発生できるようにしている
。
記上ＣＰＵ２１からの割り込み発生の開始と停止を制御
できるようにした定期割込制御部１３を設けて割込信号
制御部４を制御するようにし、前記側ＣＰＵ３０からキ
ー入力が発生しかつ前記定期割込が停止している際に割
り込みを開始させ、更にキー入力および表示内容の変化
がある際は該定期割り込みが発生できるようにしている
。
従って前記上ＣＰＵ２１の負荷はキー入力および表示内
容の変化があったときのみとなり、移動電話端末の電力
負荷の軽減が可能になる。
容の変化があったときのみとなり、移動電話端末の電力
負荷の軽減が可能になる。
第１図は本発明のＬＳＩの回路構成を示す図である。第
１図と第３図を対比するに、前記第３図は５ｍ割り込み
が常時に発生していたのに対し、本第１図は必要な時の
み５＋ｍｓ割り込みを発生させるような回路に構成して
いる。
１図と第３図を対比するに、前記第３図は５ｍ割り込み
が常時に発生していたのに対し、本第１図は必要な時の
み５＋ｍｓ割り込みを発生させるような回路に構成して
いる。
マスタークロツタ発生部１からインターバルタイマ部２
ヘクロツタを供給し、例えば１ｍｓのクロックを発生さ
せて天分周部３に入力する。天分周部３は定期割込制御
部１３より割込信号制御部４からの定期の５１ＵＳのパ
ルスの出力が許可されているか否かにより、５愁パルス
を出力する。天分周部３から定期の５ｍパルスが供給さ
れた場合は、従来の信号の流れと同様に割込信号制御部
４から主ＣＰＵ２１への割込ラインを°旧ｇｈ°レベル
から“Ｌｏｗ“レベルにして主ＣＰ Ｕ２１へ割り込み
発生を通知する。
ヘクロツタを供給し、例えば１ｍｓのクロックを発生さ
せて天分周部３に入力する。天分周部３は定期割込制御
部１３より割込信号制御部４からの定期の５１ＵＳのパ
ルスの出力が許可されているか否かにより、５愁パルス
を出力する。天分周部３から定期の５ｍパルスが供給さ
れた場合は、従来の信号の流れと同様に割込信号制御部
４から主ＣＰＵ２１への割込ラインを°旧ｇｈ°レベル
から“Ｌｏｗ“レベルにして主ＣＰ Ｕ２１へ割り込み
発生を通知する。
次ぎに天分周部３より定期割込制御部１３への５簡パル
スの出力の条件について説明する。定期割込制御部１３
へは、定期割込コントロールレジスタ７からのｉｇ＋の
５肥割込ストップフラグ、（ｈ）の５μｓ割込スタート
フラグ、（１）の５圓割込イネーブル、及びシリアルデ
ータ出力部ｌＯからのＦｕｌｌフラグｆｃ＋が入力され
る。これらの信号の状態に゛より、定期割込制御部１３
は天分周部３からの５ｆｆ１３パルスの出力の可否を指
示する。
スの出力の条件について説明する。定期割込制御部１３
へは、定期割込コントロールレジスタ７からのｉｇ＋の
５肥割込ストップフラグ、（ｈ）の５μｓ割込スタート
フラグ、（１）の５圓割込イネーブル、及びシリアルデ
ータ出力部ｌＯからのＦｕｌｌフラグｆｃ＋が入力され
る。これらの信号の状態に゛より、定期割込制御部１３
は天分周部３からの５ｆｆ１３パルスの出力の可否を指
示する。
主ＣＰＵ２１からのＬＳＩ２５に対する５貼割込発生の
可否のコントロールは、以下の通りである。
可否のコントロールは、以下の通りである。
主ＣＰＵ２１は５鮎割込を発生したい場合は、定期割込
コントロールレジスタ７に入力する（ｉ）の５１１１！
１割込イネーブルをディセーブル（０° レベル）をセ
ットし、更に同時に５お割込スタートフラグへスタート
パルス（“１°を書き込み、更に０を書き込む）をセン
トする。このことより定期割込制御部１３より天分周部
３に対しての５肥パルスの出力が許可される。
コントロールレジスタ７に入力する（ｉ）の５１１１！
１割込イネーブルをディセーブル（０° レベル）をセ
ットし、更に同時に５お割込スタートフラグへスタート
パルス（“１°を書き込み、更に０を書き込む）をセン
トする。このことより定期割込制御部１３より天分周部
３に対しての５肥パルスの出力が許可される。
５Ｌ１割込が停止しておりかつキーボード３２の入力が
あって５肥割込を発生させたい場合、主ｃｐＵ２１は定
期割込コントロールレジスタ７の５ＬＬ割込イネーブル
（ｉ）をイネーブル（１゛ レベル）にセットし、さら
に同時に５貼割込ストップフラグ（ｈ）のストップパル
ス（１′を書き込み、さらに０゛を書き込む）をセット
する。このことより定期割込制御部１３より天分周部３
への５貼パルスの出力が禁止される。また定期割込コン
トロールレジスタ７からの５ｍｓ割込イネーブル（ｉ）
がセットされることによりシリアルデータ入力部１０へ
のキーボード３２からのデータがライン（ｅ）を通じて
入力された時、シリアルデータ入力部からのＦｕｌｌフ
ラグ（Ｃ１のラインを通じて定期割込制御部１３へ信号
が入力され、天分周部３への５ｍパルスの出力が許可さ
れる。
あって５肥割込を発生させたい場合、主ｃｐＵ２１は定
期割込コントロールレジスタ７の５ＬＬ割込イネーブル
（ｉ）をイネーブル（１゛ レベル）にセットし、さら
に同時に５貼割込ストップフラグ（ｈ）のストップパル
ス（１′を書き込み、さらに０゛を書き込む）をセット
する。このことより定期割込制御部１３より天分周部３
への５貼パルスの出力が禁止される。また定期割込コン
トロールレジスタ７からの５ｍｓ割込イネーブル（ｉ）
がセットされることによりシリアルデータ入力部１０へ
のキーボード３２からのデータがライン（ｅ）を通じて
入力された時、シリアルデータ入力部からのＦｕｌｌフ
ラグ（Ｃ１のラインを通じて定期割込制御部１３へ信号
が入力され、天分周部３への５ｍパルスの出力が許可さ
れる。
以上の処理部分を追加することにより、主ＣＰＵ２１は
表示内容の変化の要因が発生した場合、５貼割込の発生
処理を行いかつ処理が終了したとき５ ｍａ Ｉ ＲＱ
の停止を行うことができる。またキーボードのデータを
チェックについてもキーボードデータが入力れることで
５＋ｎｓ割込の発生が自動的に行えることで処理できる
ことになる。
表示内容の変化の要因が発生した場合、５貼割込の発生
処理を行いかつ処理が終了したとき５ ｍａ Ｉ ＲＱ
の停止を行うことができる。またキーボードのデータを
チェックについてもキーボードデータが入力れることで
５＋ｎｓ割込の発生が自動的に行えることで処理できる
ことになる。
以上の説明から明らかなように本発明によれば、表示内
容の変化の要因が発生した場合のみ定期割込の発生処理
を行うようにすることにより′、主ＣＰＵおよび周辺回
路のクロックのオフ時間が増大させることが可能となり
、移動電話端末の低消費電力化を図ることが可能になる
。
容の変化の要因が発生した場合のみ定期割込の発生処理
を行うようにすることにより′、主ＣＰＵおよび周辺回
路のクロックのオフ時間が増大させることが可能となり
、移動電話端末の低消費電力化を図ることが可能になる
。
第１図は本発明のＬＳＩの回路構成を示す図、第２図は
移動電話端末の回路構成図、 第３図は従来のＬＳＩの回路構成の一実施例を示す図、 である。 図において、 ４は割込信号制御部、６は割込フラグレジスタ１３は定
期割込制御部、 ２１は主ＣＰＵ、２５はＬＳ Ｉ。 ３０は副ＣＰＵ、３１は表示部、３２はキーボード、を
示す。
移動電話端末の回路構成図、 第３図は従来のＬＳＩの回路構成の一実施例を示す図、 である。 図において、 ４は割込信号制御部、６は割込フラグレジスタ１３は定
期割込制御部、 ２１は主ＣＰＵ、２５はＬＳ Ｉ。 ３０は副ＣＰＵ、３１は表示部、３２はキーボード、を
示す。
Claims (1)
- システム全体を制御する主ＣＰＵ（２１）と、主ＣＰＵ
（２１）の動作を監視するＬＳＩ（２５）と、表示部（
３１）及びキーボード（３２）を制御する副ＣＰＵ（３
０）からなり、前記ＬＳＩ（２５）に設けた割込信号制
御部（４）から定期的に前記主ＣＰＵ（２１）に対して
割り込みを発生させかつ該主ＣＰＵ（２１）が該割り込
みが検出した際は前記キーボード（３２）からの入力の
有無をチェックし、また前記表示部（３１）の表示内容
に変更が発生した際は該割り込み処理内で前記ＬＳＩ（
２５）を介し前記副ＣＰＵ（３０）へ表示データを送出
し表示を更新する制御方式において、前記割り込みを送
出していた割込信号制御部（４）を制御するための定期
割込制御部（１３）を設け、該定期割込制御部（１３）
により前記主ＣＰＵ（２１）からの割込発生の開始と停
止を制御できるようにし、更に前記副ＣＰＵ（３０）か
らキー入力が発生しかつ前記定期割込が停止していた際
には割り込みを開始させるようにして、キー入力および
表示内容の変化がある際に該定期割り込みが発生するよ
うにすることにより前記主ＣＰＵ（２１）の負荷を軽減
することを特徴とする移動電話端末制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213267A JPH0377440A (ja) | 1989-08-19 | 1989-08-19 | 移動電話端末制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213267A JPH0377440A (ja) | 1989-08-19 | 1989-08-19 | 移動電話端末制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0377440A true JPH0377440A (ja) | 1991-04-03 |
Family
ID=16636272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213267A Pending JPH0377440A (ja) | 1989-08-19 | 1989-08-19 | 移動電話端末制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0377440A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006158811A (ja) * | 2004-12-10 | 2006-06-22 | Daisuke Makino | 箸 |
| CN100490581C (zh) | 2006-05-22 | 2009-05-20 | 北京信威通信技术股份有限公司 | 一种利用dsp微观休眠机制使移动终端省电的方法 |
| US8103313B2 (en) | 1992-11-09 | 2012-01-24 | Adc Technology Inc. | Portable communicator |
-
1989
- 1989-08-19 JP JP1213267A patent/JPH0377440A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8103313B2 (en) | 1992-11-09 | 2012-01-24 | Adc Technology Inc. | Portable communicator |
| JP2006158811A (ja) * | 2004-12-10 | 2006-06-22 | Daisuke Makino | 箸 |
| CN100490581C (zh) | 2006-05-22 | 2009-05-20 | 北京信威通信技术股份有限公司 | 一种利用dsp微观休眠机制使移动终端省电的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01293742A (ja) | 移動電話端末 | |
| US6553223B1 (en) | Virtual device architecture for mobile telephones | |
| US7502817B2 (en) | Method and apparatus for partitioning memory in a telecommunication device | |
| US6542726B2 (en) | Personal data assistant terminal with radio | |
| JPH09231194A (ja) | 携帯端末 | |
| JPH0377440A (ja) | 移動電話端末制御方式 | |
| EP0677974B1 (en) | Data buffering device between communicating processors in a cellular mobile telephone terminal | |
| JP2003110484A (ja) | 携帯通信端末、該携帯通信端末における通信方法、プログラムおよび該プログラムを記録した記録媒体 | |
| JP3962924B2 (ja) | 半導体装置、半導体回路、電子機器及びクロック供給制御方法 | |
| WO2024109290A1 (zh) | 应用启动方法、装置、设备及存储介质 | |
| JPH07105174A (ja) | １チップマイクロコンピュータ | |
| KR100452844B1 (ko) | 절전기능을 갖는 휴대용 단말기 및 그 제어방법 | |
| KR970031466A (ko) | 휴대형 개인 정보 통신 단말기 | |
| JP2828132B2 (ja) | 移動電話端末及び移動電話端末の制御方法 | |
| CN116415696A (zh) | 预约提醒方法、装置、电子设备及存储介质 | |
| JP3962923B2 (ja) | 半導体装置、半導体回路、電子機器及びクロック供給制御方法 | |
| JP2001186040A (ja) | 移動通信端末 | |
| CN115373503B (zh) | 片上系统、控制方法和电子设备 | |
| JPH0818008A (ja) | 半導体集積回路装置 | |
| JP2001028564A (ja) | 携帯データ通信機器およびその電源制御方法 | |
| KR100605962B1 (ko) | 휴대폰부와 개인정보단말부 간의 데이터 송수신을제어하기 위한 복합휴대단말장치 및 그 방법 | |
| RU10501U1 (ru) | Сетевой терминал "телеком рикор" | |
| JPH0421141Y2 (ja) | ||
| JPH0322721A (ja) | 移動無線データ通信装置 | |
| JPH11149534A (ja) | Ｐｃカードおよびそのモード切替装置 |