JPH0378009A - デジタルファジィ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、たとえばデジタル位置決め制御などに適用し
て好適なデジタルファジィ回路に係り、特にその周辺入
出力回路に関する。

［従来の技術］ 従来、デジタル位置決め制御には、絶対位置を検出する
方法と相対位置を検出する方法との２通りがある。前者
の方法は、アブソリュートエンコーダの機械的位置の絶
対値を検出するので、停電などの不測の事故が発生して
も、位置情報に変動が生じない利点がある。しかし、構
造的にどうしても高分解能が必要となり、高価になって
しまう欠点がある。後者の方法は、たとえば回転式の場
合はインクリメンタルエンコーダの２相の出力信号を検
出することにより、回転方向を検知する。

すなわち、変化の情報だけを検出し、位置情報はデジタ
ル的に演算をして求める。したがって、１回転当たりの
パルス数に比例して位置決め制御の分解能は向上する。

［発明が解決しようとする課題］ さて、デジタル位置決め制御の場合、アブソリュートエ
ンコーダを用いた位置決め制御の分解能を上げるために
はかなりのビット数が必要であるが、インクリメンタル
エンコーダを用いた位置決め制御の分解能は、１回転当
たりのパルス数を多くすればアブソリュートエンコーダ
と同等の分解能が得られる。

そこで、本発明は、上記インクリメンタルエンコーダの
特色を生かし、簡単な出力で、外部とのインタフェイス
が極めて容易になり、Ａ／ＤあるいはＤ／Ａコンバータ
などの変換回路を介さずに、デジタル位置決め制御など
が可能となる周辺回路を備えたデジタルファジィ回路を
提供することを目的とする。

［課題を解決するための手段］ 本発明のデジタルファジィ回路は、制御対象物の移動に
応じて時系列的に発生し相対位置を表わす相対位置信号
、および変換タイミングストローブ信号を入力する入力
手段と、少なくとも前記相対位置信号の位相から移動方
向信を判定し、この判定結果に基づいてアップもしくは
ダウンカウントに切換えて前記相対位置信号をカウント
するアップ／ダウンカウンタと、前記変換タイミングス
トローブ信号に同期して前記アップ／ダウンカウンタの
出力をラッチする第１ラッチ手段とを有し、前記制御対
象物の位置変位量と変位率を出力する出力回路と、この
出力回路から出力される位置変位量と変位率に基づいて
移動方向と移動目標データをファジィ推論するファジィ
推論回路とを具備している。

［作　用］ 上記のような出力とすることにより、ファジィ推論回路
の周辺回路は非常に簡単な出力であり、入出力を一全で
デジタル信号で処理するので、ファジィ推論回路とのイ
ンタフェイスが極めて容易になり、Ａ／ＤあるいはＤ／
Ａコンバータなどの変換回路を介さずに、デジタル位置
決め制御などが可能となる。

［実施例］ 以下、本発明の実施例について図面を参照して説明する
。

第１図および第２図は本発明の基本概念図を示している
。まず、第１図は、ファジィコントローラ（ファジィ推
論回路）１の入力部に位置する相対価を変位量に変換す
る入力変換ブロック、すなわち位置変位量変換回路２の
基本出力を表わす。

この位置変位量変換回路２の入力信号には、インクリメ
タルエンコーダなどから出力される時系列に変化する相
対位置信号、位置決め制御の基準点となる位置変位量変
換基準データ（ｉ）、および相対位置信号を変位量と単
位時間当たりの変位率に変換するタイミング決定用の変
換タイミングストローブ信号の３ａｉ類がある。出力の
変位量信号と変位率信号は、それぞれバイナリデータと
してファジィコントローラ１に与えられる。

次に、第２図は、ファジィコントローラ１の出力部に位
置する推論結果を移動量に変換する出力変換ブロック、
すなわち移動方向／目標決定回路３の基本出力を表わす
。この移動方向／目標決定回路３の入力信号には、バイ
ナリで表わされる重心出力信号、および位置決め制御の
基準点となる移動量変換基準データ（０）の２種類があ
る。出力は、それぞれ移動方向データと移動目標データ
として、ターゲットの位置決め制御駆動回路に与えられ
る。

第３図は、第１図および第２図の入出力基本ブロックを
実際の位置決め制御システムの出力として表わした基本
概念図である。基本データ（ｉ）と基本データ（０）は
、位置決め制御を行なうターゲット固有のバイナリデー
タとして、位置変位量変換回路２（入力変換ブロック）
と移動方向／目標決定回路３（出力変換ブロック）のそ
れぞれにラッチ４．５を介して与えられる。なお、図で
は、基本データ（ｉ）、（ｏ）は別データとなっている
が、同一ユニットで同一データでもよい。

第４図は、位置変位量変換回路２の一例であり、入力変
換ブロック内部のブロックダイアグラムを表わす。まず
、インクリメンタルエンコーダの位相差信号は、正／逆
転判別、位相差信号微分回路２０１により、ターゲット
の回転方向（ＣＷ。

ＣＣＷ）もしくは、直線運動の場合は移動方向を判別し
、同時に位相差信号に同期した微分パルスを発生する。

これらの信号は、それぞれアップ／ダウン切換信号と位
相差パルス信号としてアップ／ダウンカウンタ２０２に
与えられる。

アップ／ダウンカウンタ２０２は、あらかじめ第２スト
ローブ信号により、リセットがかけられており、その後
、入力される第１ストローブ信号により、基準データ（
ｉ）がアップ／ダウンカウンタ２０２にプリセットされ
る。このアップ／ダウンカウンタ２０２にプリセットさ
れた値がターゲットの位置決め制御の基準点となる。

さらに、アップ／ダウンカウンタ２０２の出力は、第１
ラツチ２０３、第３ラツチ２０４および減算回路２０５
に与えられる。第１ラツチ２０３の出力は、アップ／ダ
ウンカウンタ２０２の出力が第３ストローブ信号に同期
してそのまま出力されるため、変位量信号となる。

一方、第３ラツチ２０４と減算回路２０５に入力するア
ップ／ダウンカウンタ２０２の出力は、第１ストローブ
信号により時間「０」のときの値がラッチされる。時間
１　（１は任意）経過後、減算回路２０５の出力は、絶
対値で表わされる変位率に等しい値を出力する。このと
きの値は、加減算回路２０６の基準データ（ｉ）を変位
率「０」の基準点として、正負（加算／減算）いずれか
−方に変位しており、第３ストローブ信号に同期して第
２ラツチ２０７に変位率信号として出力される。

以上説明した第４図に示されるブロックダイアグラムの
タイムチャートを第５図に示す。ここで、第１ストロー
ブ信号ないし第４ストローブ信号は、任意の時間ｔ（区
間ｎ〜に対応）を等間隔に発生する外部ジェネレータよ
り得られる。しかし、実際のファジィコントロールシス
テムにおいて、この外部ジェネレータに相当するものは
時分割制御を行なうデジタルファジィコントローラ（後
で詳述する）の外部出力同期信号であり、推論と測定の
時間的なタイミングは、同期信号として出力されるスト
ローブ信号の周期で決定する。

第６図のブロックダイアグラムは、時分割制御を行なう
デジタルファジィコントローラ１′の外部出力同期信号
が、本発明の人力変換ブロックおよび出力変換ブロック
のタイミングストローブとして機能する基本出力図を示
しており、また第７図にそのタイムチャートを示してい
る。

同期信号において、第１ストローブ信号ないし第３スト
ローブ信号の周期に存在するタイムラグは、ターゲット
の位置決め制御が比較的遅い場合、時分割制御に必要な
タイムラグではなく、推論に必要な十分な変位量を得る
ためのタイムラグである。第４ストローブ信号の周期は
、外部にデバイダ回路を出力することにより、任意のパ
ルス数および周期に設定できる。さらに、第７図から明
らかなように、第１ストローブ信号ないし第３ストロー
ブ信号の周期で決定される時分割制御のタイムラグは、
アクチエータの位置決め制御に要するタイムラグが支配
的となる。

第４ストローブ信号は、任意の時間ｔをさらにｍ個の区
間に等分し、第３ラツチ２０４をリセットすることによ
り、ｔ　／　ｍ時間の変位率（この場合、ｔ　／　ｍ時
間における加速度になる）を出力する。

インクリメンタルエンコーダ位相差信号は、位相差パル
ス信号（ＣＷ）と位相差パルス信号（ＣＣＷ）に区別さ
れ、各区間の第１番目の位相差パルス信号は、正／逆転
の識別信号として機能する。また、区間のアップ／ダウ
ンカウンタ２０２の出力は、第３ストローブ信号で第１
ラツチ２０３および第２ラツチ２０７に保持された後、
第２ストローブ信号のタイミングでリセットされ、第１
ストローブ信号により基準データ（ｉ）のアップ／ダウ
ンカウンタ２０２へのプリセットと、変位補正駆動信号
のアクチエータ駆動回路への出力が行なわれる。

第８図は位置変位量変換回路２のもう１つの例であり、
入力変換ブロック内部のブロックダイアグラムを表わす
。第４図との相違点は、第３ラツチ２０４、減算回路２
０５および加減算回路２０６の代わりに、第２アツプ／
ダウンカウンタ２０８で等価的に、第４ストローブ信号
で決定されるｔ　／　ｍ時間の変位率を計１１）Ｊ　Ｌ
でいることである。すなわち、第１ストローブ信号によ
りプリセットされる基準データ（ｉ）を時間ｒＯＪのと
きの値として、また、任意の時間ｔを第４ストローブ信
号により、ｔ／ｍ時間に等区分する間に第２アツプ／ダ
ウンカウンタ２０８が桁上げもしくは桁下げする値をｔ
　／　ｍ時間の変位率として出力する。

以上説明した第８図に示されるブロックダイアグラムの
タイムチャートを第９図に示す。なお、第８図の回路は
、第４図の回路に比べて回路規模が小さいという特徴的
な利点がある。

ここで、正／逆転判別、位相差信号微分回路２０１の機
能と動作説明を行なう。この回路は、イングリメンタル
エンコーダから出力される２相信号（Ａ相およびＢ相）
を基に、回転方向（ＣＷ。

ＣＣＶ）の識別を行なうと同時に、微分パルスを発生す
る。第１０図は各相の時系列方向のタイミングを表わす
。

第１１図に正／逆転判別、位相差信号微分回路２０１の
具体的な回路を示し、第１２図にそのタイムチャートを
示す。まず、インクリメンタルエンコーダのＡ相信号は
、インバータ２１１゜２１２を介して人相信号とＡ相信
号とに別けられる。一方、Ｂ相信号は、インバータ２１
３により■信号に反転し、微分回路２１４，２１５を経
て出力されるＡ相信号もしくはＡｌ’ｌ信号とＹ可信号
が“Ｈルーベルのときにナンド回路２１６゜２１７の出
力は“Ｌルベルに変化する。このとき、セット、リセッ
ト形ＦＦ回路２１８の出力（ＱおよびＱ）は、ＳＯある
いはＲＯのどちらか一方に入力されるパルスにより変化
する。このＦＦ回路２１８の出力が回転方向を決定する
。たとえば第１１図の回路の場合、Ｑ−“Ｈ”レベル、
ｑ−“Ｌ°レベルのときが正転、Ｑ−“Ｌ”レベル、ｉ
Ｑ−”Ｈ”レベルのときが逆転である。

第１番目の微分パルスにより回転方向が決定された後、
正転の場合はＡ相信号、逆転の場合はＡ相信号の半周期
目に変化する信号のタイミングを利用して、Ｄ形ＦＦ回
路２１９あるいは２２０をセットする。実際のアップ／
ダウン切換信号は、Ｄ形ＦＦ回路２１９のＱ出力で決定
する。第２番目以降の微分パルスは、Ｄ形ＦＦ回路２１
９あるいは２２０のどちらか一方のＱ出力により、アク
ティブゲートとなるナンド回路２２１を経て位相差パル
ス時系列信号として出力される。

第１３図は移動方向／目標決定回路３の一例であり、出
力変換ブロック内部のブロックダイアダラムを表わす。

まず、ファジィコントローラ１から出力される推論結果
は、重心出力信号として減算回路３０１の被減数側の入
力に与えられる。このとき、基準データ（０）は減数と
して与えられている。減算回路３０１は、重心出力信号
から、この基準値を減算することにより、移動方向（基
準データの“Ｈ”、“Ｌ″で区別）と移動目標（重心出
力信号−基準データー〇を変位量０としたとき、絶対値
で表わされる減算出力値）を決定する。減算結果は、そ
れぞれ移動方向データおよび移動目標データとして、第
１ストローブ信号のタイミングに同期してラッチ３０２
から出力される。

第１４図は、ファジィコントローラ１に位置変位量変換
回路２、移動方向／目標決定回路３、および基準データ
（ｉ）、（ｏ）を保持するためのラッチ４．５を配置し
たシステムの実動作ブロックダイアグラムを示しており
、このシステムのタイムチャートを第１５図に示す。な
お、位置変位量変換回路２は第８図の回路を用いている
。

第１６図は、基準データ（ｉ）および基準データ（０）
の値を決定する場合、５ビツトのバイ５ナリコードを「
０〜３１」と「−１６〜１５」の２通りに表現した状態
を示している。これは、５ビツトのデータ長において、
最上位ビットを補数ビットとして扱うか否かにより数の
表現が決定する。

したがって、アップ／ダウンカウンタの連動範囲は、最
上位ビットを補数ビットとして扱う場合は「−１６〜１
５」、補数ビットとして扱わない場合は「０〜３１」と
なる。

ここで、前述した時分割制御によるデジタルファジィコ
ントローラについて説明する。第１７図は、時分割制御
によるデジタルファジィコントローラの基本ブロック図
を示している。このデジタルファジィコントローラの特
徴は、２個の前件部メンバシップ関数定義回路１１，１
２、最小値演算回路１３、面積演算回路１４、最大値演
算回路１６、重心演算回路１７．２系統の入力変数を２
個の前件部メンバシップ関数定義回路１１．１２に振り
分ける２系統のラッチ群１８、各ルールごとの前件部メ
ンバシップ関数と後件部メンバシップ関数の定義パラメ
ータを記憶するメモリ群１９、後件部メンバシップ関数
のアドレスを指定するラインデコーダ２０、後件部メン
バシップ関数の指定されたアドレスのデータを選択する
マルチプレクサ２１、メモリ群１９のアドレスを指定す
るアドレスデコーダ２２、および時分割制御のタイミン
グ信号を発生するシーケンスコントローラ２３によって
出力される１ル一ル１重心回路である。

第１８図は、第１７図に示したデジタルファジィコント
ローラをより具体的に示すブロック図である。図中、１
９１　ｒ　　１９２は、メンバシップ関数の定義パラメ
ータを格納するメモリ群で、それぞれのメモリユニット
Ｍ１〜Ｍ　１５は、バリアプルメンバシップ関数の確定
値（ＸＯ，ｘＬ＋　　ＸＦｔ）、傾き係数（ｋｌ　、に
２．に３　、ｌｃ４　）　、および後件部メンバシップ
関数のアドレス指定レコードに対応しており、アドレス
デコーダ２２により指定されるアドレスのデータが時分
割制御の１ル一ル分に相当する。マルチプレクサ２１の
入力は、ラインデコーダ２０の３人力の条件から７つの
出力ラインの１つをデコードすることにより選択される
。

最大値演算回路１６は、後件部メンバシップ関数のアド
レス（位置）　Ｎ　Ｂ　（Ｎｅｇａｔｌｖｅ　Ｂｉｇ　
；かなり小さい）　、ＮＭ　（Ｎｅｇａｔｌｖｅ　Ｍｅ
ｄｌｕａ＋　　；小さい）、Ｎ　Ｓ　（Ｎｅｇａｔｉｖ
ｅ　Ｓｍａｌｌ　；やや小さい）ＺＯ（ｚｅｒｏ　；ゼ
ｏ）　、Ｐ　Ｓ　（Ｐｏｓｉｔｉｖｅ　Ｓｍａｌｌ　；
やや大きい）　　Ｐ　Ｍ　（Ｐｏｓｉｔｌｖｅ　Ｍｅｄ
ｉｕｍ　　；大きい）、Ｐ　Ｂ　（Ｐｏｓｉｔｉｖｅ　
Ｂｉｇ；かなり大きい）に対応する７個の逐次比較形最
大値演算回路ユニット１６１〜１６７からなり、これら
はラインデコーダ２０、マルチプレクサ２１、シーケン
スコントローラ２３にそれぞれ接続されている。

シーケンスコントローラ２３は、外部からの制御信号Ｒ
８ＣＴＯ，Ｒ３ＣＴ１に対して各種タイミング信号を発
生するもので、レジスタダイレクトデコーダ４１、Ｃレ
ジスタ４２、Ｍレジスタ４３、バイナリカウンタ４４、
アンド回路４５、排他的論理和回路４６、タイミング回
路４７、メモリダイレクトデコーダ４８により出力され
ている。

次に、時分割制御によるファジィ推論の動作説明を行な
う。第１９図に時分割制御によるファジィ推論の実動作
フローチャートを示し、第２０図にそのタイムチャート
を示す。まず、リセット信号ＲＥＳＥＴの入力により、
バイナリカウンタ４４、タイミング回路４７および最大
値演算回路１６は、それぞれ初期状態に設定される。そ
して、クロック信号ＣＬＫの入力が開始すると、タイミ
ング回路４７およびバイナリカウンタ４４が能動状態と
なり、ラッチ群１８は入力変数ｘｌｏ、ｘｉｌを保持す
る。この入力変数ｘｌｏ、ｘｌｌは、ファジィ推論が１
サイクル終了するまでの間保持される。

メモリ群１９の番地（０〜ｎ）は、それぞれルール０〜
ｎに対応しており、タイミング回路４７がメモリ群１９
のどの番地をアクセスするかによりルールが決定する。

各ルールの推論は、各ルールごとに指定される後件部メ
ンバシップ関数の逐次比較型最大値演算回路に保持され
る。このルール選択の繰返し動作は、バイナリカウンタ
４４のインクリメントによりメモリ群１９のアクセス番
地がインクリメントされ、Ｃレジスタ４２の内容とバイ
ナリカウンタ４４の桁上げ値とが一致すると、ファジィ
推論が１サイクル終了したことになり、同期信号ＳＹＮ
を発生するタイミングの重心演算回路１７の出力値が推
論結果となる。この同期信号ＳＹＮは、ラッチストロー
ブ信号、重心演算出力ストローブ信号およびＭＡＸレジ
スタリセット信号を包括する。

ところで、上記説明の時分割制御において、第１ストロ
ーブ信号、第２ストローブ信号および第３ストローブ信
号は、それぞれ一定周期で出力される同期信号であり、
その周期は推論に要する時間というよりも、駆動系の応
答速度と駆動系の変位量を検知するのに必要なタイムラ
グなど、時間的な仕様により決定される。しかし、実際
の時分割制御における推論時間は、各ストローブ信号の
周期よりも充分短く、その値は各ルールの切換え速度と
ルール数との積で求まる。仮に、このストローブ信号の
周期で推論と駆動系の変位補正動作を繰返した場合、ス
トローブ信号の周期に比例して推論結果と補正値の隔た
りが大きくなり、位置決め制御の誤差が増大する。

そこで、ストローブ信号の周期が推論時間に比べて充分
長い場合は、入力データ（変位量、変位率）をラッチし
た後、直ちに推論を行ない、ストローブ信号の周期のご
く初期の間（各ルールの切換え速度とルール数との積で
決まる時間）に、重心演算値を出力する。このとき、第
１５図の移動方向データと移動目標データおよびアクチ
ュエータ駆動信号は、第２１図に示すタイムチャートに
おいて、一定周期で出力される第１ストローブ信号、第
２ストローブ信号および第３ストローブ信号の任意の位
置に設定された第５ストローブ信号と第６ストローブ信
号で出力される。この第５ストローブ信号と第６ストロ
ーブ信号は、外部可変周期同期信号として、第１ストロ
ーブ信号もしくは第２ストローブ信号、あるいは第３ス
トローブ信号により容易に発生できる。

なお、第２０図のストローブ信号を利用する場合は、ラ
ッチストローブ信号が第７図の第２ストローブ信号に相
当し、重心演算出力ストローブ信号が第７図の第３スト
ローブ信号に相当する。第１ストローブ信号は、第２ス
トローブ信号の次のタイミングに発生する信号である。

第２２図は、本システムを応用した位置決め制御の一例
として、光線追尾位置の基本原理図を示している。図お
いて、５１は収束性の優れた光線を発生する光１ＩＩＸ
（たとえばレーザ発振器など）であり、この光源５１の
光軸と直交する延長線上に投光面５２を配置する。そし
て、それぞれの中心の延長線上の交点５３には反射板５
４を配置する。

光源５１と反射板５４は、それぞれ交点５３を回転の中
心として独立可動する。また、光源５１の反射板５４に
対する入射角をθ、反射角をθ′とし、回転の■方向を
ＣＷ１０方向をＣＣＷとする。

まず、第２２図における入射角θと反射角θ′との関係
は、θ−θ′であり、光源５１の光軸は投光面５２の中
心に直角に入射する。第２３図は、光源５１が±Δθ振
られたときの入射角±Δθの変化に対する反射板５４の
追従角±Δθ／２の状態を示している。

次に、光源５１の変位量−〇、変位率−０のときを５ビ
ツトのデータ長におけるファジィ関数の変数Ｘ軸上の「
１６」に対応させた場合、反射板５４の回転駆動の最大
分解能を１．８°とすると、光源５１の最大振れ角は、 ｅ方向　　　１６８°ｘ１５−Δ６１／２Δθ−５４．
０” ｅ方向　　　１．８°×１６−Δθ／２Δθ−５７．６
’ となる。このとき、回転駆動系の最大分解能１．８＠を
インクリメンタルエンコーダの１パルス分に１対１で対
応させるとすれば、反射板５４の中心軸と回転方向に位
置し、しかも、光源５１の回転方向の変化に連動するイ
ンクリメンタルエンコーダの１回転当たりのパルス数は
、３６０”　／３．６°＝　１００　ｐ　／　ｒとなる
。

光源５１の変位量と変位率は、ファジィコントローラに
入力変数として与えられ、ファジィコントローラは、こ
れを基に推論を行なう。推論により得られる重心出力は
、移動方向と移動目標を決定する。従来のＰＩＤ制御と
異なるのは、ＰＩＤ制御の場合には追従形制御であるの
に対して、ファジィ制御の場合は、現在の変位量を基に
次の制御を予測するので時間的な遅れが発生しにくいこ
とと、不測の変動にも比較的強いことである。このよう
に、ファジィコントローラの推論機能は、追尾制御に最
適であり、多種多様の位置決め制御に応用できる柔軟性
を持つ。

次に、駆動系において、特にアクチエータの応答速度が
常に一定の場合、時分割制御のファジィ推論時間が長く
なると、駆動系の応答速度が推論時間よりも速くなるこ
とが起り得るので工夫が必要である。そこで、１つの方
法として、アクチエータの駆動は、ｎ回目の推論出力の
駆動信号がｎ＋１回目の推論出力直前までに終了するよ
うに、各推論時間（重心出力から重心出力まで）のタイ
ムラグを駆動信号に応じて等分に分割（たとえば、駆動
周波数が移動目標に応じて変化するなど）すればよい。

アクチエータは、駆動手段により以下のように駆動する
。

■　ステッピングモータの場合、 アクチエータ駆動信号に同期して、決められたｎパルス
駆動する（ｎは１以上の整数）。

■　直流モータの場合、 アクチエータ駆動信号がアクティブ （“Ｈ”レベル）のときのみモータをオンする。つまり
、パルス数で駆動時間 （ｆｆｉ）が決まる。

以上、この基本概念図を第２４図に、そのタイムチャー
トを第２５図に示す。第２４図において、３は移動方向
／目標決定回路、６は周波数演算回路、７は一定量駆動
回路、８はアクチエータである。第２６図は、周波数演
算回路６のブロックダイアグラムを示し、分周数（１／
Ｎ）指定デコーダ６０１．１／Ｎデバイダ６０２、およ
び分周信号出力制御回路６０３から出力されている。な
お、分割周波数の初期と後期のパルス幅を可変する変位
率極性信号を入力するため、第２６図の分周数指定デコ
ーダ６０１を可変分周数ジェネレータ６０４にしたとき
のブロックダイアグラム第２７図に示す。

上記可変分周数ジェネレータ６０４に入力される信号の
うち、変位率極性信号は、デジタルファジィコントロー
ラの時分割制御において、時系列パルスとして出力され
る変位量の初期と後期のパルス間隔を減算することによ
り、加速度の方向が判明する。すなわち、初期のパルス
間隔をｔ。、後期のパルス間隔をｔｎとした場合、ｔｏ
−ｔｎ〉０のときは正の加速度、ｔｏ−ｔｎ　−０のと
きは加速度ＯＳｔ　ｏ　−ｔ　（１＜　０のときは負の
加速度となる。この正負の判定信号は、変位率極性信号
として可変分周数ジェネレータ６０４に与えられる。

さらに、可変分周数ジェネレータ６０４は、あらかじめ
設定された任意の区間において、加速度の極性に応じた
分周比の切換を行なう。たとえば、一定量駆動許可信号
の前半と後半の分周比を切換えることにより、変位量と
その加速度の極性に見合ったスムーズなアクチエータの
駆動が可能となる。

第２８図および第２９図に変位率極性信号を得るための
検出手段のブロックダイアグラムを示し、そのタイミン
グチャートを第３０図および第３１図に示す。第２８図
および第２９図１ｑおいて、４０１および４０２はカウ
ンタ、４０３はラッチ制御回路、４０４は位相差パルス
識別回路、４０５および４０６はラッチ、４０７は減算
回路である。

また、第３２図に第２８図および第２９図の変位率極性
信号から可変分周数ジェネレータの可変領域を決定する
可変分周数ジェネレータ６０４のブロックダイアグラム
を示す。さらに、第３３図に変位率を直接入力できる可
変分周数ジェネレータ６０４のブロックダイアグラムを
示す。

ここで、第３２図のブロックダイアグラムの説明を行な
う。まず、移動目標データは、駆動パルス数決定回路６
１１で変位量に見合った駆動パルス数に変換される。こ
の変換信号は、シフト回路６１２を経て分周数決定回路
６１３に入力され、デバイダ６０２の分周数を決定する
。このとき、アップ／ダウンカウンタ６１４は、同期信
号により初期状態に設定されている。また、アップ／ダ
ウンカウンタ６１４に直結するデコーダ６１５の出力は
、シフト回路６１２の初期状態を選択している。

次に、同期信号に同期して順次変位率を入力すると、ｎ
番目の変位率がラッチ６１６に保持され、コンパレータ
６１７でｎ＋１番目の変位率と比較演算が行なわれる。

この比較結果は、ラッチ６１８に保持される。また、こ
の比較結果は変位率極性信号と等価であり、アップ／ダ
ウンカウンタ６１４の桁上げあるいは桁下げを決定する
。

アップ／ダウンカウンタ６１４は、駆動系のフィードバ
ック信号として与えられる一定量駆動許可信号により、
桁上げあるいは桁下げが行なわれる。カウンタ６１４の
出力の変化に伴ない、デコーダ６１５の出力はシフト回
路６１２を所定の方向にシフトする。すなわち、駆動パ
ルス数を疑似的に加減することにより、分周数がリニア
に変化し、その結果、駆動系の加速がスムーズに行なわ
れる。

このように、上記実施例によるデジタルファジィコント
ローラの周辺入出力回路は、それぞれインクリメンタル
エンコーダの相対値を位置の変位量に変換する変換回路
と、ファジィ推論結果を現在値から目標値までの移動量
に変換する変換回路を全てデジタル回路で出力している
ため、デジタルファジィコントローラとのインタフェイ
スが極めて容易になる。

したがって、簡単な出力で、Ａ／ＤあるいはＤ／Ａコン
バータなどの変換回路を介さずに、デジタルファジィコ
ントローラによる位置決め制御が可能となる。さらに、
外部から基準データを与えることにより、任意の基準点
を容易に変更できるなどの利点もある。

［発明の効果］ 以上詳述したように本発明によれば、インクリメンタル
エンコーダの特色を生かし１、簡単な出力で、外部との
インタフェイスが極めて容易になり、Ａ／ＤあるいはＤ
／Ａコンバータなどの変換回路を介さずに、デジタル位
置決め制御などが可能となる周辺回路を備えたデジタル
ファジィ回路を提供できる。

【図面の簡単な説明】

図は本発明の詳細な説明するためのもので、第１図およ
び第２図は本発明の基本概念図を示すブロックダイアグ
ラム、第３図は第１図および第２図の基本ブロックを実
際の位置決め制御システムの出力として表した基本概念
図、第４図は位置変位量変換回路の一例を示すブロック
ダイアグラム、第５図は第４図の動作を説明するタイム
チャート、第６図は時分割制御によるデジタルファジィ
コントローラを用いた場合の基本出力図、第７図は第６
図の動作を説明するタイムチャート、第８図は位置変位
量変換回路のもう１つの例を示すブロックダイアグラム
、第９図は第８図の動作を説明するタイムチャート、第
１０図はインクリメンタルエンコーダから出力される２
相信号およびそれに基づき生成される微分パルスを示す
図、第１１図は正／逆転判別、位相差信号微分回路の具
体的な出力図、第１２図は第１１図の動作を説明するタ
イムチャート、第１３図は移動方向／目標決定回路の一
例を示すブロックダイアグラム、第１４図は位置決め制
御システムの実動作ブロックダイアグラム、第１５図は
第１４図の動作を説明するタイムチャート、第１６図は
基準データの値を２通りに表現した状態を示す図、第１
７図は時分割制御によるデジタルファジィコントローラ
の基本ブロック図、第１８図は時分割制御によるデジタ
ルファジィコントローラをより具体的に示すブロックダ
イアグラム、第１９図は時分割制御によるファジィ推論
の実動作を説明するフローチャート、第２０図および第
２１図は時分割制御によるファジィ推論の実動作を説明
するタイミングチャート、第２２図および第２３図は位
置決め制御の一例として示す光線追尾位置の基本原理図
、第２４図は駆動系の基本概念図を示すブロックダイア
グラム、第２５図は第２４図の動作を説明するタイムチ
ャート、第２６図は周波数演算回路の一例を示すブロッ
クダイアグラム、第２７図は周波数演算回路のもう１つ
の例を示すブロックダイアグラム、第２８図および第２
９図は変位率極性信号を得るための検出手段のブロック
ダイアグラム、第３０図および第３１図は第２８図およ
び第２９図の動作を説明するタイムチャート、第３２図
は可変分周数ジェネレータの一例を示すブロックダイア
グラム、第３３図は可変分周数ジェネレータのもう１つ
の例を示すブロックダイアグラムである。 １・・・デジタルファジィコントローラ（ファジィ推論
回路）、１′・・・時分割制御デジタルファジィコント
ローラ、２・・・位置変位量変換回路、３・・・移動方
向／目標決定回路、４，５・・・ラッチ、６・・・周波
数演算回路、７・・・一定量駆動回路、８・・・アクチ
エータ、２０２，２０８・・・アップ／ダウンカウンタ
、２０３，２０７・・・ラッチ、３０１・・・減算回路
、３０２・・・ラッチ。 第２図

Claims (5)

【特許請求の範囲】
1. （１）制御対象物の移動に応じて時系列的に発生し相対
   位置を表わす相対位置信号、および変換タイミングスト
   ローブ信号を入力する入力手段と、少なくとも前記相対
   位置信号の位相から移動方向信を判定し、この判定結果
   に基づいてアップもしくはダウンカウントに切換えて前
   記相対位置信号をカウントするアップ／ダウンカウンタ
   と、前記変換タイミングストローブ信号に同期して前記
   アップ／ダウンカウンタの出力をラッチする第１ラッチ
   手段とを有し、前記制御対象物の位置変位量と変位率を
   出力する出力回路と、 この出力回路から出力される位置変位量と変位率に基づ
   いて移動方向と移動目標データをファジィ推論するファ
   ジィ推論回路と を具備したことを特徴とするデジタルファジィ回路。
2. （２）前記入力手段は、さらに位置決め制御の基準点と
   なる基準データを入力する手段を有し、前記ファジィ推
   論回路の出力を移動方向と、移動目標データに変換する
   ために、前記ファジィ推論回路の出力と前記基準データ
   との減算を行なう減算回路と、 この減算回路の減算結果を前記変換タイミングストロー
   ブ信号に同期してラッチする第２ラッチ手段と を具備したことを特徴とする請求項１記載のデジタルフ
   ァジィ回路。
3. （３）前記第２ラッチ手段にラッチされた移動目標デー
   タに基づいて、前記変換タイミングストローブ信号と次
   の変換タイミングストローブ信号との間を分割するため
   の周波数を演算する周波数演算回路と、 この周波数演算回路で演算された周波数と前記移動目標
   データに基づきアクチエータを一定量駆動するための駆
   動信号を発生する駆動信号発生回路と を具備したことを特徴とする請求項２記載のデジタルフ
   ァジィ回路。
4. （４）前記変換タイミングストローブ信号間における変
   位率が正に変化する場合には、前記周波数演算回路で演
   算された周波数は前記変換タイミングストローブ信号の
   区間の初期パルス幅よりも終期パルス幅の方が短いこと
   を特徴とする請求項３記載のデジタルファジィ回路。
5. （５）前記変換タイミングストローブ信号間における変
   位率が負に変化する場合には、前記周波数演算回路で演
   算された周波数は前記変換タイミングストローブ信号の
   区間の初期パルス幅よりも終期パルス幅の方が長いこと
   を特徴とする請求項３記載のデジタルファジィ回路。