JPH0379081A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、チャネル膜に多結晶シリコンを用いたスタガ
ー構造の薄膜トランジスタ（ＴＰＴ）に関し、詳しくは
チャネル膜の平面形状の改良に関する。

〔従来の技術〕

従来、ＴＰＴ低温プロセス等に適用されるスタガー構造
を備えた多結晶シリコン薄膜トランジスタの構造は、第
５図（ａ）に示すように、石英ガラス、ハードガラス等
の透明絶縁基板１上に相離間して形成されたリン・ドー
プのソース膜２及びドレイン膜３と、そのソース膜２と
ドレイン膜３との間に重なり余裕をもったアンドープの
多結晶シリコン膜たるチャネル膜４と、チャネル膜４上
にＭＯＳ（ＭＩＳ）部を形成すべき絶縁膜たる薄いシリ
コン酸化膜５及びＮ型高濃度の多結晶シリコンなどのゲ
ート電極６と、ソース膜２及びドレイン膜３にコンタク
トホールを介して導電接触するアルミニウムのソース電
極７及び透明電極としての画素電極（ドレイン電極）８
と、を備えるものである。

チャネル膜４は第５［ｆｆ１（ｂ）に示す如くソース膜
２とドレイン膜３の上に跨がって形成されており、その
平面形状はソース膜２又はドレイン膜３の相対向する内
端縁の長さＷに比して狭く、細幅寸法Ｗの等帽状とされ
ている。これは、チャネル膜形成用マスクのマスクずれ
を考慮して、第５図における上下方向にマスクずれが発
生した場合でも、形成されるチャネル反転層の実効チャ
ネル幅が必ず細幅寸法Ｗとなることを保証し、オン抵抗
ないしオン電流値のバラつきを抑えるためである。

一方、かかる構造の薄膜トランジスタ（ＴＰＴ）におけ
るチャネル膜４を得るまでのプロセスは、まず第６図（
ａ）に示す如く、例えばハードガラス等の透明絶縁基板
１上に低圧ＣＶＤ法あるいはイオン打込み法などにより
リン・ドープの多結晶シリコン膜を被覆してから、その
膜をバターニング、エツチングにより相離間したソース
膜２及びドレイン膜３を形成する。次に、第６図（ｂ）
に示すように、ソース膜２及びドレイン膜３上に多結晶
シリコン４′を全面被覆した後、第６図（Ｃ）に示すよ
うに、レジスト塗布、バターニングによってソース膜２
及びドレイン膜３の上部に側面が位置するレジストパタ
ーン９を形成する。この後、第６図（ｄ）に示すように
、ＣＦ、によるプラズマエツチングにより多結晶シリコ
ン膜４′の露出領域を除去し、下層のソース膜２及びド
レイン膜３を露出させ、しかる後第６図（ｅ）に示すよ
うに、通常のレジスト除去工程（ＯＸプラズマ。

熱硫酸）でレジストパターン９を除去し、チャネル膜４
を得る。

ところが、薄い多結晶シリコン膜４′をＣＦ。

によるプラズマエツチングでチャネル膜４を得る工程（
第６図（ｄ））においては、ソース膜２及びドレイン膜
３を残す必要性から、両膜２，３のエッチ途中でプラズ
マエツチングを適度に終了させなければならないが、シ
リコンとＣＦ、の反応生成物（フッ化ケイ素化合物）１
０が、エツチングマスクたるレジスト９の側面に付着し
てしまう。

この付着した反応生成物１０は第６図（ｅ）の通常のレ
ジスト除去工程（０！プラズマ、熱硫酸）によってもは
なはだ除去困難で、チャネル４の表面にそのまま残滓と
して付着し、ＭＯＳ界面の異常としてトランジスタ特性
の劣化をまねいていた。

このような反応生成物によるチャネル膜４の表面汚染を
防止する策としては次の製造方法が提案された。

まず、第７図（ａ）に示すように、レジストパターン２
０をソース膜２及びドレイン膜３上に形成するが、この
レジストパターン２０はその側面２０ａがソース膜２及
びドレイン膜３の外側段差２ａ。

３ａまで含めて両膜２．３を完全に被覆するように形成
する。次に、第７図（ｂ）に示すように、ＣＦ、による
プラズマエツチングを施し、多結晶シリコン膜４′の露
出領域４’ａを除去する。このプラズマエツチング工程
は多結晶シリコン膜４′のエッチ途中で終了せずに、基
板１の表面が完全に露出するまで行なわれ、引き続き若
干のオーバエッチを施す、このプラズマエツチング工程
においては、エツチングされる多結晶シリコン膜４′の
シリコンとエッチャントとしてのＣＦ　ａが反応してフ
ッ化ケイ素化合物とみられる反応生成物が発生するが、
多結晶シリコン膜４′の露出領域４′ａのエツチング途
中でプラズマエツチングを終了するものでなく、その露
出領域の完全除去後にオーバエッチが施されるから、そ
れ以前に生じた反応生成物は一掃される。したがって、
オーバエッチの施行後ではレジストパターン２０の側面
等に反応生成物の付着が起こらない。

次に第７図（Ｃ）に示すように、レジストパターン２０
を通常の方法（０，プラズマ、熱硫酸）で除去し、ソー
ス膜２及びドレイン膜３の外側段差２ａ、３ａ上にも外
側段差被覆部４＃ａを有するチャネル膜４＃が得られる
。このチャネル膜４＃の表面には反応生成物の残滓が付
着しておらず、清浄なＭＯＳ界面が得られる。このため
、ＭＯＳ界面汚染によるトランジスタの特性劣化の問題
が解消される。

〔発明が解決しようとする課題〕

このようにして製造された薄膜トランジスタの断面構造
を第８図（ａ）に、またその平面構造を第６図（ｂ）に
夫々示すが、ソース膜２及びドレイン膜３をその露出領
域がない状態でチャネル膜４＃が被覆しているため、新
たな問題点が発生する。

即ち、チャネル膜４＃のアライメント精度のバラつきに
より、チャネル膜４＃は第８図（ｂ）に示す正規の位置
に対して第９図に示すように実効チャネル長しの直角方
向へずれることがある。ここで、チャネル膜４＃の幅寸
法をＷ、とし、はみ出し幅をｄｔ、ｄｚとすれば、ｗ、
＝Ｗ＋ｄｌ　＋ｄ２の関係式が常に成立しているが、ア
ライメント精度のバラつきで、ｄｌ−Ｉｈｄ、の不斉−
が不可避的に生じる０例えば第９図に示すように、ｄｌ
＜　ｄ　ｔのようにアライメントされると、はみ出し幅
ｄｔの領域４′ａには膨出したチャネル反転層が形成さ
れると共に、ソース膜２又はドレイン膜３のコーナエツ
ジに電界集中が発生する。このため、オン電流容量のバ
ラつきが生じてしまい、薄膜トランジスタの歩留りの低
下を招いていた。

本発明は上記問題点を解決するものであり、その課題は
、チャネル膜の平面形状を改良することにより、チャネ
ル膜自体のプラズマエツチングによるパターニングの際
における反応生成物のチャネル膜への付着を極力防止す
ることは勿論のこと、不可避的に生じるアライメント精
度のバラつきに対しても、チャネル反転層の実効チャネ
ル長さ及び実効チャネル幅にバラつきがなく、オン電流
容量のバラつきのない薄膜トランジスタを提供すること
にある。

〔課題を解決するための手段〕

上記課題を解決するために、本発明の講じた手段は、プ
ラズマエツチング時においてソース膜及びドレイン膜を
ほぼ全面的に覆う一対の拡大被覆部とこれらを一体連結
しチャネル反転層を形成すべき等帽状連結部とからなる
多結晶シリコンのチャネル膜を設けたものである。等帽
状連結部はソース膜又はドレイン膜に重なり被着する重
合せ部とこれら重合せ部間に延在する実効チャネル部と
を有するものであるが、この等帽状連結部の両端に一体
連結する拡大被覆部は、例えばソース膜とドレイン膜の
相対向する内端縁について重合せ部の長さにほぼ相当す
る領域のみだけの非被覆領域以外を被覆している。また
別の拡大被覆部の平面形状としては、上記の非被覆領域
において付は根の重合せ部との間に欠損部を設けて上記
内端縁側のコーナ部を隠す張出被覆部を有している。

〔作用〕

かかるチャネル膜の形状によれば、実効チャネル長さ方
向に対して直角方向にアライメント精度のバラつきが生
じた場合、ソース膜又はドレイン膜の内端縁の長さに比
して狭い等帽状連結部によって形成されるチャネル反転
層の実効チャネル幅のバラつきは生じない。また、実効
チャネル長方向にアライメント精度のバラつきが生じた
場合、拡大被覆部の内端縁が重合せ部の長さだけソース
膜又はドレイン膜の内端縁から逃げており、それからは
み出ないことから、形成されるチャネル反転層の実効チ
ャネル長方向については常に均一のチャネル幅を有して
いる。このため、チャネル反転層はソース膜とドレイン
膜との間隔たる実効チャネル長と等帽状連結部の幅寸法
たる実効チャネル幅とを必ず有するので、オン電流容量
のアライメント精度依願性を解消することができる。一
方、ソース膜及びドレイン膜の内端縁側に沿う局部的領
域が拡大被覆部で覆われていないが、この露出領域は被
覆領域に比して相対的に小面積を占めるだけであるから
、チャネル膜自体のプラズマエツチングによるバターニ
ング工程では反応生成物の付着のおそれは少なく、エツ
チング後のレジスト除去で殆ど完全に一掃される。

更に、重合せ部との間に欠損部を設けてソース膜及びド
レイン膜の内側コーナ部を隠す張出被覆部を拡大被覆部
に形成した場合には、実効チャネル長方向にアライメン
ト精度のバラつきが生じ、張出被覆部がソース膜又はド
レイン膜の内端縁よりはみ出したとしても、欠損部が実
効チャネル幅の拡大を防止する。また張出被覆部の存在
によりソース膜又はドレイン膜の露出領域が大幅に減少
する。そしてその露出領域は欠損部の一部だけである。

〔実施例〕

次に、本発明の実施例を添付図面に基づいて説明する。

第１図（ａ）は本発明の第１実施例に係る薄膜トランジ
スタの構造を示す断面図で、第１図（ｂ）は同構造の平
面図である。なお、第１図において第８図に示す部分と
同一部分には同一参照符号を付し、その説明は省略する
。

この実施例におけるチャネル膜１４は、ソース膜２及び
ドレイン膜３をほぼ全面的に覆う左右一対の拡大被覆部
１２．１３と、これらを連結する細幅の等帽状連結部１
５とから構成されている。等帽状連結部１５は、その幅
がソース膜２及びドレイン膜３の相対向する内端縁２ａ
、３ｂの長さとチャネル膜１４自体の合せ余裕の２倍の
長さとの差よりも狭く設定されており、ソース膜２及び
ドレイン膜３に重なりこれを覆う重合せ部１６ａ、１６
ｂと、その中間に延在する実効チャネル部１５ｃとから
なる。

一方、拡大被覆部１２．１３はソース膜２及びドレイン
膜３の外側段差２ｂ、３ｂまで被覆しているが、内端縁
２ａ、３ｂの近傍の小領域は露出されている。即ち、重
合せ部１５ａ、１５ｂの長さ分について内端縁２ａ、３
ａに沿う領域が非被覆領域１２ａ。

１３ａとされている。

このような形状のチャネル膜１４を有する構造において
は、例えば第２図（ａ）の矢印方向（実効チャネル長方
向の直角方向）にアライメント精度のバラつきによりず
れが生じた場合でも、等帽状連結部１５の幅寸法がソー
ス膜２及びドレイン膜３の幅寸法よりも狭いので、等帽
状連結部１５の一部がソース膜２及びドレイン膜３の幅
外にはみ出さない、したがって斜線で図示する領域の実
効チャネル部１５ｃにのみチャネル長及びチャネル幅の
不変なチャネル反転層が形成される。また、例えば第２
図（ｂ）の矢印方向（実効チャネル長方向）にずれた場
合でも、非被覆領域１２ａ、１３ａの存在により、拡大
被覆部１４の内端縁はソース膜２の内端縁２ａよりはみ
出さない。このため、斜線で示す領域の実効チャネル部
１５ｃの幅寸法はその長さ方向について常に均一である
。したがって、通常のアライメント精度のバラつきが製
造プロセス（チャネル膜１４のパターニング工程）で不
可避的に発生しても、かかる形状のチャネル膜１４であ
れば、そのバラつきが実効チャネル部の長さ及び幅寸法
のバラつきを惹起させることはない。換言すれば、この
チャネル膜１４の形状がアライメント精度のバラつきと
実効チャネル部の形状バラつきとの因果関係を断つ機能
を有する。したがって、アライメント精度のバラつきが
あっても、オン電流容量のバラつきが抑制されたトラン
ジスタが得られる。

第１図（ｂ）の正規の位置又は第２（ａ）、（ｂ）のず
れた位置においても、チャネル膜１４の非被覆領域１２
ａ、１３ａの総面積は常に一定であり、この総露出面積
はソース膜２及びドレイン膜３の被覆面積に比して僅か
であるから、このチャネル膜１４のプラズマエツチング
によるパターニング工程における反応生成物のレジスト
への付着量はきわめて少ない。このレジストに付着した
微量の反応生成物はその後のレジスト除去工程によって
ほぼ完全に一掃される。したがって、ＭＯ３界面が清浄
で特性・品質の向上したトランジスタが得られる。

第３図は本発明の第２実施例に係る薄膜トランジスタの
構造を示す平面図である。

この実施例において第１実施例と異なる点は、チャネル
膜１８の拡大被覆部１２．１３にはその内端縁側に張出
被覆部１２ａ、１３ｂが一体的に連結形成されており、
この張出被覆部１２ｂ、１３ｂはソース膜２及びドレイ
ン膜３の内端縁２ａ、２ｂ側のコーナ部を隠している。

張出被覆部１２ｂ、１３ｂと重合せ部１５ａ、１５ｂと
の間にはスリット状欠損部１２ｃ。

１３ｃが形成されている。このスリット欠損部１２ｃ。

１３ｃの幅寸法は微細加工限界に近い僅小の値に設定す
ることが望ましい。

かかる形状のチャネル膜１５によれば、第４図に示すよ
うに、アライメント精度のバラつきにより矢印方向にず
れた場合でも、第１実施例と同様に、形成されるチャネ
ル反転層の形状・寸法は不変であり、ソース膜２及びド
レイン膜３の露出領域（斜線で示す領域）の総面積も不
変である。スリット欠損部１２ａ、１３ｃの存在により
実効チャネル長方向にチャネル膜１５がずれても、オン
電流容量のバラつきを生じさせない、また張出被覆部１
２ｂ。

１３ｂの存在によりソース膜２及びドレイン膜３の露出
面積を第１実施例の場合に比して減少させることができ
る。

〔発明の効果〕

以上説明したように、本発明はチャネル膜の形状要素と
してソース膜及びドレイン膜の双方を覆う一対の拡大被
覆部とこれらを連結する等幅連結部とを有し、等帽状連
結部のうち重合せ部の長さ分についてソース膜及びドレ
イン膜の内端縁に沿う領域だけ露出させた点に特徴を有
するものであるから、次の効果を奏する。

■　細幅の等帽状連結部と非被覆領域の存在により、ア
ライメント精度のバラつきによっても、形成されるチャ
ネル反転層の形状・寸法が不変となるから、これに起因
するオン電流容量のバラつきを解消できる。換言すれば
、上記形状のチャネル膜がアライメント精度のバラつき
を有効的に吸収すると言える。

■　非被覆領域の存在により、ソース膜及びドレイン膜
は完全には隠されていないが、その露出領域はきわめて
僅かであるから、当該チャネル膜のプラズマエツチング
によるパターニング工程において生じる反応生成物の付
着は僅小であるので、その後のレジスト除去と同時に充
分−掃され得る。

したがって、ＭＯ３界面の汚染を解消することができ、
トランジスタ特性の向上に寄与する。

■　更に、拡大被覆部が重合せ部に対し欠損部をおいた
張出被覆部を有する場合には、欠損部の一部が露出する
だけであるから、上記■の効果が一層顕著なものとなる
。

【図面の簡単な説明】

第１図（ａ）は本発明の第１実施例に係る薄膜トランジ
スタの構造を示す断面図で、第１図（ｂ）は同構造の平
面図である。 第２図（ａ）、（ｂ）は同実施例においてアライメント
精度のバラつきによりチャネル膜がずれた状態を示す平
面図である。 第３図は本発明の第２実施例に係る薄膜トランジスタの
構造を示す平面図である。 第４図は同実施例においてアライメント精度のバラつき
によりチャネル膜がずれた状態を示す平面図である。 第５図（ａ）は従来の薄膜トランジスタの構造を示す断
面図で、第５図（ｂ）は同構造の平面図である。 第６図（ａ）乃至（ｅ）は同従来構造においてチャネル
膜を得るまでのプロセスを説明する断面図である。 第７図（ａ）乃至（Ｃ）は同従来構造におけるチャネル
膜のパターニング工程を改良したプロセスを説明する断
面図である。 第８図（ａ）は同改良プロセスにより得られた薄膜トラ
ンジスタの構造を示す断面図で、第８図（ｂ）は同構造
の平面図である。 第９図は同改良プロセスにより得られた薄膜トランジス
タにおいてアライメント精度のバラつきによりチャネル
膜がずれた状態を示す平面図である。 〔符号の説明〕 工・・・透明絶縁基板、２・・・ソース膜、２ａ、３ａ
・・・内端縁、３・・・ドレイン膜、５・・・シリコン
酸化膜、６・・・ゲート電極、７・・・ソース電極、８
・・・画素電極（ドレイン電極）　、１２．１３・・・
拡大被覆部、１２ａ。 １３ａ・・・非被覆領域、１２ｂ、１３ｂ・・・張出被
覆部、１２ｃ、１３ｃ・・・スリット欠損部、１４．１
８・・・チャネル膜、１５・・・等帽状連結部、１５ａ
、１５ｂ・・・重合せ部、１５ｃ・・・実効チャネル部
。

Claims (2)

【特許請求の範囲】
1. （１）絶縁基板上に相対向する内端縁を平行にして隔設
   された不純物添加の多結晶シリコンたるソース膜及びド
   レイン膜を有する薄膜トランジスタにおいて、 該ソース膜と該ドレイン膜の上に跨がって形成された多
   結晶シリコンのチャネル膜が該内端縁の長さに比して狭
   い等幅状連結部とその両端に一体連結された左右一対の
   拡大被覆部とを有し、該等幅状連結部は該ソース膜及び
   該ドレイン膜に重なり被着する重合せ部とこれら重合せ
   部間に延在する実効チャネル部とから構成され、該拡大
   被覆部は該内端縁について該重合せ部の長さにほぼ相当
   する領域のみを除き夫々該ソース膜又はドレイン膜を隠
   すことを特徴とする薄膜トランジスタ。
2. （２）前記拡大被覆部には前記重合せ部との間に欠損部
   を設けて前記内端縁側のコーナ部を隠す張出被覆部が一
   体連結されていることを特徴とする請求項第１項に記載
   の薄膜トランジスタ。