JPH037967B2 - - Google Patents
Info
- Publication number
- JPH037967B2 JPH037967B2 JP60257472A JP25747285A JPH037967B2 JP H037967 B2 JPH037967 B2 JP H037967B2 JP 60257472 A JP60257472 A JP 60257472A JP 25747285 A JP25747285 A JP 25747285A JP H037967 B2 JPH037967 B2 JP H037967B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- row
- column
- light emitting
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 claims description 19
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 9
- 230000005856 abnormality Effects 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、マトリクス駆動装置に関し、特に、
複数の発光ダイオードで形成されるダイオードマ
トリクス中の各ダイオードの発光状態を駆動制御
するようにしたマトリクス駆動装置に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION (Technical Field of the Invention) The present invention relates to a matrix drive device, and in particular,
The present invention relates to a matrix driving device that drives and controls the light emitting state of each diode in a diode matrix formed of a plurality of light emitting diodes.
（発明の技術的背景とその問題点）
例えば、光学式座標入力装置には発光素子アレ
ーが含まれている。このアレーには複数の発光ダ
イオードがマトリクス状に配置されており、各ダ
イオードは行信号及び列信号が走査にてタイミン
グ的に一致したときに発光されるようになつてい
る。(Technical background of the invention and its problems) For example, an optical coordinate input device includes a light emitting element array. A plurality of light emitting diodes are arranged in a matrix in this array, and each diode emits light when a row signal and a column signal match in timing during scanning.
ところで、行信号及び列信号は矩形状のパルス
信号であるが、仮に当該パルス信号の発生部で異
常が生じて“高”レベルを続行すると、それに応
じた行一列にある発光ダイオードのみが連続的に
発光する。そのため、このダイオードの寿命が短
くなつたり、あるいは連続通電により破損してし
まうこともあるといつた問題点があつた。 By the way, the row signal and column signal are rectangular pulse signals, but if an abnormality occurs in the pulse signal generating part and the "high" level continues, only the light emitting diodes in the corresponding row and column will continue. emits light. As a result, there have been problems in that the life of this diode is shortened or it may be damaged by continuous energization.
（発明の目的）
本発明の目的は、発光ダイオードを指定する信
号状態に異常が生じても特定の発光ダイオードの
通電状態が続行しないようにする発光ダイオード
のマトリクス駆動装置を提供することにある。(Object of the Invention) An object of the present invention is to provide a light emitting diode matrix drive device that prevents a particular light emitting diode from continuing to be energized even if an abnormality occurs in the signal state specifying the light emitting diode.
（発明の概要）
本発明は、異常時には発光ダイオードの存在し
ない位置を指定するように構成して、発光ダイオ
ードの破壊を防止したことを特徴とする。(Summary of the Invention) The present invention is characterized in that the light emitting diode is prevented from being destroyed by being configured to designate a position where no light emitting diode exists in the event of an abnormality.
（発明の実施例）
以下、本発明の実施例を図面を参照して詳細に
説明する。(Embodiments of the Invention) Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図は本発明の一実施例を示す。 The figure shows an embodiment of the invention.
ここで、ダイオードマトリクスはｍ行、ｎ列よ
り構成され、（ｍ×ｎ−１）個の発光ダイオード
が用いられている。即ち、発光ダイオードは、
D11〜D1o，D21〜D2o，D31〜D3o，……Dn1〜Dm
（ｎ−1）として配され、Dmn位置には発光ダイ
オードが配されていない。 Here, the diode matrix is composed of m rows and n columns, and (m×n-1) light emitting diodes are used. That is, the light emitting diode is
D11 ~ D1o , D21 ~ D2o , D31 ~ D3o ,... Dn1 ~Dm
(n- 1 ), and no light emitting diode is placed at the Dmn position.
これらの発光ダイオードＤを駆動制御するため
の信号は、CPU１０を介して供給されるように
なつている。行信号出力端子Ol1〜Olpからは複
数の行制御信号Sl1〜Slpが、又列信号出力端子
Or1〜Orgからは複数の列制御信号Sr1〜Srgがそ
れぞれ出力される。 Signals for driving and controlling these light emitting diodes D are supplied via the CPU 10. A plurality of row control signals Sl 1 to Slp are output from the row signal output terminals Ol 1 to Olp, and column signal output terminals
A plurality of column control signals Sr 1 -Srg are output from Or 1 -Org, respectively.
複数の行制御信号Sl1〜Slpは複数のコンデンサ
Cl1〜Clpを介して行アドレスデコーダ２０の信号
入力端子T1〜Ipに供給されると共に、複数の列
制御信号Sr1〜Srgは複数のコンデンサCr1〜Crg
を介して列アドレスデコーダ３０の信号入力端子
I1〜Igにそれぞれ供給される。行アドレスデコー
ダ２０の入力端子I1〜Ipは抵抗器Rl1〜Rlpを介し
て、又列アドレスデコーダ３０の入力端子I1〜Ig
は抵抗器Rr1〜Rrgを介してそれぞれ接地されて
いる。 Multiple row control signals Sl 1 ~ Slp connect multiple capacitors
The plurality of column control signals Sr1 to Srg are supplied to the signal input terminals T1 to Ip of the row address decoder 20 via the plurality of capacitors Cr1 to Crg.
The signal input terminal of the column address decoder 30 via
Supplied to I 1 to Ig, respectively. The input terminals I 1 -Ip of the row address decoder 20 are connected to the input terminals I 1 -Ig of the column address decoder 30 via resistors Rl 1 -Rlp.
are grounded via resistors Rr 1 to Rrg, respectively.
行アドレスデコーダ２０の信号出力端子O1〜
Omは、ダイオードマトリクスの行側を駆動する
ｍ個のPNPトランジスタQl1〜Qlmのベースに接
続されており、行信号SL1〜SLmを供給するよう
になつている。 Signal output terminal O 1 of row address decoder 20 ~
Om is connected to the bases of m PNP transistors Ql 1 to Qlm that drive the row side of the diode matrix, and supplies row signals SL 1 to SLm.
また、列アドレスデコーダ３０の信号出力端子
O1〜Onは、ダイオードマトリクスの列側を駆動
するｎ個のNPNトランジスタQr1〜Qrnのベース
に接続されており、列信号SR1〜SRnを供給する
ようになつている。 Also, the signal output terminal of the column address decoder 30
O 1 -On are connected to the bases of n NPN transistors Qr 1 -Qrn that drive the column side of the diode matrix, and supply column signals SR 1 -SRn.
トランジスタQl1〜Qlmのエミツタは駆動電圧
（＋Vcc）源に共通接続されており、それぞれの
コレクタは１行の発光ダイオードのアノード側に
共通接続されている。 The emitters of the transistors Ql 1 to Qlm are commonly connected to a drive voltage (+Vcc) source, and their collectors are commonly connected to the anode side of one row of light emitting diodes.
また、トランジスタQr1〜Qrnのエミツタは共
通に接地されており、各コレクタは抵抗器R1〜
Rnのそれぞれを介して、１列の発光ダイオード
のカソード側に共通に接続されている。 In addition, the emitters of transistors Qr 1 to Qrn are commonly grounded, and each collector is connected to a resistor R 1 to
It is commonly connected to the cathode side of one row of light emitting diodes through each of Rn.
そして、行アドレスデコーダ２０は所定の行制
御信号がアドレス信号として入力された場合に
は、信号出力端子Omより行信号SLmを出力し、
又アドレス信号が全く入力されなくなつた場合に
も信号出力端子Omより行信号SLmを出力する。
また、列アドレスデコーダ３０は所定の列制御信
号がアドレス信号として入力された場合には、信
号出力端子Onより列信号SRnを出力し、又アド
レス信号が全く入力されなくなつた場合にも信号
出力Onより列信号SRnを出力する。 When a predetermined row control signal is input as an address signal, the row address decoder 20 outputs a row signal SLm from the signal output terminal Om,
Furthermore, even when no address signal is input at all, the row signal SLm is output from the signal output terminal Om.
Furthermore, when a predetermined column control signal is input as an address signal, the column address decoder 30 outputs a column signal SRn from the signal output terminal On, and also outputs a signal when no address signal is input at all. Outputs column signal SRn from On.
上述した構成の動作を以述べる。 The operation of the above configuration will be described below.
CPU１０は、図示しないパルス発振器から所
定周期のパルスを受信し、それに応じてダイオー
ドマトリクスの所望の行一列にある発光ダイオー
ドを一個毎に連続的に発光させるように、行制御
信号Sl1〜Slp及び列制御信号Sr1〜Srgを出力す
る。この場合、両制御信号Sl1〜SlpびSr1〜Srgは
いずれも矩形波信号である。 The CPU 10 receives pulses with a predetermined period from a pulse oscillator (not shown), and in response, sends row control signals Sl 1 to Slp and pulses so as to cause each light emitting diode in a desired row and column of the diode matrix to emit light continuously. Outputs column control signals Sr 1 to Srg. In this case, both control signals Sl 1 -Slp and Sr 1 -Srg are rectangular wave signals.
いま、一例として、ダイオードD22を発光させ
る場合を考える。このダイオードD22は第２行及
び第２列に位置するものであり、行アドレスが
「２」、列アドレスが「２」とされなければならな
い。 Now, as an example, consider the case where the diode D 22 emits light. This diode D22 is located in the second row and second column, and the row address must be "2" and the column address must be "2".
そこで、CPU１０は行制御信号Sl2を出力する
と共に列制御信号Sr2を出力する。従つて、行ア
ドレスデコーダ２０の信号入力端子「Ip……I2，
I1」には「０……１，０」のアドレス信号が入力
されることになるので、行アドレスデコーダ２０
はこのアドレス信号を「２」とデコードし、信号
出力端子O2より行信号SL2を出力する。また、列
アドレスデコーダ３０の信号入力端子「Ig……
I2，I1」には「０……１，０」のアドレス信号が
入力されることになるので、列アドレスデコーダ
３０はこのアドレス信号を「２」とデコードし、
信号出力端子O2より列信号SR2を出力する。 Therefore, the CPU 10 outputs the row control signal Sl 2 and also outputs the column control signal Sr 2 . Therefore, the signal input terminals of the row address decoder 20 "Ip...I 2 ,
Since the address signal "0...1,0" will be input to " I1 ", the row address decoder 20
decodes this address signal as "2" and outputs the row signal SL 2 from the signal output terminal O 2 . In addition, the signal input terminal “Ig...” of the column address decoder 30
Since an address signal of "0...1,0" will be input to "I 2 , I 1 ", the column address decoder 30 decodes this address signal as "2",
Column signal SR 2 is output from signal output terminal O 2 .
ところで、行アドレスデコーダ２０の信号出力
端子O1……Omへ非走査時には“Ｈ”に保持され
ており、上述した第２行の行信号SL2は“Ｌ”信
号として出力される。従つて、第２行の駆動トラ
ンジスタQl2はそのベース電圧が“Ｌ”に変化す
る。一方、列アドレスデコーダ３０の信号出力端
子O1〜Onは非走査時には“Ｌ”に保持されてお
り、上述した第２列の列信号SR2は“Ｈ”信号と
して出力される。従つて、第２列の駆動トランジ
スタQr2はそのベース電圧が“Ｈ”に変化する。
よつて、正電圧源＋Vcc→トランジスタQl2のエ
ミツタ・コレクタ→ダイオードＤ→抵抗器R2→
トランジスタQr2のコレクタ・エミツタ→接地の
閉回路が形成されることになり、両トランジスタ
Ql2及びQr2がオンとなつて、ダイオードD22のみ
が通電して発光する。 By the way, the signal output terminals O 1 . Therefore, the base voltage of the second row drive transistor Ql2 changes to "L". On the other hand, the signal output terminals O 1 to On of the column address decoder 30 are held at "L" during non-scanning, and the column signal SR 2 of the second column mentioned above is output as an "H" signal. Therefore, the base voltage of the second column drive transistor Qr2 changes to "H".
Therefore, positive voltage source + Vcc → emitter-collector of transistor Ql 2 → diode D → resistor R 2 →
A closed circuit is formed from the collector and emitter of transistor Qr 2 to ground, and both transistors
Ql 2 and Qr 2 are turned on, and only diode D 22 is energized and emits light.
以上がダイオードD22の発光を行う場合の制御
動作である。他のマトリクスダイオードを発光さ
せる場合も、CPU１０から出力される行制御信
号Sl1〜Slp及び列制御信号Sr1〜Srgの信号状態に
よつてそれぞれ制御される。 The above is the control operation when the diode D22 emits light. When the other matrix diodes are caused to emit light, they are controlled by the signal states of the row control signals Sl 1 -Slp and column control signals Sr 1 -Srg output from the CPU 10, respectively.
ところで、パルス発振器やCPU１０に異常が
生じると、例えば、行信号Sl2及び列信号Sr2が
“Ｌ”又は“Ｈ”に固定される。従つて、コンデ
ンサCl2及びCr2がなければ、行アドレスデコーダ
２０及び列アドレスデコーダ３０は上述の異常状
態に保持される。よつて、第２行のトランジスタ
Ql2及び第２列のトランジスタQr2が導通状態を
保持するので、ダイオードD22が連続的に発光す
る。 By the way, if an abnormality occurs in the pulse oscillator or the CPU 10, the row signal Sl 2 and column signal Sr 2 are fixed to "L" or "H", for example. Therefore, without capacitors Cl 2 and Cr 2 , row address decoder 20 and column address decoder 30 would be held in the abnormal state described above. Therefore, the second row of transistors
Since Ql 2 and the second column transistor Qr 2 remain conductive, the diode D 22 emits light continuously.
しかるに、本実施例では、それぞれコンデンサ
を介して行制御信号Sl1〜Slp及び列制御信号Sr1
〜Srgを両デコーダ２０及び３０に供給するよう
にしている。従つて、上述の異常状態の場合に
は、両コンデンサCl2及びCr2により行信号Sl2と
列信号Sr2の出力は阻止される。即ち、両デコー
ダ２０及び３０の両信号入力端子I2に印加される
両電圧は、抵抗器Rl2とコンデンサCl2との時定数
及び抵抗器Rr2とコンデンサCr2との時定数によ
つて変化する。そして、これらの時定数に応じ
て、行制御信号Rl2及び列制御信号Rr2は“Ｈ”
から“Ｌ”へとなだらかに変化する。従つて、行
アドレスデコーダ２０及び列アドレスデコーダ３
０にはアドレス信号が全く入力されなくなる。よ
つて、行アドレスデコーダ２０の信号出力端子
Omからは行信号SLmが、又列アドレスデコーダ
３０の信号端子Omからは列信号SRnがそれぞれ
出力されるので、駆動トランジスタQlm及びQrn
がオンする。この結果、異常時には必ずダイオー
ドマトリクスのDmn位置が走査されることにな
るが、この位置には発光ダイオードが配されてい
ないので、発光ダイオードの破壊を確実に防止す
ることができる。 However, in this embodiment, the row control signals Sl 1 to Slp and the column control signals Sr 1 are transmitted via capacitors, respectively.
~Srg is supplied to both decoders 20 and 30. Therefore, in the case of the above-mentioned abnormal condition, both capacitors Cl 2 and Cr 2 prevent the row signal Sl 2 and column signal Sr 2 from being output. That is, the voltages applied to both signal input terminals I 2 of both decoders 20 and 30 are determined by the time constants of resistor Rl 2 and capacitor Cl 2 and the time constants of resistor Rr 2 and capacitor Cr 2 . Change. Then, according to these time constants, the row control signal Rl 2 and the column control signal Rr 2 are set to “H”.
It changes smoothly from "L" to "L". Therefore, row address decoder 20 and column address decoder 3
At 0, no address signal is input at all. Therefore, the signal output terminal of the row address decoder 20
Since the row signal SLm is output from Om and the column signal SRn is output from the signal terminal Om of the column address decoder 30, the drive transistors Qlm and Qrn
turns on. As a result, the Dmn position of the diode matrix is always scanned in the event of an abnormality, but since no light emitting diode is placed at this position, destruction of the light emitting diode can be reliably prevented.
尚、行制御信号Sl1〜Slp及び列制御信号Sr1〜
Srgを容量素子を介して両アドレスデコーダ２０
及び３０に供給するのに限らず、単安定マルチバ
イブレータに置換してもよい。つまり、両制御信
号の立上りに対して所定幅のパルス信号が両デコ
ーダ２０及び３０の両入力端子I1〜Ip及びI1〜Ig
に印加される。この場合、制御信号のいずれかが
出力状態を維持するようになつても、１個のパル
スが発光された後は何ら影響されることはないの
で、発光ダイオードを有しないDmn位置を同様
に連続的に走査することが可能である。 Note that the row control signals Sl 1 to Slp and the column control signals Sr 1 to
Srg to both address decoders 20 through a capacitive element
The supply is not limited to supplying the oscillator and 30, and may be replaced with a monostable multivibrator. In other words, a pulse signal of a predetermined width is sent to both input terminals I 1 -Ip and I 1 -Ig of both decoders 20 and 30 in response to the rise of both control signals.
is applied to In this case, even if any of the control signals maintains the output state, it will not be affected after one pulse is emitted, so Dmn positions that do not have a light emitting diode will be continuously connected in the same way. It is possible to scan the
上記実施例において、行及び列制御信号が変化
しないような異常状態となつた場合に、ダイオー
ドマトリクスにはない行−列を設け、これら行−
列を両デコーダ２０，３０にて指定するようにし
てもよい。 In the above embodiment, when an abnormal state occurs in which the row and column control signals do not change, rows and columns that are not present in the diode matrix are provided, and these rows and columns are
The columns may be designated by both decoders 20 and 30.
（発明の効果）
本発明によれば、行及び列を制御する信号が異
常となつた場合に、発光ダイオードの存在しない
位置を自動的に指定するようにしたことで、特定
の発光ダイオードが連続的に発光するのを防止す
ることができる。従つて、ダイオードを破損した
り寿命を短くすることのなマトリクス駆動装置を
提供することができる。(Effects of the Invention) According to the present invention, when a signal controlling a row or a column becomes abnormal, a position where a light emitting diode does not exist is automatically specified. It is possible to prevent the light from emitting light. Therefore, it is possible to provide a matrix drive device that does not damage the diodes or shorten their lifespan.
図は本発明の一実施例に係るマトリクス駆動装
置の構成を示す結線図である。
１０……CPU、２０，３０……アドレスデコ
ーダ、Cl1〜Clp……コンデンサ、Cr1〜Crg……
コンデンサ、Ql1〜Qlm……トランジスタ、Qr1〜
Qrn……トランジスタ、D11〜Dmn……発光ダイ
オード、Sl1〜Slp……行制御信号、Sr1〜Srg……
列制御信号。
The figure is a wiring diagram showing the configuration of a matrix drive device according to an embodiment of the present invention. 10...CPU, 20, 30...Address decoder, Cl1 ~Clp...Capacitor, Cr1 ~Crg...
Capacitor, Ql 1 ~ Qlm... Transistor, Qr 1 ~
Qrn……Transistor, D11 ~Dmn……Light emitting diode, Sl1 ~ Slp……Row control signal, Sr1 ~Srg……
Column control signal.
Claims (1)
リクスと、複数の行信号及び列信号を供給する信
号供給手段と、前記行信号及び列信号で指定され
るマトリクス中の発光ダイオードを駆動する駆動
手段と、前記行信号及び列信号が変化しなくなる
と前記発光ダイオードの存在しない位置を指定す
るように前記駆動手段を制御する駆動制御手段と
を含むことを特徴とするマトリクス駆動装置。 ２ 前記駆動制御手段は、前記行信号及び列信号
を容量性結合手段にて前記駆動手段に供給する構
成を有することを特徴とする特許請求の範囲第１
項に記載のマトリクス駆動装置。 ３ 前記駆動制御手段は、前記行信号及び列信号
のそれぞれによつて作動される単安定マルチバイ
ブレータ回路で成ることを特徴とする特許請求の
範囲第１項に記載のマトリクス駆動装置。[Claims] 1. A diode matrix comprising a plurality of light emitting diodes, a signal supply means for supplying a plurality of row signals and column signals, and driving the light emitting diodes in the matrix specified by the row signals and column signals. A matrix driving device comprising: a driving means; and a driving control means for controlling the driving means so as to designate a position where the light emitting diode does not exist when the row signal and the column signal stop changing. 2. Claim 1, wherein the drive control means is configured to supply the row signal and column signal to the drive means by capacitive coupling means.
The matrix drive device described in . 3. The matrix drive device according to claim 1, wherein the drive control means comprises a monostable multivibrator circuit operated by each of the row signal and column signal.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60257472A JPS62117027A (en) | 1985-11-15 | 1985-11-15 | Matrix driver |
| US06/931,668 US4772886A (en) | 1985-11-15 | 1986-11-17 | Matrix driver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60257472A JPS62117027A (en) | 1985-11-15 | 1985-11-15 | Matrix driver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62117027A JPS62117027A (en) | 1987-05-28 |
| JPH037967B2 true JPH037967B2 (en) | 1991-02-04 |
Family
ID=17306781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60257472A Granted JPS62117027A (en) | 1985-11-15 | 1985-11-15 | Matrix driver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62117027A (en) |
-
1985
- 1985-11-15 JP JP60257472A patent/JPS62117027A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62117027A (en) | 1987-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4772886A (en) | Matrix driver | |
| EP1507251B1 (en) | Charge/discharge control circuit for passive matrix device | |
| JP5608394B2 (en) | Liquid crystal display | |
| US11138934B2 (en) | Display device | |
| US5608339A (en) | Device for driving a LED display | |
| JPH037967B2 (en) | ||
| US11087684B1 (en) | Pixel driver and pixel driving method | |
| JPH10126007A (en) | Two-dimensional semiconductor laser array light emitting device and its driving method | |
| US6703790B2 (en) | Method for driving a self-scanning light-emitting array | |
| JP2015514330A (en) | Individual control of an array of radiating elements | |
| US10977985B2 (en) | Display device and driving method thereof having device damage compensation function | |
| JP2602932Y2 (en) | LED drive circuit | |
| JPS62118420A (en) | Matrix driving device | |
| CN1266442C (en) | Back light circuit of LCD in electric refrigerator | |
| US11727865B1 (en) | Light-emitting diode driver and display apparatus using the same | |
| KR102854040B1 (en) | Display Device And Overcurrent Detection Method Of The Same | |
| JP2634821B2 (en) | Print head | |
| JPS59104956A (en) | Failure detecting apparatus in wire drive circuit of dot printer | |
| JP2615890B2 (en) | Input device for control equipment | |
| JPH0671938A (en) | Image forming device | |
| JPH0132372Y2 (en) | ||
| KR200168248Y1 (en) | Led display with eeprom | |
| JPH07101333B2 (en) | Information display device | |
| JPH0221829Y2 (en) | ||
| JPH0427011Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |