JPH0380376A - 認識処理方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパターンを認識するための装置における認識処
理方法およびその方法を実行する装置に関する。

〔概　要〕

本発明は、認識すべきパターンを参照パターンと比較す
る認識処理方法および装置において、参照パターンによ
りアドレス指定された領域に論理「１」を記憶しておき
、認識すべきパターンによりアドレス指定された領域か
ら読み出した値がすべてあるいは相当程度のものが論理
「１」となるか否かによりパターンの一致または不一致
を判定することにより、 少ないメモリ量で高速にパターンの一致または不一致を
求めるものである。

〔従来の技術〕

機械を用いたシステムでは、例えば、視覚的または聴覚
的なパターンを人間が知覚できるように、または人間が
知覚できないもののそれを有用な情報として表現できる
ように、パターンを認識できることが重要な課題となっ
ている。

パターン認識が要求される機械として、例えば現金支払
い機がある。この機械は、提示されたカードを正当使用
者のものである認識別する必要がある。パターン認識を
行う必要のある他の形態の機械としては、安全な領域へ
の移動を制御するためのものがある。

機械を用いてパターン認識を行うシステムは、通常の動
作として、最初に、その機械が認識する必要のあるパタ
ーンを表現するデータをその機械に蓄積させることによ
り、その機械に「教え込む（ｔｅａｃｈ）　Ｊ。その後
に、その蓄積されたデータを考慮の対象となるパターン
を表す入力データと比較し、そのパターンと「考えた（
ｔａｕｇｈｔ）　Ｊパターンとの差異を測定する。機械
が出力するデータは通常はディジタル形式であり、機械
が「考えていた」ときのデータが、機械内のディジタル
・データ・メモリ内に蓄えられる。

〔発明が解決しようとする課題〕

このようなパターン認識を行う機械では、機械が「考え
ている」間に機械内の蓄えられているデータ編成する方
法と、機械の測定時すなわち認識処理時に蓄えられたデ
ータを入力データと比較する方法とが、機械測定の質お
よびその測定を行うための時間に大きく影響する。

本発明は、これまで知られていない認識処理方法を提供
し、さらに、それを実行する装置を提供することを目的
とする。

〔課題を解決するための手段〕

本発明の認識処理方法は、参照パターンの特徴を表す値
を記憶手段に蓄える学習ステップと、認識すべきパター
ンの特徴を表す値が参照パターンの特徴を表す値に一致
するか否かを判断する識別ステップとを含む認識処理方
法において、学習ステップは、参照パターンの特徴を表
す値により記憶手段の複数のアドレスを指定し、その指
定されたアドレスには第一の論理値、それ以外のアドレ
スには前記第一の論理値とは異なる第二の論理値をそれ
ぞれ書き込むステップを含み、識別ステップは、認識す
べきパターンの特徴を表す値により記憶手段の複数のア
ドレスを指定してその記憶内容を読み出すステップと、
読み出された値がすべてあるいは相当程度のものが第一
の論理値であるか否かを判断するステップとを含むこと
を特徴とする。

判断するステップは、記憶手段から読み出された値がす
べて第一の論理値であるときには、認識すべきパターン
が参照パターンと一致していることを示す所定の値、例
えば二値信号の一方の値を生成することが望ましい。

第一の論理値は論理「１」であることが望ましく、判断
するステップで生成される所定の値もまた論理「１」で
あることが望ましい。ただし、第一の論理値と所定の値
との一方または双方について、論理「０」を用いること
も可能である。

第一の論理値は論理「１」であり、判断するステップで
は、論理積回路により構成された回路網により、記憶手
段から読み出された値の論理積演算を段階的に行うこと
が望ましい。

論理積回路の回路網と同じ機能を他の構成で実現するこ
ともできる。すなわち、論理演算を実行する論理素子と
、この論理素子の連続する入力値および出力値をグルー
プ分けおよび循環を制御する計数器と、この計数器にグ
ループ分けの大さおよび循環の回数を初期設定する手段
とを含む回路構成を用いて論理演算を行うこともできる
。

判断するステップは、記憶手段から読み出された値のう
ち第一の論理値に一致するものの総数を求めるステップ
を含むことができる。

例えば記憶手段が第一の論理値を１０００個記憶してい
るとする。このとき、第一の論理値が１０００回にわた
り読み出されて論理積回路の回路網に供給された場合に
は、パターンが同一であることを示す信号を出力する。

１０００回ではなく９９９回しか第一の論理値が得られ
ないときには、その値により二つのパターンがどの程度
似ているかの判断基準とする。

本発明の認識処理方法では、参照パターンの特徴を表す
値を組分けして記憶手段に供給することができる。これ
は、データの符号化と等価であり、疑似ランダム符号化
、線形符号化またはオーダード符号化（ｏｒｄｅｒｅｄ
　ｅｎｃｏｄｉｎｇ）　　と同等の方法を用いる。

論理積演算を段階的に行うとき、それぞれの段階におい
て第一の論理値に一致するものの総数を求めるステップ
を含むことができる。求められた総数の肢体は、測定結
果を示す信号として出力される。

参照パターンの特徴を表す値は符号化されて記憶手段に
供給され、この符号化のアルゴリズムは参照パターン毎
に異なるものとすることができる。

参照パターンとして人間の顔に関する情報を用いること
ができる。

また、参照パターンとして、人間の顔以外の生物学的お
よびまたは物理的な、その人に独特でその人を識別でき
る特徴を用いることもできる。

人間を識別する特徴を判別する方法、すなわち生物測定
学的に判別する方法は、例えば顔、声、手、掌、指紋な
どの特徴を測定により確かめる方法を含む。得られたデ
ータは、容易に持ち運び可能な形態のものに記憶される
。

生物測定学的な判別は、例えば光、音響、嗅覚、圧力、
電磁気などのセンサを用いることにより行うことができ
る。

本発明は、人間を生物測定学的に測定して得られたパタ
ーンを機械読み取り可能な可搬形記憶手段に記憶してお
き、この可搬形記憶手段に記憶されたパターン認識別す
べき人間を生物測定学的に測定して求めたパターンとを
比較して一致または不一致を判別するものに利用できる
。

認識処理を実行する装置には、パターンを生成するため
に精密な生物測定学的判定を行うことと矛盾しない認識
技術を用いることが必要である。

本発明の認識処理装置は、参照パターンを記憶してその
参照パターンと認識すべきパターンとを比較する認識処
理装置において、複数の記憶領域が設けられデータ記憶
手段と、参照パターンまたは認識すべきパターンの特徴
を表す値を入力値とし、この入力値により複数の値を生
成して前記複数の記憶領域のそれぞれのアドレスを指定
する人力手段と、前記複数の記憶領域からの出力が供給
され、そのすべてあるいは相当程度の数の出力が第一の
論理値を出力したときに所定の値を出力する論理回路網
と、前記複数の記憶領域のそれぞれの書き込みおよび読
み出しを制御する書き込み・読み出し制御手段とを備え
、前記書き込み・読み出し制御手段は、参照パターンの
特徴を表す値から生成した複数の値により前記複数の記
憶領域のそれぞれに対して一つのアドレスを供給し、そ
のアドレスには第一の論理値、それ以外のアドレスには
この第一の論理値とは異なる第二の論理値を記憶させる
書き込み手段と、認識すべきパターンの特徴を表す値か
ら生成した複数の値により前記複数の記憶領域のそれぞ
れ一つのアドレスからその記憶内容を読み出す読み出し
手段とを含むことを特徴とする。

論理回路網は多段接続された論理積回路を含み、この論
理積回路は、その数が前記多段接続の段数が進むにつれ
て直前の段の半分の値となるように接続されていること
が望ましい。

これどは別に、論理回路網は、論理演算を実行する論理
素子と、この論理素子の連続する入力値および出力値を
グループ分けおよび＠環を制御する計数器と、この計数
器にグループ分けの大さおよび循環の回数を初期設定す
る手段とを含むこともできる。

複数の記憶領域から読み出された値のうち前記第一の論
理値に一致するものの総数を求める総和加算手段を備え
ることができる。

この総和加算手段に加えて、論理回路網の各段における
論理積回路の出力のうち前記第一の論理値に一致するも
のの総数を求める別の総和加算手段をさらに備えること
ができる。

複数の記憶領域はさらにそれぞれ複数の領域に分けられ
、それぞれ別の参照パターンに対するデータを記憶する
構成とすることもできる。このとき、入力手段は、入力
値を符号化して記憶手段に供給する手段と、この符号化
のアルゴリズムを参照パターン毎に変える手段とを含む
ことができる。

本発明の認識処理装置は、人間を生物測定学的に測定し
て得られたパターンを機械読み取り可能な可搬形記憶手
段に記憶する手段と、この可搬形記憶手段に記憶された
パターン認識別すべき人間を生物測定学的に測定して求
めたパターンとを比較して一致または不一致を判別する
手段とを備えた識別装置として利用できる。

本発明の認識処理装置はまた、生物測定学的な測定を行
う手段と、この手段の出力を符号化する手段と、符号化
されたデータを機械読み取り可能な可搬形記憶手段に供
給する手段とを備えることにより、機械読み取り可能な
可搬形データ記憶手段の製造に利用することもできる。

この可搬形データ記憶手段は、一つのメモリと、生物測
定学的判定を蓄える対話処理手段とを備えるものである
。データの記憶は電気的な方法によってもよく、光学的
な方法によってもよい。

可搬形データ記憶手段は、−人の人間の符号化された値
を記憶し、本発明の認識処理装置と共に使用することに
より、人間の特徴を記憶しているデータベースにアクセ
スする必要がなくなる。

可搬形データ記憶手段は、容易に持ち歩くことが可能で
、耐久性のあるもの、例えばカードであることが望まし
い。

〔作　用〕

参照パターンによりアドレス指定された領域に第一の論
理値、例えば論理「１」を記憶しておき、認識すべきパ
ターンによりアドレス指定された領域から読み出した値
がすべて論理「１」となるか否かにより、パターンの一
致または不一致を判定する。

この判定方法は、認識に必要な情報量が少なくて済み、
例えば、提示されたカードからすべての情報を取り出す
ことができる。また、使用者の詳細情報を記憶している
データベースに接続する必要はない。したがって、応答
時間が速くなり、装置の設置がかなり柔軟になる。

〔実施例〕

第１図は本発明第一実施例の認識処理装置を示すブロッ
ク構成図である。

この装置は、接続ネットワーク２、複数の記憶部３−１
〜３−１６、論理積回路４−１〜４−８．５−１〜５−
４．６−１〜６−２および７、および総和加算回路８〜
１２を備える。

接続ネットワーク２はｎ個の入カポ−）　１−１〜１−
ｎと、多数の出力ポートとを備える。接続ネットワーク
２の出力ポートは、グループ毎に、それぞれ記憶部３−
１〜３−１６の一つに接続される。記憶部３−１〜３−
１６のうちの最初の対、すなわち記憶部３−１．３−２
は、その出力ポートがそれぞれ論理積回路４−１の入力
ポートに接続される。第二の対の記憶部３−３．３−４
の各出力ポートは、それぞれ論理積回路４−２の入力ポ
ートに接続される。以下同様にして、最後の対の記憶部
３−１５．３−１６の各出力ポートは、それぞれ論理積
回路４−８の入力ポートに接続される。論理積回路４−
１．４−２の各出力ポートは、それぞれ論理積回路５−
１の入力ポートに接続される。論理積回路４−３．４−
４の各出力ポートは、それぞれ論理積回路５−２の入力
ポートに接続される。以下同様にして、論理積回路４−
７．４−８の各出力ポートが、それぞれ論理積回路５−
４の入力ポートに接続される。論理積回路のネットワー
クはさらに続き、論理積回路５−１．５−２の各出力ポ
ートがそれぞれ論理積回路６−１の入力ポートに接続さ
れ、論理積回路５−３．５−４の各出力ポートがそれぞ
れ論理積回路６−２の入力ポートに接続される。論理積
回路６−１．６−２の各出力ポートはそれぞれ論理積回
路７の入力ポートに接続され、これにより論理積回路の
ネットワークが終端される。

記憶部３−１〜３−１６および論理積回路４−１〜４−
８．５−１〜５−４．６−１．６−２および７の相互接
続方法から明らかなように、記憶部３−１〜３−１６は
論理積回路４−１〜４−８の二倍設けられ、論理積回路
４−１〜４−８は論理積回路５−１〜５−４の二倍設け
られ、以下同様にして、−個の論理積回路すなわち論理
積回路７により、論理ネットワークが最終的に終端され
る。

記憶部３−１　と接続ネットワーク２との間の接続は、
接続ネットワーク２から論理積回路３−１にＮ本の接続
線が設けられ、論理積回路３−１内に２Ｎ個の記憶アド
レスが設けられる。接続ネットワーク２から論理積回路
３−１へのＮ本の接続線は、アドレス指定によりデータ
蓄積が可能な記憶部３−１のアドレス線として用いられ
る。さらに、各記憶部３−２〜３−１６と接続ネットワ
ーク２との間がそれぞれＮ本の接続線により接続され、
それぞれのＮ本の接続線をアドレス線として用いること
により、記憶部３−２〜３−１６をアドレス指定する。

総和加算回路８は、記憶部３−１〜３−１６の各出力ポ
ートに接続され、記憶部３−１〜３−１６の出力のうち
論理「１」のものの総数を表す信号を出力する。

総和加算回路９は、論理積回路４−１〜４−８に接続さ
れ、論理積回路４−１〜４−８の生成した信号のうち論
理「１」のものの総数を表す信号を出力する。

総和加算回路工０は、論理積回路５−１〜５−４の各出
力ポートに接続され、論理積回路５−１〜５−４の生成
した信号のうち論理「１」のものの総数を表す信号を出
力する。総和加算回路１１は、論理積回路６−１．６−
２の各出力ポートに接続され、論理積回路６−１．６−
２の生成した信号のうち論理ｒｌ」のものの総数を表す
信号を出力する。

総和加算回路１２は、論理積回路７の出力ポートに接続
さ、論理積回路７が論理「１」の信号を生成したか否か
を示す信号を出力する。

この装置の認識処理は、「学習」モードと、測定モード
とにより行われる。

「学習」モードで使用するときには、接続ネットワーク
２の入力ポート１−１〜ｌ−ｎに、あるパターンを示す
二値符号化データを供給する。接続ネットワーク２は、
この二値データを受は取り、これを再配列して、記憶部
３−１〜３−１６にそれぞれ接続された各出力ボート群
に対し、二値Ｎ桁を一組とする信号を供給する。二値Ｎ
桁の各信号は、それぞれ記憶部３−１〜３−１６のアド
レス信号として用いられる。記憶部３−１〜３−１６に
はまた、アドレス信号と共に、「書き込み」信号と論理
「１」の信号とが入力される。この結果、記憶部３−１
〜３−１６にはそれぞれ、一つのアドレスにだけ論理「
ｌ」が書き込まれる。したがって、パターンを表す入カ
ニ値データが、記憶部３−１〜３−１６に保持された論
理「１」の組に変換される。各々の記憶部３−１〜３−
１６には、その一つのアドレスに、それぞれ−個の論理
「１」が蓄えられる。この論理「ｌ」を蓄えているアド
レスは入力データに対応しており、その入力データによ
り、特定の記憶部のアドレス指定を制御できる。「学習
」処理は、すべての記憶部３−１〜３−１６が二値入力
データによりアドレス指定され、それぞれ書き込みが完
了することにより終了する。すべてのアドレスに論理「
０」が保持されることはない。

測定処理時には、記憶部３−１〜３−１６には「書き込
み」信号は供給されず、その代わりに、蓄えられたデー
タが記憶部３−１〜３−１６から読み出される。

測定処理時には、あるパターンを示す二値データが接続
ネットワーク２の入力ポート１−１〜ｌ−ｎに供給され
る。、このとき入力されるパターンは、その装置で「学
習した」パターンと同じものでもよい。二値データは、
接続ネットワーク２によりＮ桁のグループに変換され、
そのＮ桁のグループがそれぞれ記憶部３−１〜３−１６
の一つに供給され、各々の記憶部３−１〜３−１６が読
み出される。記憶部３−１〜３−１６から読み出された
データ信号は、論理積回路４−１〜４−８に供給される
。論理積回路４−１〜４−８は、記憶部３−１〜３−１
６の出力データ信号に対して二つずつ論理積演算を行い
、得られた論理信号を次の段に供給する。論理積回路４
−１〜４−８．５−１〜５−４．６−１．６−２および
７からなる論理ネットワークは、連続的に一対の論理積
演算を求めることにより、各段の論理積回路数がその段
数にしたがって半数となり、最終段の論理積回路すなわ
ち論理積回路７から、−個の信号を出力する。

論理ネットワークによりデータ信号が処理されていると
き、記憶部３−１〜３−１６から読み出されたデータ信
号は、第一の総和加算回路８に供給される。総和加算回
路８は、記憶部３−１〜３−１６の出力した信号のうち
論理「１」の信号の総数を求め、出カポ−）　１３−１
に出力する。また、第二の総和加算回路９は、論理積回
路４−１〜４−８の出力したデータ信号を入力とし、そ
の信号のうち論理「１」の信号の総数を求めて、出カポ
−）　１３−２に出力する。第三の総和加算回路１０は
、論理積回路５−１〜５−４の出力ポートに接続され、
その出力データ信号から論理「１」の信号の総数を求め
て、出カポ−）１３−３に出力する。第四の総和加算回
路１１は、論理積回路６−１．６−２の出力信号から論
理「１」の信号の総数を求め、第五の総和加算回路１２
は論理積回路７における論理「１」の信号の総数を求め
る。

論理積回路７および総和加算回路１２は、処理パターン
がそのシステムで「学習した」パターンと同じか否かを
示す「一致／不一致（ｙｅｓ／ｎｏ）　Ｊ信号を生成す
る。「一致」信号は、処理パターンに対して、記憶部３
−１〜３−１６のすべてが論理「１」の信号を出力した
ときだけ生成される。

論理積回路７および総和加算回路１２が処理パターンを
「認識した」か否かを表す信号を出力することに加えて
、総和加算回路８〜１１は、システムが「学習した」パ
ターンと処理パターンとに対する加算結果を出力する。

この加算結果については、さらに測定装置を設けて比較
することができる。

すなわち、シテスムが「学習した」パターンに対する加
算結果が得られるなら、記憶部３−１〜３−１６のすべ
てが論理「１」の信号を出力し、論理ネットワークの出
力が論理「１」となる。したがって、記憶部の個数をＲ
個とすると、総和加算回路８は総和Ｒを出力し、総和加
算回路９は総和Ｒ／２を出力し、総和加算回路１０はＲ
／４を出力し、以下同様にして、全総和の結果が、グラ
フ上で傾斜を一１／２　、初期値をＲとする直線で表さ
れる。処理パターンの総和結果は、その処理パターンが
システムの「学習」したパターンに似ているか否かを評
価するため、完全な総和プロファイルと比較される。

さらにこの装置は、認識する必要のあるパターンから複
数の標本を取り出し、その標本のシーケンス１こより「
学習」することもできる。その場合には、−組の標本内
で予測される変形を含むデータを記憶部３−１〜３−１
６に蓄え、システムにその標本を教えていないパターン
についてもそれが正しいパターンであるときには正しい
と認識し、排除すべきパターンについては排除できるよ
うにする。

この実施例で説明した認識処理装置は、５層構造の論理
ネットワークを備えている。すなわち、５個の総和加算
を行っている。しかし、実用的には、数十または数百の
「層」を設けることが望ましい。これにより、優れた特
性の総和加算「プロファイル」が得られる。

認識処理およびこの処理を実行する装置は、（１）アド
レス指定可能なメモリ素子に適した前方「アドレス指定
および書き込み」システムであるため、トレーニング処
理が単純である、（２）多数の信号を用いるため雑音に
より生じる論理誤りが目立たなくなるので、雑音耐性が
高い、（３）　　（２）と同じ理由により、メモリ要素
の誤りに対して許容性がある、 （４）論理積演算および算術加算と共に、単純な「アド
レス指定と書き込み」および「アドレス指定と読み出し
」を使用しているので、高速動作が可能である、 （５）選択性が記憶部で使用するアドレス数と論理ネッ
トワークの「層」数とに依存し、多量のメモリおよび論
理容量を使用したとしても比較的安価なので、高選択性
が可能である、 （６）入力データの組がそれぞれ一つのメモリアドレス
に変換されるので、メモリ量が比較的少ない などの特徴がある。特に（６）の特徴を利用すると、そ
れほど大量のメモリを使用しなくても、複数のパラメー
タ、例えばグレイ・スケール、色、時間的なデータその
他の二値形式のデータを入力信号として使用することも
できる。

第２図は本発明第二実施例の認識処理装置を示すブロッ
ク構成図である。

この装置は、システム制御部１００、制御論理部１０１
、アレイ・マツピング生成部１０２、アドレス・デコー
ダ１０３．１０４　、データ記憶部１０５、シフト・ラ
ッチ論理部１０６、アドレス・カウンタ１０７．１０８
、メモリ部１０９、多層ネットワーク１１０およびしき
い値比較部１１１を備える。

認識処理の対象物から得られたデータは、データ記憶部
１０５に供給され、システム制御部１００、アレイ・マ
ツピング生成部１０２およびアドレス・デコーダ１０３
．１０４の制御により読み出される。

データ記憶部１０５から読み出されたデータは、シフト
・ラッチ論理部１０６を介して、アドレス順にメモリ部
１０９に入力される。メモリ部１０９は参照データを保
持し、アドレス指定されたセルが論理「１」を保持して
いるときだけ論理「１」を出力する。これ以外のときに
は論理「０」を出力する。

本実施例のメモリ部１０９は、第１図に示した第一実施
例における記憶部３−１〜３−１６に相当する。

記憶部３−１１〜３−１６に相当する領域の指定は、ア
ドレス・カウンタ１０８により行われる。また、各領域
のアドレスはＮ本（この実施例ではＮ＝４）の信号線で
供給されるが、その他に、アドレス・カウンタ１０７に
よるアドレス指定を行い、メモリ部１０９を層状に使用
してＮの値を疑似的に大きくしている。

メモリ部１０９の出力情報は１ビツトデータの情報であ
り、第一実施例で説明した論理積および総和加算の処理
対象となる。論理積処理は、この実施例の場合、システ
ム制御部１００の制御により、計数器、ラッチ回路およ
び論理素子を用いて行われる。すなわち、１ビツトデー
タをメモリ部１０９から受は取り、二つの１ビツトデー
タを組み合わせて論理積処理を実行し、それぞれの結果
を蓄え、これを必要な回数繰り返して全データを処理す
る。

繰り返し回数については計数器で数える。

第３図は多層ネットワーク１１０の詳細を示すブロック
構成図である。

多層ネットワーク１１０は、応答計数器１１０１、トラ
ッキング計数器１１０２、比較論理部１１０３、バッフ
ァ・ラッチ回路１１０４、応答計数器１１０５、強度規
格化シフトレジスタ１１０６および識別応答ラッチ回路
１１０７を備える。

第、４図は第二実施例の動作を示す。

この装置は、最初に初期化ステップＳ１を実行し、計数
器をすべて初期化（アドレス・カウンタ１０７をクリア
、アドレス・カウンタ１０８に所望のアドレス設定、応
答計数器１１０１をクリア、トラッキング計数器１１０
２をリセット、応答計数器１１０５をクリア〉シ、バッ
ファ・ラッチ回路１１０４にメモリ部１０９の層数ｒＱ
Ｊをロードする。この後、ステップＳ２において、デー
タ記憶部１０５に、この装置が学習または分類しようと
するデータをロードする。次に、ステップＳ３ないしＳ
９で、データ記憶部１０５から１ビツトデータを引き出
す。各ビットは、デー夕記憶部１０５にそれぞれＮビッ
トのアドレスをメカすることにより出力される。ステッ
プＳＩＯで（＝装置が学習すると、得られたデータをア
ドレスとして、メモリ部１０９に論理「１」を一つ書き
込ｔステップＳＩＯにおいて、装置がパターンの試験苓
要求している場合には、得られたデータをメモリ部１０
９からの読み出しのアドレスとして使用するこのとき装
置はステップＳｌｌを実行する。このステップについて
は、第５図に詳しく示す。このステップの間のパターン
の試験では、メモリ部１０９から読み出したデータが処
理され、論理「１」大けが得られる間だけ評価を続ける
。第４図の残りのステップは、動作を完全に実行するた
めの、引数器の補助により動作を間接的に補助する動作
てあり、ｒＨＡＬＴ　ＤＡ　Ｊコマンドはアドレス・カ
ウンタ１０８の現在の値に対する現在の処理が終了した
時点で動作を停止させるコマンド、ｒＨＡＬＴ　ＤＦ　
Ｊコマンドは現在処理中の全処理が終了した時点で動作
を停止させるコマンドである。

第５図を参照すると、第４図のステップＳＬＯに続いて
、トラッキング計数器１１０２の保持している値ＱＴお
よび応答計数器１１０１の保持しているＱＲをクロック
出力させる。Ｑ丁については、第３図のバッファ・ラッ
チ回路１１０４に前から設定されていたＱの値と比較す
る。ステップ５１１２　　の前の処理は、Ｑ、がＱに等
しくなるまで繰り返される。

ＱＴ＝Ｑとなると（ステップ５１１３）　、アドレス指
定された一つのグループからのすべてのデータが試験さ
れたことになる。このとき、ステップ５１１４により、
試験されたデータ内で論理「１」だけのものを見つけ（
ステップ５１１５）　、見つけることができた場合には
、同様にして、いずれかの試験されていないデータにつ
いて調べる（ステップ８１１６．５１１７）。

再び第４図に戻ると、ステップＳ３では、装置は線形、
順番または疑似ランダムのアドレス・マツピングにより
、データ記憶部１０５から読み出しを実行する。このマ
ツピング（符号化）のアルゴリズムは、メモリ部１０９
内の層毎に蓄えられる参照パターン毎に異なるものを使
用すると、パターンとその蓄えられた表現との間にエイ
リアスが生じることを防止できる。

この実施例は、メモリ必要量をあまりに増加させること
なく、アドレス群の実効的な大きさＮを増加させること
ができる。第一実施例のようにデータ記憶手段が単層構
造の場合には、非常に大きなアドレス・サイズが必要と
なる。これに対して第二実施例の場合には、４ビツトの
アドレス群（Ｎ＝４）を用いた単層構成のメモリ量程度
で同等の結果が得られる。実験では、従来技術で得られ
たと等価な性能を得るためのメモリ量が、Ｑ２の割合で
減少する。

すなわち、第一実施例の場合には、それぞれのメモリ要
素を比較した出力を計数し、計数値が全体のある割合を
越えたときに認識が完了する。これに対して第二実施例
（疑似釣人Ｎ技術）では、複数Ｑ個のメモリ要素からの
出力を論理積演算し、その結果を計数器に出力する。し
たがって、Ｑ＝４かつすべての４メモリ要素が論理「ｌ
」を出力したとき、カウンタから論理「１」が出力され
る。

しかし、いずれかのメモリ要素が論理「１」を出力して
いないときには、出力は得られない。

このようにして、計数値は異なる値のＱを使用したとき
の計数値で規格化され、計数出力の値はｌｏｇ、　Ｑだ
け右（二値信号の最上位桁の方向）にシフトされる。

第６図はデータ記憶部の他の例を示すブロック構成図で
ある。

このデータ記憶部は、並列出力データを出力する二とが
でき、１ビツトのデータを出力する第２図のデータ記憶
部１０５およびそれに対応するアドレスデコーダに置き
換えられる。これにより、学習および認識の処理を高速
化できる。

第６図を参照すると、このデータ記憶部は、配列メモリ
制御部２００、ライン・デコーダ２１６、ライン・セレ
クタ２１８、出力ラッチ回１８２１０．８個のメモリ２
０１〜２０８およびワード選択回路２３０を備える。

メモリ２０１〜２０８には、バス１７６を介して直列４
ビツトのデータ・ワードが供給される。このデ−タ・ワ
ードは、配列メモリ制御部２００からバス２１２を介し
て供給されるアドレスにしたがって、メモリ２０１〜２
０８　に記憶される。ライン・セレクタ２１８はメモリ
２０１〜２０８の一つを選択し、その選択されたメモリ
が、バス２１２で供給されるアドレスにしたがってデー
タを記憶する。メモリの選択動作を繰り返し、そのアド
レスをそれぞれデータと共に供給することにより、デー
タの全フレームがメモリ２０１〜２０８に蓄えられる。

一つのフレームが蓄えられると、このデータ記憶部に最
初のアドレスを供給したときに、その応答として、メモ
リの最初のアドレスからそれぞれ１個、合計で８個のデ
ータ・ワードが、出力ラッチ回路２１０から出力される
。このデータ記憶部に適当なアドレスを供給することに
より、メモリの他のアドレスから、別のデータ・ワード
が得られる。

第６図に示したデータ記憶部は、３２個の４ビツト・ワ
ードを蓄えることができるメモリを備えるが、それぞれ
のメモリ容量またはメモリ数、またはその双方について
は、所望のフレーム蓄積容量にしたがって変えることが
できる。データ記憶部に画像フレームを蓄える場合には
、その画像フレームをワード選択回路２３０により直列
に変換してバス２３２を介して表示素子に供給すること
ができ、その画像フレームをデータ処理装置に供給する
こともできる。

第７図を参照すると、符号化装置３０１は、人間３００
の特徴を表す生物測定学的データを識別カード３０３に
出力するために用いられる。識別カード３０３は、第２
図にメモリ部１０９として示した部分に対応するメモリ
部を備え、その中に、メモリ部１０９が保持したような
データが書き込まれる。この書き込み動作は、カード書
き込み機３０２により行う。

第８図を参照すると、認識してもらおうとする人間３０
０は、自分自身（符号化装置３０１で符号化した特徴、
例えば顔、手、声その他）を符号化装置３０１　に示し
、自分の識別カード３０３をカード読み取り機３０４に
提示する。符号化装置３０１は人間３００の特徴を生物
測定学的に評価し、評価データを出力する。インタプリ
タ３０５は、評価データをアドレスとして用い、提示さ
れた識別カード３０３から読み出しを行う。このように
して、識別カード３０３から論理「１」だけが読み出さ
れたか否かにより、認識の評価を行う。論理「１」以外
の値が識別カード３０３から読み出されたときには、上
述したように、二組のデータの間の類似性について二次
的に評価することもできる。

比較動作を容易にし、使用者を楽にさせて誤った結果が
生じる可能性を減らすため、生物測定学的判定を行うた
めの位置に使用者を正しく配置する手段を設けることも
できる。例えば、顔の特徴を判定するのであれば、カメ
ラを隠すためにマジック・ミラーを用い、使用者が鏡に
反射した自分自身を見るように使用者に指示することも
できる。

〔発明の効果〕

本発明の認識処理方法および装置は、！、！！識に必要
な情報量が少なくて済み、例えば、提示された識別カー
ドからすべての情報を取り出すことができる。また、そ
の識別カードは使用者が提示できる。したがって、本発
明の認識処理方法および装置を使用するために、使用者
の詳細を記憶しているデータベースに接続する必要はな
い。これは、応答時間が速くなり、装置の設置がかなり
柔軟になる。

ただし、本発明はデータベースへの接続を除外するもの
ではない。例えば、データベースに接続して他の情報を
得ることもできる。しかし、本発明は、認識のために他
の方法では必要なデータベースのスキャニングが不要で
ある。

本発明の認識処理方法および装置は、乗物、建物または
コンビ５−夕、製造制御装置を含む機械内などの物理的
な位置への立入り時の検査に利用できる。また、現金自
動支払い機または電子ＰＯ８（ｐｏｉｎｔ−ｏｆ−ｓａ
ｌｅ）装置における財務処理、外交オよび国際取引を含
む他の取引、例えばバスポートの照合にも利用できる。

データをカードその他のキャリアに保持する場合には、
そのキャリアに他の情報、例えば医療の記録を蓄えるこ
ともできる。

識別カードを用いる場合には、同じ程度の認識結果を得
るために、従来の装置で要求されるデータに比較して、
識別カードに蓄えるデータが少しでよい。

【図面の簡単な説明】

第１図は本発明第一実施例の認識処理装置を示すブロッ
ク構成図。 第２図は本発明第二実施例の認識処理装置を示すブロッ
ク構成図。 第３図は多層ネットワークの詳細を示すブロック構成図
。 第４図は第二実施例の動作を示す流れ図。 第５図は第４図におけるステップＳｌｌを詳しく示す流
れ図。 第６図はデータ記憶部の他の例を示すブロック構成図。 第７図は本発明の装置の使用形態を示す図であり、「学
習」モードを示す図。 第８図は本発明の装置使用形態を示す図であり、認識処
理の実行を示す図。 １−１〜ｌ−ｎ・・・入力ポート、２・・・接続ネット
ワーク、３−１〜３−１６・・・記憶部、４−１〜４−
８．５−１〜５−４．６−１〜６−２．７・・・論理積
回路、８〜１２、総和加算回路、１００・・・システム
制御部、１０１・・・制御論理部、１０２・・・アレイ
・マツピング生成部、１０３．１０４・・・アドレス・
デコーダ、１０５・・・データ記憶部、１０６・・・シ
フト・ラッチ論理部、１０７．１０８・・・アドレス・
カウンタ、１０９・・・メモリ部、１１０・・・多層ネ
ットワーク、１１１・・・しきい値比較部、２００・・
・配列メモリ制御部、２１６・・・ライン・デコーダ、
２１８・・・ライン・セレクタ、２１０・・・出力ラッ
チ回路、２０１〜２０８・・・メモ’Ｊ、２３０・・・
ワード選択回路、３００・・・人間、３０１・・・符号
化装置、３０２・・・カード書き込み機、３０４・・・
カード読み取り機、３０５・・・インタプリタ、１１０
１・・・応答計数器、１１０２・・・トラッキング計数
器、１１０３・・・比較論理部、１１０４・・・バッフ
ァ・ラッチ回路、１１０５・・・応答計数器、１１０６
・・・強度規格化シフトレジスタ、１１０７・・・識別
応答ラッチ回路。

Claims (1)

1. 【特許請求の範囲】 １、参照パターンの特徴を表す値を記憶手段に蓄える学
   習ステップと、 認識すべきパターンの特徴を表す値が前記参照パターン
   の特徴を表す値に一致するか否かを判断する識別ステッ
   プと を含む認識処理方法において、 前記学習ステップは、前記参照パターンの特徴を表す値
   により前記記憶手段の複数のアドレスを指定し、その指
   定されたアドレスには第一の論理値、それ以外のアドレ
   スには前記第一の論理値とは異なる第二の論理値をそれ
   ぞれ書き込むステップを含み、 前記識別ステップは、 前記認識すべきパターンの特徴を表す値により前記記憶
   手段の複数のアドレスを指定してその記憶内容を読み出
   すステップと、 読み出された値がすべてあるいは相当程度のものが前記
   第一の論理値であるか否かを判断するステップと を含む ことを特徴とする認識処理方法。 ２、第一の論理値は論理「１」であり、 判断するステップでは記憶手段から読み出された値の論
   理積演算を行う 請求項１記載の認識処理方法。 ３、判断するステップは、記憶手段から読み出された値
   のうち前記第一の論理値に一致するものの総数を求める
   ステップを含む請求項１または２に記載の認識処理方法
   。 ４、論理積演算は段階的に行われ、 判断するステップは、それぞれの段階において第一の論
   理値に一致するものの総数を求めるステップを含む 請求項３記載の認識処理方法。 ５、参照パターンの特徴を表す値は符号化されて記憶手
   段に供給され、 この符号化のアルゴリズムは参照パターン毎に異なる 請求項１ないし４のいずれかに記載の認識処理方法。 ６、参照パターンは人間の顔に関する情報である請求項
   １ないし５のいずれかに記載の認識処理方法。 ７、参照パターンの特徴を表す値を機械読み取りが可能
   な可搬形の記憶手段に蓄える請求項１ないし６のいずれ
   かに記載の認識処理方法。 ８、人間を生物測定学的に測定して得られたパターンを
   機械読み取り可能な可搬形記憶手段に記憶しておき、 この可搬形記憶手段に記憶されたパターン認識別すべき
   人間を生物測定学的に測定して求めたパターンとを比較
   して一致または不一致を判別する請求項７記載の認識処
   理方法。 ９、参照パターンを記憶してその参照パターンと認識す
   べきパターンとを比較する認識処理装置において、 複数の記憶領域が設けられデータ記憶手段と、参照パタ
   ーンまたは認識すべきパターンの特徴を表す値を入力値
   とし、この入力値により複数の値を生成して前記複数の
   記憶領域のそれぞれのアドレスを指定する入力手段と、 前記複数の記憶領域からの出力が供給され、そのすべて
   あるいは相当程度の数の出力が第一の論理値を出力した
   ときに所定の値を出力する論理回路網と、 前記複数の記憶領域のそれぞれの書き込みおよび読み出
   しを制御する書き込み・読み出し制御手段と を備え、 前記書き込み・読み出し制御手段は、 参照パターンの特徴を表す値から生成した複数の値によ
   り前記複数の記憶領域のそれぞれに対して一つのアドレ
   スを供給し、そのアドレスには第一の論理値、それ以外
   のアドレスにはこの第一の論理値とは異なる第二の論理
   値を記憶させる書き込み手段と、 認識すべきパターンの特徴を表す値から生成した複数の
   値により前記複数の記憶領域のそれぞれ一つのアドレス
   からその記憶内容を読み出す読み出し手段と を含む ことを特徴とする認識処理装置。 １０、論理回路網は多段接続された論理積回路を含み、 この論理積回路は、その数が前記多段接続の段数が進む
   につれて直前の段の半分の値となるように接続された 請求項９記載の認識処理装置。 １１、論理回路網は、 論理演算を実行する論理素子と、 この論理素子の連続する入力値および出力値をグループ
   分けおよび循環を制御する計数器と、この計数器にグル
   ープ分けの大さおよび循環の回数を初期設定する手段と を含む 請求項９記載の認識処理装置。 １２、複数の記憶領域から読み出された値のうち前記第
   一の論理値に一致するものの総数を求める総和加算手段
   を備えた請求項９または１０に記載の認識処理装置。 １３、総和加算手段は複数のデータ記憶部のそれぞれの
   出力ポートに接続された請求項１２記載の認識処理装置
   。 １４、論理回路網の各段における論理積回路の出力のう
   ち前記第一の論理値に一致するものの総数を求める別の
   総和加算手段をさらに備えた請求項１３記載の認識処理
   装置。 １５、入力手段は、入力値を符号化してデータ記憶手段
   に供給する手段と、この符号化のアルゴリズムを参照パ
   ターン毎に変える手段とを含む請求項９ない１４のいず
   れかに記載の認識処理装置。 １６、人間を生物測定学的に測定して得られたパターン
   を機械読み取り可能な可搬形のデータ記憶手段に記憶す
   る手段と、 この可搬形のデータ記憶手段に記憶されたパターンと識
   別すべき人間を生物測定学的に測定して求めたパターン
   とを比較して一致または不一致を判別する手段と を備えた請求項９ないし１５のいずれかに記載の認識処
   理装置。 １７、生物測定学的な測定を行う手段と、 この手段の出力を符号化する手段と、 符号化されたデータを機械読み取り可能な可搬形のデー
   タ記憶手段に供給する手段と を備えた請求項１６記載の認識処理装置。