JPH038128B2 - - Google Patents

Description

【発明の詳細な説明】

本発明はパルス列を予じめ定められたフアクタ
に分周する分周装置に関するものである。 この形式の回路は米国特許第3460129号明細書
から既知である。この既知の分周器はＤフリツプ
フロツプを使つているがその間の相互結線が複雑
でこのため動作周波数が比較的低い場合しか使え
ないという欠点がある。最も速いECL論理フア
ミリーの場合でも上限がスイツチング速度による
限界のため500メガビツト／秒のレンジに抑えら
れている。この程度のスイツチング速度の上限は
典型的な場合の周波数限界が560メガビツト／秒
である同軸ケーブル上の信号を多重化するシステ
ムでは満足できるものであるが、もつとビツト速
度が高い光フアイバシステムで使用することはで
きない。 本発明の目的は既知のECL回路よりも高速で
動作できると共に分周比も種々に、殊に２対１よ
りも大きく選べる構造を有する分周回路を提供す
るにある。 本発明は、パルス列を予じめ定められたフアク
タに分周する分周装置であつて、該分周装置が： ａ 一次分周回路と； ｂ 複数個のゲートを有しているマルチプレクサ
と； ｃ 制御符号ビツトから成る符号ワードを記憶す
る入力循環シフトレジスタ； とを具え、 前記一次分周回路が： a1 入力パルス列を受信し、且つそれから第１
及び第２の逆相の制御信号を発生する入力手段
と； a2 抵抗回路網により相互接続された制御電極
を有している（2n＋２）個（ここにｎ＝１，
２，…）を１サイクルとする集積化半導体装置
と； a3 前記第１制御信号が供給され、且つ前記サ
イクルの奇数番の半導体装置に接続された第１
制御手段及び前記第２制御信号が供給され、且
つ前記サイクルの偶数番の半導体装置に接続さ
れた第２制御手段であつて、任意の瞬時状態に
おいて前記サイクルにおける（2p−１）個
（ここにｐ＝１，…ｎ）の半導体装置の連続シ
ーケンスを導通状態に制御すると共に残りの
（2n−2p＋３）個の半導体装置を非導通状態に
制御し、且つ前記第１及び第２制御信号の各々
と同期させて、少なくとも１つのこのような半
導体装置によつてもたらされるスイツチング遅
れにより定まるように、常に前記連続シーケン
スの内の第１半導体装置を非導通状態にすると
共に前記残りの半導体装置の内の第１半導体装
置を導通状態に駆動させてつぎの瞬時状態に至
らしめ、前記サイクルを通じて前記連続シーケ
ンスの継続的な循環を制御する第１と第２の制
御手段と； a4 前記半導体装置から相対的な時間的ずれを
有する複数個の出力パルスをサイクリツクに出
力する複数個の並列出力端子： とを有し、前記マルチプレクサの各ゲートが： b1 前記制御符号ビツトを受信する第１入力端
子と； b2 前記一次分周回路の対応する出力が供給さ
れ、且つ前記制御手段の内の対応するものと並
列に制御される半導体素子を有している第２入
力端子と； b3 出力回路への共通出力端子； とを有することを特徴とする分周装置にある。 この方法で共通出力端子に現われる多重化され
た信号はビツトのブロツクが連続するものとな
り、このビツトのブロツクが分周装置の出力パル
ス列を決める。循環レジスタはマルチプレクサ入
力の各スキヤンの後又はマルチプレクサ入力を予
じめ定められた回数スキヤンした後インデツクス
される、即ちクロツクされる。後者の場合は上記
予じめ定められた回数は別の循環レジスタで決め
られる。斯くして前記入力の循環レジスタ内の符
号ワードが予じめ定められた回数多重化され終つ
たらこの第１の循環レジスタをインデツクスする
第２の循環レジスタを設け、前記一次分周回路と
マルチプレクサ受信したパルス列を分周した形の
第２のパルス列を上記第２の循環レジスタのクロ
ツク入力端子に接続されている第４の出力端子に
出力するように構成し、第２の循環レジスタのレ
ジスタ段出力端子を第１の循環レジスタのクロツ
ク入力端子に接続すると好適である。パルス列源
とこれに接続される一次分周装置の入力端子との
間に分周要素を接続し、このサブマルチブルの繰
返し周波数を下げることができる。 図面につき実施例を挙げて本発明を詳細に説明
する。 第１図は本発明分周装置と共に使用するのに適
したマルチプレクサ回路の回路図である。このマ
ルチプレクサ回路はシリーズゲーテイング
（series gating）技法を利用する。 このマルチプレクサ回路は２つの部分から成る
と考えることができる。第１の部分１２はトラン
ジスタ２０〜２６を中心とする一次分周回路部分
であり、これらのトランジスタ２０〜２６は夫々
の出力端子S₁〜S₄から互に重なり合わない持続時
間Ｔのタイミングパルスを出力する。第２の部分
１４はECL（エミツタ結合論理）ゲート６６〜７
２を具えるマルチプレクサ部分であり、それらゲ
ートの出力端子は並列に出力段７８に接続する。
出力段７８はエミツタホロアトランジスタ８０を
具え、これに接続されている出力端子８２に多重
化された出力が現われる。 第１の部分１２はこれだけ切り離した形で1978
年10月31日付けの米国特許第4123672号明細書
（及びこれに対応する日本国特許第967037号明細
書）に開示されている。この米国特許による分周
回路の作動については後に第１４図を参照して説
明する。この第１の部分１２は４個のNPNトラ
ンジスタ２０，２２，２４及び２６を具えるが、
これらの４個のNPNトランジスタはトランジス
タ２０と２４が第１の群を形成し、トランジスタ
２２と２６が第２の群を形成するように互に接続
する。そして第１の群のトランジスタ２０，２４
のエミツタに第１のスイツチングトランジスタ２
８を接続し、第２の群のトランジスタ２２，２６
のエミツタに第２のスイツチングトランジスタ３
０を接続する。これらの第１と第２のスイツチン
グトランジスタ２８と３０のエミツタ同士を互に
接続し、それを抵抗３２を介してバイアス電圧ラ
イン−Veeに接続する。周期2Tのクロツク周波
数源（図示せず）の（互に）逆相の出力端子を上
記第１と第２のスイツチングトランジスタ２８及
び３０の夫々のベースに接続する。 トランジスタ２０，２２，２４及び２６のコレ
クタは各々直列に接続された抵抗４０を介して電
源ライン（図示した例では−Vcc）に接続する。
抵抗４０と各トランジスタ２０，２２，２４及び
２６の接続点と、抵抗４０と隣接トランジスタ２
２，２４，２６及び２０の接続点との間に２個の
抵抗４２と４４を直列に接続した抵抗対４２，４
４を接続する。これらの抵抗対４２，４４は各々
一つのタツプ付き抵抗と看做し得るが、順次に接
続してリングを形成する。トランジスタ２０と２
２，２２と２４，２４と２６及び２６と２０の間
の抵抗４２と４４の接続点を夫々４６，４８，５
０及び５２とする。 トランジスタ２０のベースをエミツタホロアト
ランジスタ５４を介して接続点４８に接続すると
同様にトランジスタ２２，２４及び２６のベース
を夫々エミツタホロア５６，５８及び６０を介し
て接続点５０，５２及び４６に接続する。またこ
れらのトランジスタ２０，２２，２４及び２６の
ベースを各々抵抗６２を介して−Veeボルトの電
源ラインに接続する。これらのトランジスタ２０
〜２６のベース回路からタイミング信号S₁〜S₄を
取り出す。同様にして６個又は８個のトランジス
タをサイクリツクに設けることもできる。 ECLゲート６６〜７２は各々一対のエミツタ
結合されたトランジスタを具えるが、図ではトラ
ンジスタ７４と７６だけに符号を付した。これら
のトランジスタ対の共通エミツタにサイクリツク
なタイミングパルスを印加する。トランジスタ７
４のベース電極に入力信号IN１を印加し、対応
するトランジスタのベース電極に入力信号IN２，
IN３及びIN４を印加する。トランジスタ７６及
びそれに対応するトランジスタのベース電極に端
子６４から基準電圧V_RFEを印加する。トランジス
タ７６及びそれに対応するトランジスタのコレク
タを各々出力段７８に接続する。 前記のサイクリツクなタイミングパルスS₁〜S₄
を図示したようにトランジスタ２０，２２，２４
及び２６と同様なトランジスタ２０Ａ，２２Ａ，
２４Ａ及び２６Ａを介してトランジスタ７４，７
６及びこれに対応するトランジスタ対の共通エミ
ツタに印加する。トランジスタ２０Ａのエミツタ
とトランジスタ２４Ａのエミツタとを一つに接続
して第３のトランジスタ群を形成し、トランジス
タ２２Ａのエミツタとトランジスタ２６Ａのエミ
ツタを一つに接続して第４のトランジスタ群を形
成する。第３の群のトランジスタのエミツタに第
３のスイツチングトランジスタ２８Ａのコレクタ
を接続し、この第３のスイツチングトランジスタ
２８Ａのベースをクロツク信号端子３４に接続す
る。従つて第３のスイツチングトランジスタ２８
Ａは第１のスイツチングトランジスタ２８と同相
のクロツク信号でスイツチングされる。第４の群
のトランジスタのエミツタに第４のスイツチング
トランジスタ３０Ａのコレクタを接続し、この第
４のスイツチングトランジスタ３０Ａのベースを
クロツク信号端子３６に接続する。トランジスタ
２８Ａと３０Ａのエミツタ同士を一つに接続し、
それを抵抗３２Ａを介して−Veeに接続する。 第１図の回路の動作を説明すると先ず周期2T
のクロツク信号がクロツク信号端子３４及び３６
からトランジスタ２８及び３０のベース電極に印
加される。するとトランジスタ２０，２２，２４
及び２６が各々期間Ｔ（これはクロツク信号の1/2
周期に対応する）の間サイクリツクに導通状態に
なる。このサイクリツクな動作の詳細については
後に第１４図を参照して説明する。各トランジス
タ２０，２２，２４及び２６のベース回路は期間
Ｔの間高レベルにあり、期間3Tの間低レベルに
ある。そしてこの各高レベルはすぐ隣のものに対
して時間間隔Ｔだけ時間的にずれている。 各トランジスタ２０〜２６の導通時のコレクタ
電流は明確に決まつている。しかし抵抗対４２，
４４や他の負荷抵抗４０があるため全部のコレク
タ電流が自己の負荷抵抗４０を流れる訳ではな
い。第１図の左半部（のトランジスタ２０Ａ〜２
６Ａ）はトランジスタ２０〜２６と同様のもので
あるからトランジスタ２０Ａ〜２６Ａの導通時の
コレクタ電流はトランジスタ２０〜２６のコレク
タ電流とほぼ同一である。従つて第１図の左右両
半部で同じ大きさのサイクリツクにスイツチング
される電流が得られ、これで関連ゲートをエネー
ブルすることができる。本例ではゲーテイング速
度はクロツク源の周波数だけで決まる。 各ゲート６６〜７２はクロツク信号の1/2サイ
クル（Ｔ）だけ動作するのであるから入力端子
IN１〜IN４にある信号をクロツク周波数（2T）
の２倍の周波数で多重化できることになる。斯く
して例えばクロツク周波数が500MHzであれば多
重化速度は１ギガビツト／秒となる。しかしこれ
でも各ゲート６６〜７２は周波数250MHzでスイ
ツチングされるだけであり、これは十分ECLゲ
ートの信頼できる動作周波数範囲内にある。クロ
ツク信号端子３４及び３６に印加されるクロツク
周波数の半分の第２のクロツク周波数を与えるこ
とが望ましい場合はS₁とS₃のタイミング信号を用
いてこれを得ることができる。なお、第１図の回
路動作を理解し易くするために前述した米国特許
による分周回路の作動を第１４図を参照して説明
する。この第１４図の回路は第１図のトランジス
タ２０〜２６を中心とする一次分周回路部分にほ
ぼ対応するものである。この第１４図の回路の作
動を説明するに当り、その入力信号は、トランジ
スタT₆のベース電位がトランジスタT₅のベース
電位よりも高くなるような信号とする。この場
合、電流源Ｉからの電流は、トランジスタT₆の
ベース電位がトランジスタT₅のベース電位に比
べて十分高いものとすれば、トランジスタT₆の
コレクタ−エミツタ通路を経てすべて流れるよう
になる。従つてこの電流はトランジスタT₁とT₃
との共通エミツタ回路に流れる。これら２個のト
ランジスタは双安定トリガとして接続するため、
これら２個のトランジスタのうち一方が導通し得
るだけである。トランジスタT₁が導通している
ものとすれば、他の３個のトランジスタT₂，T₃
およびT₄は非導通であり、トランジスタT₁のコ
レクタ電位は他の３個のトランジスタのコレクタ
電位に比べて低くなる。この場合、結合抵抗によ
りトランジスタT₃およびT₄のベース電位がトラ
ンジスタT₁およびT₂のベース電位に比べて低く
なるため、トランジスタT₁と共に双安定トリガ
を形成するトランジスタT₃は逆バイアスされた
ままとなり、トランジスタT₄と共に双安定トリ
ガを形成するトランジスタT₂のベース電位はト
ランジスタT₄のベース電位に比べて高くなる。
従つて入力信号により入力トランジスタT₅が順
方向にバイアスされる瞬時には、トランジスタ
T₂がトランジスタT₄よりも優先されるため、ト
ランジスタT₂は導通し、しかも抵抗R_2aを介して
トランジスタT₄を逆バイアスする。トランジス
タT₁のベース電位は抵抗R_2bを介してトランジス
タT₃のベース電位に比べて低く保持されるため、
入力トランジスタT₆が電流源からの電流を伝導
し始める瞬時にはトランジスタT₃が導通する。
同様に、入力トランジスタT₅が導通する瞬時に
はトランジスタT₄がトランジスタT₃からの電流
を引き継ぐようになる。 上述したように、電流源Ｉからの電流は入力信
号が零を通過する度毎につぎのトランジスタに伝
達される。入力信号の２サイクル後に全サイクル
が完了して、周波数分割が得られるのである。 第２図は第１図のマルチプレクサ回路１２を1/
２分周回路として使用する一方法を示す。更にこ
の出力側にＤフリツプフロツプ回路８４を接続す
ることにより更に1/2分周する機能が得られる。 最初の1/2分周機能は入力端子IN１〜IN４に
静的なワード１１００を印加し続けることにより
得られる。この状態で例えば500MHzのクロツク
信号を印加すると上記入力信号はこのクロツク周
波数の２倍の周波数で多重化される（第３ａ図参
照）。マルチプレクサ回路１２の出力端子に順次
に現われる信号は「１」のブロツクと「０」のブ
ロツクが連なるものであり（第３ｂ図）、これら
のブロツクの周波数はクロツク周波数の1/2、即
ち250MHzである（第３ｃ図）。マルチプレクサ回
路１２の出力信号をＤフリツプフロツプ８４に印
加すると周波数は再度1/2に分周される（第３ｄ
図）。 マルチプレクサ回路１２の入力端子に印加する
符号ワードを「１」のブロツクと「０」のブロツ
クの系列の形態が適当なものを選べば他の分周比
も種々のものが得られる。この一例を第４図のブ
ロツク図に示す。ここではマルチプレクサ回路１
２の入力側に循環レジスタ（feedback shift
register）８６を接続する。循環レジスタ８６に
印加するクロツク周波数F2をマルチプレクサ回
路１２に印加するクロツク周波数1よりも低くす
る。蓋し、循環レジスタ８６が一度びインデツク
ス（index）されたら循環レジスタ８６はマルチ
プレクサ回路１２の入力端子IN１〜IN４が１回
乃至複数回走査され終わる迄静止し続ける必要が
あるからである。（図示したように）４入力マル
チプレクサ回路１２の場合はクロツク周波数1を
クロツク周波数2の少なくとも２倍とする。これ
はマルチプレクサ回路１２が２ギガビツト／秒で
動作する場合そのクロツク周波数1は1GHzであ
り、クロツク周波数2は500MHz以下であること
を意味する。従つて循環レジスタ８６は通常の
ECL技術を用いて造ることができる。 第５図は第４図の変形例であつて循環レジスタ
８６のクロツク信号２をマルチプレクサ回路１
２から取つており、マルチプレクサ回路１２に与
えるクロツク周波数も特別な目的を有する分周要
素８７で例えば1/2に分周してからマルチプレク
サ回路１２のクロツク信号入力端子に印加してい
る。分周要素８７を設けたことにより回路全体の
最高動作速度が少なくとも２倍になる。図示して
いないがマルチプレクサ回路１２の出力側に付加
的分周器、例えばＤフリツプフロツプ８４を接続
することにより分周比を高くすることもできる。
（第５図の例では）単一のクロツク源を用いるこ
とによりマルチプレクサ回路１２及び循環レジス
タ８６とを個別のクロツク周波数源を用いる場合
よりも一層簡単に同期させることができる。なお
必要とあらば補償遅延要素を設ける。クロツク2
の周波数はクロツク1の周波数の1/2とする。 第６図は1/3に分周する回路の略図である。シ
フトレジスタ８６は２個のＤフリツプフロツプ８
８及び９０を具える。Ｄフリツプフロツプ８８の
Ｑ出力端子をＤフリツプフロツプ９０のＤ入力端
子に接続すると共にマルチプレクサ回路１２の入
力端子IN１とIN２とを並列に接続したものに接
続する。Ｄフリツプフロツプ９０のＱ出力端子を
マルチプレクサ回路１２の入力端子IN３とIN４
と（を並列に接続したもの）に接続する。これら
のＤフリツプフロツプ８８と９０の出力端子を
接続点９２で代表したOR回路に接続し、これを
更にＤフリツプフロツプ８８のＤ入力端子に接続
する。この循環レジスタ８６の設計に当つては入
力IN１〜IN４を多重化するとマルチプレクサ回
路１２の出力端子に現われる順次の出力は「１」
のブロツクと「０」のブロツクになる事実に注意
を払う必要があつた。クロツク周波数1の1/2で
あるクロツク周波数2の３サイクルに亘つて循環
レジスタ８６は下に示す３個の異なる符号ワード
を出力し、その後で第１の符号ワードに戻る。

【表】 １ ０ ０ １ １
これらの符号ワード１〜３を順次に並べるとマ
ルチプレクサ回路１２の出力側の信号は0011
1100 1111である。これから気付くことはここに
は２個の「１」のブロツクと２個の「０」のブロ
ツクとがあり、これは２サイクルのパルス繰返し
周波数を表わす。このパルス繰返し周波数１サイ
クルはクロツク周波数の1/3になつている。第７
図は夫々クロツク周波数の波形CL、二進出力
BIN及び出力波形OUを表わす。第２図のように
することにより本例でも分周比を1/6にすること
ができる。 第８図はもう一つの1/3分周器の回路図であつ
て、ここでは循環レジスタ１８６の出力端子Q₁，
Q₂，Q₃及びQ₄がマルチプレクサ回路１２の入力
端子IN１〜IN４に接続されている。クロツク周
波数1をＤフリツプフロツプ８７で1/2に分周し
てから1/2としてマルチプレクサ回路１２のク
ロツク信号入力端子Ｃに入力する。 循環レジスタ１８６は４個のＤフリツプフロツ
プ９３〜９６を具える。Ｄフリツプフロツプ９３
〜９５のＱ出力端子を夫々Ｄフリツプフロツプ９
４〜９６のＤ入力端子に接続する。フリツプフロ
ツプ９３及び９４の出力端子をフイードバツク
ループとしてフリツプフロツプ９３のＤ入力端子
に接続する。フリツプフロツプ９３〜９６のクロ
ツク信号入力端子Ｃにはマルチプレクサ回路１２
から1/4に等しい周波数2を供給する。なお、
この信号２は、例えば第１図に示す一次分周回
路部分１２におけるタイミング信号Ｓ１とＳ２又
はＳ３とＳ４の論理和をとることにより得ること
ができる。本発明の前及び後の実施例と異なり、
フリツプフロツプ９３〜９６のＱ出力端子を逆の
順序でマルチプレクサ回路１２の入力端子IN１
〜IN４に接続する。即ちQ₁が循環レジスタ１８
６の最終段、即ちフリツプフロツプ９６の出力で
あり、Q₄が第１段の出力である等々に注意され
たい。 循環レジスタ１８６を上述したように構成する
と下記の３個の異なる符号ワードが生成される。

【表】 １ １ １ ０ １
これらの符号ワードを一列に並べるとマルチプ
レクサ回路１２の出力端子８２に現われる信号は
1101 1011 0110となるが、これはパルス繰返し周
波数がクロツク周波数1の1/3であることに対応
する。第９図に示すようにクロツク周波数1は最
初フリツプフロツプ８７で1/2に分周されて信号
1/2を形成する。この信号1/2を循環レジスタ
１８６とマルチプレクサ回路１２の組合せで実質
的に2/3に分周してマルチプレクサ回路１２の出
力端子８２に出力信号1/3を出力する。この分
周回路８２についての初期試験はこの回路がクロ
ツク周波数1を1.8GHzとした時満足ゆくように
働らくことを示している。この1.8GHzというク
ロツク周波数は現在のECL論理回路で可能なも
のよりずつと高い周波数である。 第１０図は最初の分周比が2.5対１で、これが
マルチプレクサ回路１２の出力端子８２に接続さ
れたフリツプフロツプ、本例ではＤフリツプフロ
ツプ９７により５対１にされる回路のブロツク図
である。 循環レジスタ２８６は４個のＤフリツプフロツ
プ９８〜１０１を具える。これらのフリツプフロ
ツプ９８〜１０１のＱ出力端子は夫々マルチプレ
クサ回路８２の入力端子IN１〜IN４に接続す
る。フリツプフロツプ９８，９９及び１００のＱ
出力端子はまた夫々隣接フリツプフロツプ９９，
１００及び１０１のデータ即ちＤ入力端子タにも
接続する。フリツプフロツプ９９及び１００の
出力端子を接続点１０４で形成されるOR回路に
接続し、これをフリツプフロツプ９８のＤ入力端
子に接続する。クロツク周波数1の半分のクロツ
ク周波数2を循環レジスタ２８６に印加すると５
サイクルで循環する下記の符号ワードが生成され
る。

【表】 １ ０ ０ １ １
符号ワード１〜５を一列に並べるとマルチプレ
クサ回路１２の出力端子８２に現われるデイジタ
ル信号は0011 1001 1100 1110 0111となるが、こ
れはパルス繰返し周波数がクロツク周波数1の2/
５であることに対応する。この周波数21/5をフリ
ツプフロツプ９７で1/2に分周する。第１１図は
入力周波数1、一列に並べられた符号ワード
BIN並びに回路要素８２及び９７の夫々の出力
端子に現われる信号の波形を示す。 所望とあれば第１０図の回路を再構成してＤフ
リツプフロツプ９７をマルチプレクサ回路１２の
クロツク周波数入力端子Ｃに接続し、これにより
クロツク周波数1を1/2に分周するようにしても
よい。こうすると周波数2は1/4に等しくなる。
またマルチプレクサ回路１２のクロツク周波数入
力端子Ｃと出力端子８２の両方にフリツプフロツ
プを設ければ全分周比は10対１になる。 第６図及び第８図に示す循環レジスタで得られ
る符号ワードサイクルとマルチプレクサ１２の出
力端子８２に現われる一列に並べた信号とを比較
し、第１０図の循環レジスタの場合にも同様の比
較をすると行即ち符号ワードを一列に並べたもの
が出力端子８２に現われる信号のマーク／スペー
ス比を示すだけでなく、各列、例えばQ₁もこれ
を示すことに気付くであろう。従つて、この行／
列特徴を有する循環レジスタだけがマルチプレク
サが一度再び入力信号IN１〜IN４を多重化した
後でその度毎に循環レジスタがクロツク信号を受
け取り歩進させられる形の分周回路で使用するの
に適している。 冗長符号化のような成る種の実用的な用途では
例えば20B／21B符号をデマルチプレクスする際
冗長ビツトを取り除ける分周比を与えることが望
ましい。このような20／21分周回路を第１２図に
示す。 この分周回路は４段の1/4に分周する循環レジ
スタ３８６と多重化回路１２，１４とを具える。
この多重化回路１２，１４の入力端子IN１〜IN
４を夫々前記４段から成るレジスタの出力端子に
接続する。循環レジスタ３８６の各段はＤフリツ
プフロツプ１１０，１１２，１１４及び１１６で
形成されている。フリツプフロツプ１１０〜１１
６のＱ出力端子をマルチプレクサ回路１２の夫々
の入力端子IN１〜IN４に接続する。またフリツ
プフロツプ１１０，１１２及び１１４の場合は次
段のフリツプフロツプのＤ入力端子にも接続す
る。フリツプフロツプ１１２の出力端子をフリ
ツプフロツプ１１０のＤ入力端子に接続する。こ
の循環レジスタ３８６は４個の符号ワードで１サ
イクルをなす下記の符号ワードを出力する。

【表】 １ ０ １ １ ０
循環レジスタ３８６がこれらの符号ワードのい
ずれか一つにとどまるならばマルチプレクサ回路
１２の出力端子８２に現われる波形のデユーテイ
サイクルは50／50になる。しかし一つの符号ワー
ドから次の符号ワードへと一列に並べると一つの
過剰の「１」又は「０」が生ずる。この特徴を利
用してデマルマルチプレクシングに際して第21番
目のビツトを取り除くことができる。この操作は
符号ワード１，２及び３を順次に５回づつスキヤ
ンし、符号ワード４を６回スキヤンすることによ
り行なえる。この点で第１３図は夫々順次の符号
ワードとスキヤンされる回数（５又は６）の組合
せと、クロツク周波数と、一列に並べられた符号
ワードと、出力波形とを示す。クロツク周波数1
の42サイクル（即ち84ビツト期間）に亘つて３ビ
ツト期間マークが続くところが２ケ所あり、３ビ
ツト期間スペースが続くところが２ケ所あること
に気付くであろう。また冗長ビツト（第21番目の
ビツト）は何時もスペースであり、従つてデマル
チプレクサの出力には現われないことに気付くで
あろう。 第１２図はまた符号ワード１，２及び３を順次
に５回づつスキヤンし、引き続いて符号ワード４
を６回スキヤンするサブ回路を具えている。この
サブ回路の本質は３個のＤフリツプフロツプ１２
０，１２２及び１２４を具える1/5に分周する循
環レジスタ１１８を修正したものである。ゲート
１２２及び１２４のＤ入力端子を前段のフリツプ
フロツプのＱ出力端子に接続する。またフリツプ
フロツプ１２４の出力端子はORゲート１２６
を介してフリツプフロツプ１２０のＤ入力端子に
接続する。フリツプフロツプ１２２のＱ出力端子
をNORゲート１２８を介してORゲート１２６の
第２の入力端子に接続する。フリツプフロツプ１
２０，１２２及び１２４のクロツク入力端子はマ
ルチプレクサ回路１２からの周波数2のクロツク
信号を受け取れるように接続する。循環レジスタ
３８６のクロツク信号はフリツプフロツプ１２０
のＱ出力端子から取り出す。このようにして出力
が「０」から「１」に切替わる毎度に循環レジス
タ３８６はクロツクされる。上述した回路では５
符号ワードが１サイクルをなす符号ワードが出力
される。これらの符号ワードは1/5分周機能を果
たす。しかし、正しい瞬時に1/6に分周する機能
を果たさせるためNORゲート１３０を設け、そ
の２個の入力端子を夫々フリツプフロツプ１１４
のＱ出力端子とフリツプフロツプ１１６のＱ出力
端子とに接続し、NORゲート１３０の出力端子
をNORゲート１２８の第２の入力端子に接続し
て循環レジスタ１１８を修正する。 循環レジスタ１１８の動作を以下に説明する。
１／５に分周するモードではフリツプフロツプ１１
４と１１６のＱ出力端子が両方とも「０」である
というのではない場合循環レジスタ１１８が次の
符号ワードを発生する。

【表】

【表】 １ １ １ ０
列Q₁即ちフリツプフロツプ１２０の出力を調
べると「０」から「１」へ変わる所は唯１ケ所で
あることに気付く。1/5に分周する機能が３サイ
クル繰返されて循環レジスタ３８６で生成される
符号ワードは1100になる。するとNORゲート１
３０からの出力が「１」に変わり、これにより循
環レジスタ１１８が下記の符号ワードを有する1/
６分周レジスタに変わる。

【表】 １ １ １ ０
符号ワードの1/5分周系列と1/6分周系列とを比
較すると後者のマトリツクスが000で表わされる
符号ワードを含むことが判る。しかしここでも０
から１へ変わるのは唯１ケ所で、従つて循環レジ
スタ３８６は84クロツクパルス期間中に４回だけ
クロツクされる。

【図面の簡単な説明】

第１図は本発明分周装置と共に使用するのに適
当なマルチプレクシング回路の略式回路図、第２
図は双安定回路（フリツプフロツプ）が接続され
ている第１図に示すマルチプレクサ回路の略式回
路図、第３図はマルチプレクサ回路へ入力される
符号が静的な場合の第２図の回路の種々の点で生
起する種々の波形を示す線図、第４図はマルチプ
レクサ回路へ入力する符号を循環レジスタを用い
て順次に切替える本発明装置の略式ブロツク図、
第５図は第４図の変形例を示す略式ブロツク図、
第６図は1/3分周回路の略式ブロツク図、第７図
は第６図の回路の種々の点で生起する波形を示す
線図、第８図はもう一つの1/3分周回路の略式ブ
ロツク図、第９図は第８図の回路の種々の点での
波形図、第１０図は２1/2分周回路及び1/5分周回
路の略式ブロツク図、第１１図は第１０図の回路
の種々の点での波形図、第１２図は循環レジスタ
を予じめプログラムした方法でインデツクスする
分周回路のもう一つの実施例の略式ブロツク図、
第１３図は第１２図で生起する種々の波形の線
図、第１４図は従来の分周回路の一例を示す回路
図である。 １２…一次分周回路、１４…マルチプレクサ、
２０〜２６…NPNトランジスタ（２０と２４…
第１の群、２２と２６…第２の群）、２８…第１
のスイツチングトランジスタ、３０…第２のスイ
ツチングトランジスタ、３２，３４，３６，６２
…抵抗、３４，３６…クロツク信号端子、４６〜
５２…接続点、５４〜６０…エミツタホロアトラ
ンジスタ、６４…端子、６６〜７２…ECLゲー
ト、７４，７６…トランジスタ、７８…出力段、
８０…エミツタホロア、８２…出力端子、８４〜
９０，９３〜９７，９８〜１０１，１１０〜１１
６，１２０〜１２４…Ｄフリツプフロツプ、８
６，１１８，１８６，２８６，３８６…循環レジ
スタ、８７…分周要素、９２，１０４，１２６…
OR回路、１２８，１３０…NORゲート、S₁〜S₄
…出力端子（タイミング信号）、IN１〜IN４…
入力信号。

Claims (1)

1. 【特許請求の範囲】 １ パルス列を予じめ定められたフアクタに分周
   する分周装置であつて、該分周装置が： ａ 一次分周回路と； ｂ 複数個のゲート６６，６８，７０，７２を有
   しているマルチプレクサと； ｃ 制御符号ビツトから成る符号ワードを記憶す
   る入力循環シフトレジスタ８６； とを具え、 前記一次分周回路が： a1 入力パルス列を受信し、且つそれから第１
   及び第２の逆相の制御信号を発生する入力手段
   ２８，３０，３２，３４，３６と； a2 抵抗回路網により相互接続された制御電極
   を有している（2n＋２）個（ここにｎ＝１，
   ２，…）を１サイクルとする集積化半導体装置
   ５４，５６，５８，６０と； a3 前記第１制御信号が供給され、且つ前記サ
   イクルの奇数番の半導体装置に接続された第１
   制御手段２０，２４及び前記第２制御信号が供
   給され、且つ前記サイクルの偶数番の半導体装
   置に接続された第２制御手段２２，２６であつ
   て、任意の瞬時状態において前記サイクルにお
   ける（2p−１）個（ここにｐ＝１，…ｎ）の
   半導体装置の連続シーケンスを導通状態に制御
   すると共に残りの（2n−2p＋３）個の半導体
   装置を非導通状態に制御し、且つ前記第１及び
   第２制御信号の各々と同期させて、少なくとも
   １つのこのような半導体装置によつてもたらさ
   れるスイツタング遅れにより定まるように、常
   に前記連続シーケンスの内の第１半導体装置を
   非導通状態にすると共に前記残りの半導体装置
   の内の第１半導体装置を導通状態に駆動させて
   つぎの瞬時状態に至らしめ、前記サイクルを通
   じて前記連続シーケンスの継続的な循環を制御
   する第１と第２の制御手段２０，２４；２２，
   ２６と； a4 前記半導体装置から相対的な時間的ずれを
   有する複数個の出力パルスをサイクリツクに出
   力する複数個の並列出力端子Ｓ１，Ｓ２，Ｓ
   ３，Ｓ４； とを有し、前記マルチプレクサの各ゲートが： b1 前記制御符号ビツトを受信する第１入力端
   子IN１，IN２，IN３，IN４と； b2 前記一次分周回路の対応する出力Ｓ１，Ｓ
   ２，Ｓ３，Ｓ４が供給され、且つ前記制御手段
   ２０，２４；２２，２６の内の対応するものと
   並列に制御される半導体素子２０Ａ，２２Ａ，
   ２４Ａ，２６Ａを有している第２入力端子と； b3 出力回路７８への共通出力端子； とを有することを特徴とする分周装置。 ２ 前記一次分周回路とマルチプレクサを、受信
   したパルス列を分周した形の第２のパルス列を前
   記入力循環レジスタのクロツク入力端子に接続さ
   れる出力端子に出力するように構成したことを特
   徴とする特許請求の範囲第１項記載の分周装置。 ３ 前記入力循環レジスタ内の符号ワードが予じ
   め定められた回数多重化され終つたらこの第１の
   循環レジスタをインデツクスする第２の循環レジ
   スタを設け、前記一次分周回路とマルチプレクサ
   を、受信したパルス列を分周した形の第２のパル
   ス列を前記第２の循環レジスタのクロツク入力端
   子に接続される出力端子に出力するように構成
   し、第２の循環レジスタのレジスタ段出力端子を
   前記第１の入力循環レジスタのクロツク端子に接
   続したことを特徴とする特許請求の範囲第１項記
   載の分周装置。