JPH03815B2 - - Google Patents
Info
- Publication number
- JPH03815B2 JPH03815B2 JP56214825A JP21482581A JPH03815B2 JP H03815 B2 JPH03815 B2 JP H03815B2 JP 56214825 A JP56214825 A JP 56214825A JP 21482581 A JP21482581 A JP 21482581A JP H03815 B2 JPH03815 B2 JP H03815B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- amplitude limiting
- signal
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
- H03G9/02—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
- H03G9/025—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers frequency-dependent volume compression or expansion, e.g. multiple-band systems
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明は、信号ダイナミツクレンジの圧縮・伸
張過程を介して伝送系や録音再生系のダイナミツ
クレンジを見かけ上拡大するノイズリダクシヨン
装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a noise reduction device that apparently expands the dynamic range of a transmission system or recording/playback system through a signal dynamic range compression/expansion process.
一般にノイズリダクシヨン装置は、録音時(又
は送信時)に圧縮動作を、再生時(又は受信時)
に伸張動作をそれぞれ行なわせることによつて、
録音媒体(又は信号伝送路)のダイナミツクレン
ジを見かけ上拡大するものであり、入力側に圧縮
回路を、出力側に伸張回路をそれぞれ備えて構成
されている。これらの圧縮回路や伸張回路には、
可変伝達関数回路およびその制御回路が設けられ
ており、信号レベルや周波数に応じて伝達関数を
変化させている。これらの可変伝達関数回路およ
び制御回路は、応答時定数を有しており、信号レ
ベル等が急激に変化した場合の過渡応答に問題が
生ずることがある。 In general, noise reduction devices perform compression operations during recording (or transmission) and during playback (or reception).
By making each perform a stretching motion,
It apparently expands the dynamic range of the recording medium (or signal transmission path), and is constructed with a compression circuit on the input side and an expansion circuit on the output side. These compression circuits and expansion circuits include
A variable transfer function circuit and its control circuit are provided to change the transfer function depending on the signal level and frequency. These variable transfer function circuits and control circuits have response time constants, which may cause problems in transient response when the signal level or the like suddenly changes.
たとえば、上記圧縮回路においては、一般的
に、信号レベルが小さいときに利得を大きく、信
号レベルが大きいときに利得を小さく制御してい
るが、信号レベルが急激に上昇した場合には、上
記応答時定数のために、過渡的に高利得状態のま
ま大レベル信号が入力され、極めて大きなピー
ク、いわゆるオーバーシユートを伴なつた信号が
出力される。ここで、録音媒体等には、飽和レベ
ル等の許容最大レベルが存在し、これを越えるよ
うなレベルの信号が供給されても正常な記録再生
あるいは伝送が行なえず、伸張回路側で元の信号
の正確な復元がなされなくなつてしまう。 For example, in the compression circuit described above, the gain is generally controlled to be large when the signal level is low, and the gain is controlled to be small when the signal level is large. Due to the time constant, a high-level signal is input transiently while in a high gain state, and a signal with an extremely large peak, so-called overshoot, is output. Recording media, etc., have a maximum permissible level such as a saturation level, and even if a signal with a level exceeding this level is supplied, normal recording/playback or transmission cannot be performed, and the decompression circuit returns the original signal. It becomes impossible to accurately reconstruct the data.
そこで、ダイオード等を用いた振幅制限回路を
圧縮回路内に設け、上記オーバーシユートの発生
を防止することが必要とされる。 Therefore, it is necessary to provide an amplitude limiting circuit using a diode or the like in the compression circuit to prevent the above-mentioned overshoot from occurring.
第1図は、このような振幅制限回路を設けた圧
縮回路10の基本的構成の一例を示すものであ
る。この第1図の圧縮回路10は、入力端子1と
出力端子2との間に配設された主信号路3、副信
号路4、および加算器5から構成される。副信号
路4は、可変遮断周波数の高域通過フイルタ6、
その遮断周波数を制御する制御回路7、および上
述の振幅制限回路8から構成される。 FIG. 1 shows an example of the basic configuration of a compression circuit 10 provided with such an amplitude limiting circuit. The compression circuit 10 shown in FIG. 1 is composed of a main signal path 3, a sub signal path 4, and an adder 5, which are arranged between an input terminal 1 and an output terminal 2. The sub-signal path 4 includes a variable cut-off frequency high-pass filter 6;
It is comprised of a control circuit 7 that controls its cutoff frequency, and the above-mentioned amplitude limiting circuit 8.
第2図は、この圧縮回路10の周波数応答を説
明するためのグラフである。この第2図におい
て、上記主信号路3の伝達特性Aは、たとえば利
得1で平坦な(フラツトな)周波数特性を有して
いる。これに対して副信号路4の伝達特性Bは、
ほぼ高域通過フイルタ6の特性により決定され、
信号レベルに応じて遮断周波数が変化する。すな
わち、無信号時には遮断周波数が最も低下した特
性B1となり、信号レベルの上昇に伴なつて遮断
周波数が上昇してたとえば特性B2となる。そし
て、圧縮回路10の入出力端子1,2間の伝達特
性Cは、これらの信号路3,4の伝達特性A,B
を合成したものとなり、上記無信号時に特性C1
となり、信号レベルが上昇した状態でたとえば特
性C2となる。このような過程を介して、入力信
号のダイナミツクレンジの圧縮が行なわれる。再
生時(又は受信時)には、圧縮回路10に対して
相補的な伝達特性を有する伸張回路(図示せず)
により伸張動作がなされ、元のダイナミツクレン
ジに復元されることは勿論である。 FIG. 2 is a graph for explaining the frequency response of this compression circuit 10. In FIG. 2, the transfer characteristic A of the main signal path 3 has, for example, a gain of 1 and a flat frequency characteristic. On the other hand, the transfer characteristic B of the sub-signal path 4 is
Almost determined by the characteristics of the high-pass filter 6,
The cutoff frequency changes depending on the signal level. That is, when there is no signal, the cutoff frequency becomes characteristic B1 , which is the lowest, and as the signal level increases, the cutoff frequency increases, and becomes characteristic B2 , for example. The transfer characteristic C between the input and output terminals 1 and 2 of the compression circuit 10 is the transfer characteristic A and B of these signal paths 3 and 4.
When there is no signal, the characteristic C 1
Therefore, when the signal level increases, characteristic C2 is obtained, for example. Through this process, the dynamic range of the input signal is compressed. During playback (or reception), an expansion circuit (not shown) having complementary transfer characteristics to the compression circuit 10
Of course, the expansion operation is performed by , and the original dynamic range is restored.
次に、振幅制限回路8について説明する。第1
図の圧縮回路10において、振幅制限回路8が無
い場合に、第3図Aに示すようなトーンバースト
信号が時刻t1からt2までの間入力されると、たと
えば第3図Bに示すような応答波形の信号が出力
される。すなわち、時刻t1以前はほぼ無信号状態
にあるため、高域通過フイルタ6の伝達特性は第
2図B1のように遮断周波数が低域側にあり、時
刻t1直後においては、制御回路7の有限の立上り
時定数のために遮断周波数の高域側へのシフトは
瞬時にはなされず、出力波形にオーバーシユート
が発生する。伝送路や録音媒体は固有のクリツピ
ングレベルあるいは許容最大レベルを有してお
り、発生したオーバーシユートがクリツピングレ
ベルを越える可能性がある。このような事態を回
避するために、振幅制限回路8により上記クリツ
ピングレベル以内のリミツタレベルLを第3図の
ように設定し、このリミツタレベルLを越えるオ
ーバーシユートに対して振幅制限特性を与えてい
る。 Next, the amplitude limiting circuit 8 will be explained. 1st
In the compression circuit 10 shown in the figure, when the amplitude limiting circuit 8 is not provided, if a tone burst signal as shown in FIG . A signal with a response waveform is output. That is, since there is almost no signal before time t1 , the transfer characteristic of the high-pass filter 6 has a cutoff frequency on the low frequency side as shown in FIG. 2B1 , and immediately after time t1 , the control circuit Due to the finite rise time constant of 7, the cut-off frequency is not shifted to the high frequency side instantly, and an overshoot occurs in the output waveform. Transmission lines and recording media have their own clipping levels or maximum allowable levels, and there is a possibility that the overshoot that occurs will exceed the clipping level. In order to avoid such a situation, a limiter level L within the above-mentioned clipping level is set by the amplitude limiting circuit 8 as shown in FIG. 3, and an amplitude limiting characteristic is applied to overshoot exceeding this limiter level L. There is.
このような振幅制限回路8は、非線形素子を用
いて構成されるが、通常PN接合が最も一般的に
用いられる。第4図は第1図の圧縮回路10のよ
り具体的な構成を示したものであり、対応する回
路部には同じ参照番号を付している。この第4図
における振幅制限回路8には、逆並列接続された
PN接合、すなわち、2個のダイオード11,1
2のアノード、カソードをそれぞれ互いに逆向き
となるように並列接続したものを用いている。こ
こで、非線形素子のリミツタレベルは、素子固有
の値を持ち、自由度は小さい。たとえばシリコン
PN接合は約0.6Vの閾値を有し、これを逆並列接
続した第4図の振幅制限回路8のリミツタレベル
は約1.2VP-Pの値となる。この値は通常設定され
る信号レベルに対してかなり大きな値であり、そ
のままでは利用できないため、振幅制限回路8の
前段(入力側)に演算増幅器13を配設し、高域
通過フイルタ6からの出力を増幅して振幅制限回
路8に印加することにより、実質的に上記リミツ
タレベルが信号に対して最適値となるように構成
することが必要とされる。この場合、上記加算器
5となる加算抵抗16,17および演算増幅器1
5において、加算抵抗16,17の比を適当に設
定することにより、演算増幅器13で増幅された
副信号路4の出力が主信号路3の出力に対して一
定の比率を持つて(小さな加算係数を有して)加
算されるようにすることも必要である。 Such amplitude limiting circuit 8 is constructed using nonlinear elements, and a PN junction is most commonly used. FIG. 4 shows a more specific configuration of the compression circuit 10 of FIG. 1, and corresponding circuit parts are given the same reference numerals. The amplitude limiting circuit 8 in FIG.
PN junction, i.e. two diodes 11,1
Two anodes and two cathodes are connected in parallel in opposite directions. Here, the limiter level of the nonlinear element has a value unique to the element, and the degree of freedom is small. For example silicon
The PN junction has a threshold of about 0.6V, and the limiter level of the amplitude limiting circuit 8 of FIG. 4, which is connected in antiparallel, has a value of about 1.2V PP . This value is quite large compared to the signal level normally set, and cannot be used as is. Therefore, an operational amplifier 13 is provided before the amplitude limiting circuit 8 (on the input side), and the output from the high-pass filter 6 is It is necessary to amplify the output and apply it to the amplitude limiting circuit 8 so that the limiter level is substantially the optimum value for the signal. In this case, the adding resistors 16 and 17 which become the adder 5 and the operational amplifier 1
5, by appropriately setting the ratio of the adding resistors 16 and 17, the output of the sub signal path 4 amplified by the operational amplifier 13 has a constant ratio to the output of the main signal path 3 (a small addition It is also necessary that the values are added (with a coefficient).
ところが、このような第4図の構成において
は、幅信号路4内にリミツタレベル設定用の演算
増幅器13が必要となるため、回路構成が複雑化
し、信号レベルを増幅して減衰するという余分な
操作により、精度やSN比等が劣化する。また、
振幅制限回路8には歪み電流が流れ、第4図の構
成では、接地回路の共通インピーダンスを介して
他の回路に影響を与える可能性がある。 However, in the configuration shown in FIG. 4, the operational amplifier 13 for setting the limiter level is required in the width signal path 4, which complicates the circuit configuration and requires extra operations to amplify and attenuate the signal level. As a result, accuracy, signal-to-noise ratio, etc. deteriorate. Also,
A distortion current flows through the amplitude limiting circuit 8, and in the configuration shown in FIG. 4, it may affect other circuits through the common impedance of the ground circuit.
さらに、このようなノイズリダクシヨン装置を
テープレコーダ等の録音再生装置に適用する場合
において、録音媒体であるテープ等の種類が異な
る場合に、その録音特性も異なり、上記リミツタ
レベルを2以上の値の間で切換選択することが望
まれる。この他、ノイズリダクシヨン方式自体を
切換える場合にも、リミツタレベルを切換える必
要がある。 Furthermore, when applying such a noise reduction device to a recording/playback device such as a tape recorder, when the types of recording media such as tapes are different, their recording characteristics are also different, and the limiter level is set to a value of 2 or more. It is desirable to switch between the two. In addition, when switching the noise reduction method itself, it is necessary to switch the limiter level.
本発明は、このような従来の実状に鑑みてなさ
れたものであり、リミツタレベル設定専用の上記
演算増幅器13を不要とし、簡単な回路構成で最
適のリミツタレベル設定が行なえ、精度向上が図
れ、かつ上記歪み電流による他の回路への悪影響
を防止できるのみならず、例えば録音媒体の特性
等に応じて、2以上のリミツタレベル間での切換
選択が容易に行ない得るようなノイズリダクシヨ
ン装置の提供を目的とする。 The present invention has been made in view of the conventional situation, and eliminates the need for the operational amplifier 13 dedicated to limiter level setting, allows optimum limiter level setting with a simple circuit configuration, improves accuracy, and achieves the above-mentioned functions. The object of the present invention is to provide a noise reduction device that not only can prevent the adverse effects of distortion current on other circuits, but also can easily switch between two or more limiter levels depending on, for example, the characteristics of a recording medium. shall be.
すなわち、本発明に係るノイズリダクシヨン装
置の特徴は、入力信号が供給される主信号路と、
可変伝達関数回路及びその制御回路を含む上記入
力信号が供給される副信号路とから構成され、上
記主信号路の主信号と上記副信号路の副信号との
加算手段である演算増幅器と、上記可変伝達関数
回路の出力を電流に変換する手段と、この電流変
換手段の出力電流の切換手段と、第1、第2の振
幅制限手段とを具備し、上記演算増幅器の非反転
入力端子に上記主信号を印加し、該演算増幅器の
反転入力端子と出力端子との間に第1の抵抗を接
続し、第2の抵抗の一端を上記演算増幅器の反転
入力端子に接続し、該第2の抵抗の他端を上記第
1の振幅制限手段の一端と上記電流変換手段出力
の切換手段の一方の切換出力端子に接続し、第3
の抵抗の一端を上記第2の抵抗に接続し、該第3
の抵孔の他端を上記第2の振幅制限手段の一端と
上記切換手段の他方の切換出力端子に接続し、上
記第1及び第2の振幅制限手段の他端を上記演算
増幅器の出力端子に接続し、少なくとも上記第2
の抵抗の値から上記第1の振幅制限手段の制限特
性が設定され、少なくとも上記第3の抵抗の値か
ら上記第2の振幅制限手段の制限特性が設定する
ようにしたことである。 That is, the features of the noise reduction device according to the present invention include a main signal path to which an input signal is supplied;
an operational amplifier comprising a variable transfer function circuit and a sub-signal path to which the input signal is supplied, including a control circuit thereof, and serving as an addition means for the main signal of the main signal path and the sub-signal of the sub-signal path; A means for converting the output of the variable transfer function circuit into a current, a means for switching the output current of the current converting means, and first and second amplitude limiting means, the non-inverting input terminal of the operational amplifier The main signal is applied, a first resistor is connected between the inverting input terminal and the output terminal of the operational amplifier, one end of a second resistor is connected to the inverting input terminal of the operational amplifier, and the second resistor is connected to the inverting input terminal of the operational amplifier. The other end of the resistor is connected to one end of the first amplitude limiting means and one switching output terminal of the current converting means output switching means, and the third
One end of the resistor is connected to the second resistor, and the third resistor is connected to the second resistor.
The other end of the resistor hole is connected to one end of the second amplitude limiting means and the other switching output terminal of the switching means, and the other ends of the first and second amplitude limiting means are connected to the output terminal of the operational amplifier. at least the second
The limiting characteristic of the first amplitude limiting means is set from the value of the resistor, and the limiting characteristic of the second amplitude limiting means is set from at least the value of the third resistor.
ここで、本発明の実施例の説明に先立ち、本件
発明者が既に提案した本発明の先行技術ともなる
ノイズリダクシヨン装置の基本構成および動作原
理について、図面を参照しながら説明する。 Here, prior to describing embodiments of the present invention, the basic configuration and operating principle of a noise reduction device that has been proposed by the inventor and is also prior art to the present invention will be explained with reference to the drawings.
すなわち、第5図は、本発明の先行技術として
のノイズリダクシヨン装置に示し、圧縮動作を行
なう回路構成例を示している。この第5図の圧縮
回路20において、入力端子21と出力端子22
との間に、主信号路23、副信号路24、および
これらの信号路23,24の信号の加算手段とし
ての演算増幅器25が配設されている。副信号路
24は、可変伝達関数回路である可変遮断周波数
の高域通過フイルタ26と、その遮断周波数を制
御する制御回路27とを有し、高域通過フイルタ
26の主力は、電圧のままではリミツタのレベル
適正化のために増幅が必要となることを考慮して
電圧−電流変換器33により電流に変換され、抵
抗34を介して演算増幅器25の反転入力端子に
送られている。この反転入力端子と演算増幅器2
5の出力端子、すなわちこの圧縮回路20の出力
端子22との間に、帰還抵抗35が接続され、電
圧−電流変換器33の出力端子と演算増幅器25
の出力端子22との間に振幅制限回路28が挿入
接続されている。また、演算増幅器25の非反転
入力端子には主信号路23が接続されている。 That is, FIG. 5 shows a noise reduction device as a prior art of the present invention, and shows an example of a circuit configuration for performing a compression operation. In the compression circuit 20 of FIG. 5, an input terminal 21 and an output terminal 22
A main signal path 23, a sub-signal path 24, and an operational amplifier 25 serving as means for adding the signals of these signal paths 23 and 24 are disposed between the main signal path 23 and the sub-signal path 24. The sub-signal path 24 includes a high-pass filter 26 with a variable cut-off frequency, which is a variable transfer function circuit, and a control circuit 27 that controls the cut-off frequency. Considering that amplification is required to adjust the level of the limiter, the voltage is converted into a current by a voltage-current converter 33, and is sent to the inverting input terminal of the operational amplifier 25 via a resistor 34. This inverting input terminal and operational amplifier 2
5, that is, the output terminal 22 of this compression circuit 20, a feedback resistor 35 is connected between the output terminal of the voltage-current converter 33 and the operational amplifier 25.
An amplitude limiting circuit 28 is inserted and connected between the output terminal 22 and the output terminal 22 of the amplifier. Further, a main signal path 23 is connected to a non-inverting input terminal of the operational amplifier 25.
以上の構成を有するノイズリダクシヨン装置の
圧縮回路20において、演算増幅器25は、主信
号路23に対してボルテージフオロワとして動作
し、副信号路24に対しては反転増幅器として動
作する。電圧−電流変換器33の出力電流は、抵
抗34と抵抗35を介して演算増幅器25の出力
端子22に流れ込む。このとき、電圧−電流変換
器33によつて変換された電流の変化にともな
い、抵抗35に生ずる電圧降下が出力信号として
寄与する。したがつて、副信号路24に対する加
算係数は、電圧−電流変換器33の変換係数と抵
抗35により設定することができる。電圧−電流
変換器33の変換係数は、副信号路24の信号を
主信号路23の信号に加算するために、負とする
必要がある。 In the compression circuit 20 of the noise reduction device having the above configuration, the operational amplifier 25 operates as a voltage follower for the main signal path 23 and as an inverting amplifier for the sub signal path 24. The output current of the voltage-current converter 33 flows into the output terminal 22 of the operational amplifier 25 via the resistor 34 and the resistor 35. At this time, the voltage drop that occurs across the resistor 35 as the current converted by the voltage-current converter 33 changes contributes as an output signal. Therefore, the addition coefficient for the sub-signal path 24 can be set by the conversion coefficient of the voltage-current converter 33 and the resistor 35. The conversion coefficient of the voltage-to-current converter 33 needs to be negative in order to add the signal on the secondary signal path 24 to the signal on the main signal path 23.
一方、振幅制限回路28は、一般にPN接合素
子を逆並列接続して構成され、本実施例において
は、2個のシリコンダイオード31,32のアノ
ード−カソードの向きが互いに逆となるように並
列接続したものを用いている。この振幅制限回路
28のリミツタレベルは、約1.2VP-Pと固有の値
を持つが、この一定のリミツタレベルは電圧−電
流変換器33によつて変換された電流の変化にと
もない、抵抗34,35に生ずる電圧降下の和に
対して設定されることになるため、抵抗34の値
を適当に選択することにより、出力端子22にお
ける信号レベルとは独立に回路全体における実質
的なリミツタレベルを自由に設定できる。すなわ
ち、振幅制限回路28のみに注目したときの名目
上のリミツタレベル約1.2VP-Pのために、出力信
号レベルに制約を受けることはない。たとえば、
抵抗34を抵抗35の2倍の抵抗値に設定する
と、回路全体の出力端子22から見るときの実質
的なリミツタレベルは約0.4VP-Pとなる。この振
幅制限動作は、主信号に対して何らの影響をも及
ぼさない。 On the other hand, the amplitude limiting circuit 28 is generally constructed by connecting PN junction elements in antiparallel, and in this embodiment, two silicon diodes 31 and 32 are connected in parallel so that their anode-cathode directions are opposite to each other. I am using the one that I made. The limiter level of this amplitude limiting circuit 28 has a specific value of approximately 1.2V PP , but this constant limiter level is generated in the resistors 34 and 35 as the current converted by the voltage-current converter 33 changes. Since it is set for the sum of voltage drops, by appropriately selecting the value of the resistor 34, the effective limiter level in the entire circuit can be freely set independently of the signal level at the output terminal 22. That is, the output signal level is not constrained due to the nominal limiter level of about 1.2V PP when looking only at the amplitude limiting circuit 28. for example,
When the resistance value of the resistor 34 is set to twice that of the resistor 35, the effective limiter level when viewed from the output terminal 22 of the entire circuit becomes approximately 0.4V PP . This amplitude limiting operation has no effect on the main signal.
次に、本発明に係る好ましい実施例について、
第6図ないし第8図を参照しながら説明する。 Next, regarding preferred embodiments of the present invention,
This will be explained with reference to FIGS. 6 to 8.
第6図は本発明に係るノイズリダクシヨン装置
の第1の実施例を示し、圧縮動作を行なうための
回路構成例を示している。この第6図において、
入力端子21、出力端子22、主信号路23、副
信号路24、加算手段としての演算増幅器25、
可変伝達関数回路としての可変遮断周波数の高域
通過フイルタ26、制御回路27、および電圧−
電流変換器33は、前述した第5図の各部と同様
に構成でき、動作も同様であるため、対応する部
分に同一の参照番号を付して説明を省略する。 FIG. 6 shows a first embodiment of a noise reduction device according to the present invention, and shows an example of a circuit configuration for performing a compression operation. In this Figure 6,
an input terminal 21, an output terminal 22, a main signal path 23, a sub-signal path 24, an operational amplifier 25 as an adding means,
A high-pass filter 26 with a variable cut-off frequency as a variable transfer function circuit, a control circuit 27, and a voltage
The current converter 33 can be constructed in the same manner as the respective parts shown in FIG. 5 described above and operate in the same manner, so corresponding parts will be given the same reference numerals and a description thereof will be omitted.
ここで、本発明の第1の実施例の特徴的な構成
としては、電圧−電流変換器33からの出力電流
を切換える手段としての切換スイツチ40と、第
1、第2の振幅制限回路41,42と、第1、第
2および第3の抵抗51,52,53とを具備
し、演算増幅器25の反転入力端子と出力端子と
の間に抵抗51を接続し、抵抗52の一端を演算
増幅器25の反転入力端子と抵抗51との接続点
に接続し、抵抗52の他端を振幅制限回路41の
一端と切換スイツチ40の一方の切換出力端子a
に接続し(この接続点あるいは節をAとする。)、
抵抗53の一端を抵抗52の上記他端に接続し、
抵抗53の他端を振幅制限回路42の一端と切換
スイツチ40の他方の切換出力端子bに接続し
(この接続点あるいは節をBとする。)、振幅制限
回路41,42のそれぞれの他端を演算増幅器2
5の出力端子に接続している。なお、振幅制限回
路41や42としては、前記第5図の振幅制限回
路28と同様に、逆並列接続されたNP接合の構
成を用いればよい。 Here, the characteristic configuration of the first embodiment of the present invention includes a changeover switch 40 as means for switching the output current from the voltage-current converter 33, a first amplitude limiting circuit 41, a second amplitude limiting circuit 41, 42 and first, second, and third resistors 51, 52, and 53, the resistor 51 is connected between the inverting input terminal and the output terminal of the operational amplifier 25, and one end of the resistor 52 is connected to the operational amplifier 25. The other end of the resistor 52 is connected to one end of the amplitude limiting circuit 41 and one switching output terminal a of the switching switch 40.
(Let this connection point or node be A),
Connecting one end of the resistor 53 to the other end of the resistor 52,
The other end of the resistor 53 is connected to one end of the amplitude limiting circuit 42 and the other switching output terminal b of the changeover switch 40 (this connection point or node is referred to as B), and the other ends of the amplitude limiting circuits 41 and 42 are connected to each other. Operational amplifier 2
It is connected to the output terminal of 5. Note that as the amplitude limiting circuits 41 and 42, an NP junction structure connected in antiparallel may be used, similar to the amplitude limiting circuit 28 of FIG. 5.
以上のような構成を有するノイズリダクシヨン
装置の圧縮回路50において、主信号路23に対
する副信号路24の加算係数は、抵抗51によつ
て設定される。この加算係数は、切換スイツチ4
0の状態には依存しない。いま、切換スイツチ4
0が端子a側に切換接続されて、電圧−電流変換
器33からの副信号路電流が上記接続点(あるい
は節)(A)に加えられた場合の前記実質的な第1の
リミツタレベルは、抵抗51と抵抗52の電圧降
下の和により定まる。この第1のリミツタレベル
は、上記加算係数とは独立に、すなわち抵抗52
の抵抗値により自由に設定できる。次に、切換ス
イツチ40が端子b側に切換接続されると、副信
号路電流は上記接続点(あるいは節)(B)に加えら
れ、実質的な第2のリミツタレベルは抵抗51,
52、および53の電圧降下の和により定まり、
上記加算係数および第1のリミツタレベルとは独
立に設定可能である。 In the compression circuit 50 of the noise reduction device having the above configuration, the addition coefficient of the sub signal path 24 to the main signal path 23 is set by the resistor 51. This addition coefficient is determined by the changeover switch 4.
It does not depend on the 0 state. Now switch 4
0 is switched and connected to the terminal a side, and the sub-signal path current from the voltage-current converter 33 is applied to the connection point (or node) (A), the substantial first limiter level is: It is determined by the sum of voltage drops across resistor 51 and resistor 52. This first limiter level is determined independently of the addition coefficient, that is, the resistor 52
It can be freely set by the resistance value. Next, when the changeover switch 40 is switched to the terminal b side, the sub-signal path current is applied to the connection point (or node) (B), and the substantial second limiter level is set to the resistor 51,
It is determined by the sum of the voltage drops of 52 and 53,
It can be set independently of the addition coefficient and the first limiter level.
すなわち、上記第1、第2、第3の抵抗51,
52,53の抵抗値をそれぞれR1,R2,R3とす
るとき、上記第1のリミツタレベルは、前記名目
上のリミツタレベル、すなわち振幅制限回路41
や42の固有のリミツタレベル(約1.2VP-P)を
R1/R1+R2倍したものとなり、また、上記第2のリ
ミツタレベルは同様にR1/R1+R2+R3倍したものと
なる。そして、切換スイツチ40を切換えること
により、これらの第1、第2のリミツタレベルの
いずれか一方を選択して設定できる。 That is, the first, second, and third resistors 51,
When the resistance values of 52 and 53 are respectively R 1 , R 2 , and R 3 , the first limiter level is the nominal limiter level, that is, the amplitude limiting circuit 41
or 42 unique limiter level (approximately 1.2V PP )
R 1 /R 1 +R is multiplied by 2 , and the second limiter level is similarly multiplied by R 1 /R 1 +R 2 +R by 3 . By switching the changeover switch 40, one of the first and second limiter levels can be selected and set.
なお、ノイズリダクシヨン装置の伸張回路は、
上記圧縮回路50と対称的なあるいは相補的な回
路を別個に構成してもよいが、一般に、テープレ
コーダ等の録音再生装置においては、録音、再生
のいずれか一方のモードのみが選択されることに
鑑み、スイツチ切換えにより圧縮、伸張のいずれ
かの動作が選択的に行なわれるように構成するの
が好ましく、この場合には、たとえば高域通過フ
イルタ26の入力端子に切換スイツチを挿入接続
して、伸張動作が選択されたときには、出力端子
22からの出力を反転して高域通過フイルタ26
に印加すればよい。 The expansion circuit of the noise reduction device is
Although a circuit symmetrical or complementary to the compression circuit 50 may be constructed separately, in general, in a recording/playback device such as a tape recorder, only one of the recording and playback modes is selected. In view of this, it is preferable to configure the system so that either compression or expansion is selectively performed by switching a switch. , when the expansion operation is selected, the output from the output terminal 22 is inverted and passed through the high-pass filter 26.
Just apply it to .
次に、第7図は上記第6図に示す第1の実施例
のより具体的な回路構成例を示している。この第
7図において、56,57はそれぞれ正、負の電
源供給端子である。切換スイツチ29は、上述し
た圧縮、伸張動作切換用であり、一方の切換端子
cが入力端子21に、他方の切換端子eが出力端
子22からの出力を反転する反転増幅器30の出
力端子に、それぞれ接続されている。この切換ス
イツチ29からの出力が可変遮断周波数の高域通
過フイルタ26に印加され、このフイルタ26か
らの出力は、上記電圧−電流変換器33の一部と
なる差動トランジスタ回路36により電流変換さ
れる。差動トランジスタ回路36を構成するトラ
ンジスタ37,38のコレクタには上記第6図の
切換スイツチ40に対応する第1および第2の電
流スイツチ43,44が接続されており、その負
荷には電流反転(カレントミラー)回路45,4
6が接続され、それぞれ出力電流は上記節(A)およ
び(B)に加えられる。そして、これらの電流スイツ
チ43,44の切換制御端子47,48のいずれ
か一方に高電位を選択的に印加することにより、
差動トランジスタ回路36の出力電流が上記節(A)
あるいは節(B)のいずれか一方に選択的に送られ
る。したがつて、端子47,48の電位により上
記第1、第2のリミツタレベルの切換えが可能と
なる。また、切換スイツチ29を端子c側に切換
接続することにより圧縮動作が、端子e側に切換
接続することにより伸張動作がそれぞれ行なわ
れ、これらの圧縮、伸張動作は互いに相補的とな
る。 Next, FIG. 7 shows a more specific example of the circuit configuration of the first embodiment shown in FIG. 6 above. In FIG. 7, 56 and 57 are positive and negative power supply terminals, respectively. The changeover switch 29 is for switching between the compression and expansion operations described above, and has one changeover terminal c connected to the input terminal 21, and the other changeover terminal e connected to the output terminal of an inverting amplifier 30 that inverts the output from the output terminal 22. each connected. The output from this changeover switch 29 is applied to a high-pass filter 26 with a variable cut-off frequency, and the output from this filter 26 is converted into a current by a differential transistor circuit 36 that is part of the voltage-current converter 33. Ru. First and second current switches 43 and 44 corresponding to the changeover switch 40 shown in FIG. 6 are connected to the collectors of the transistors 37 and 38 constituting the differential transistor circuit 36. (Current mirror) circuit 45, 4
6 are connected, and the output currents are added to nodes (A) and (B) above, respectively. By selectively applying a high potential to either one of the switching control terminals 47, 48 of these current switches 43, 44,
The output current of the differential transistor circuit 36 is at the above node (A)
Alternatively, it is selectively sent to either clause (B). Therefore, the first and second limiter levels can be switched by the potentials of the terminals 47 and 48. Furthermore, by switching and connecting the changeover switch 29 to the terminal c side, a compression operation is performed, and by switching and connecting the changeover switch 29 to the terminal e side, an expansion operation is performed, and these compression and expansion operations are complementary to each other.
次に、第8図は本発明の第2の実施例を示し、
前述した第1の実施例における第1、第2、第3
の抵抗51,52,53に対応する抵抗61,6
2,63を設け、第3の抵抗63の上記一端を、
第2の抵抗62の上記一端、すなわち演算増幅器
25の反転入力端子と第1の抵抗61との接続点
に接続している。この場合に、切換スイツチ40
を端子a側に切換接続したときの上記実質的な第
1のリミツタレベルは、振幅制限回路41固有の
上記名目的なリミツタレベルのR1/R1+R2倍のなる
のに対し、切換スイツチ40を端子b側に切換接
続したときの第2のリミツタレベルは、振幅制限
回路42固有のリミツタレベルのR1/R1+R2倍とな
る。したがつて、抵抗62,63の抵抗値R2,
R3をそれぞれ独立に設定することによつて、上
記第1、第2のリミツタレベルをそれぞれ独立に
設定することができ、これらのリミツタレベルを
切換スイツチ40により容易に切換選択可能とな
る。この第8図に示す第2の実施例において、他
の構成および動作は、前述した第1の実施例と同
様であるため、第6図や第7図と対応する部分に
は同一の参照番号を付して説明を省略する。 Next, FIG. 8 shows a second embodiment of the present invention,
The first, second, and third in the first embodiment described above
Resistors 61, 6 corresponding to resistors 51, 52, 53 of
2, 63, and the one end of the third resistor 63 is connected to
It is connected to the above-mentioned one end of the second resistor 62, that is, the connection point between the inverting input terminal of the operational amplifier 25 and the first resistor 61. In this case, the changeover switch 40
The above-mentioned substantial first limiter level when switched and connected to the terminal a side is R 1 /R 1 + R 2 times the above-mentioned nominal limiter level specific to the amplitude limiting circuit 41, whereas when the changeover switch 40 is connected The second limiter level when switched and connected to the terminal b side is R 1 /R 1 +R twice the limiter level specific to the amplitude limiting circuit 42 . Therefore, the resistance value R 2 of the resistors 62 and 63,
By setting R3 independently, the first and second limiter levels can be set independently, and these limiter levels can be easily switched and selected by the changeover switch 40. In the second embodiment shown in FIG. 8, other configurations and operations are similar to those of the first embodiment described above, so parts corresponding to those in FIGS. 6 and 7 have the same reference numerals. The explanation will be omitted.
以上の説明から明らかなように、本発明に係る
ノイズリダクシヨン装置によれば、従来のような
リミツタレベル設定専用の演算増幅器が不要とな
り、主信号と副信号とを加算する手段としての演
算増幅器25を1個用いるのみで、最適な実質的
リミツタレベルの設定が行なえる。したがつて、
回路構成が簡略化され、従来のように信号レベル
を持ち上げてリミツタレベルを設定した後に減衰
させるという余分な操作が省かれて精度向上が実
現できるのみならず、主信号に対してはボルテー
ジフオロワとして動作するために、利得が従来の
ような抵抗比に依存せず、精度が高い。また、振
幅制限回路を流れる歪み電流が従来のように接地
回路を介して流れることを防止でき、他の回路へ
の影響を防止できる。さらに、2以上のリミツタ
レベルを設定してこれらを切換スイツチにより切
換選択することが容易に実現でき、例えば録音媒
体であるテープの種類やノイズリダクシヨン方式
の切換え等に応じて副信号路のリミツタレベルの
切換が容易に行なえる。 As is clear from the above description, according to the noise reduction device according to the present invention, there is no need for a conventional operational amplifier dedicated to limiter level setting, and the operational amplifier 25 as a means for adding the main signal and the sub-signal is not required. By using just one, the optimum practical limiter level can be set. Therefore,
The circuit configuration is simplified, and the extra operation of raising the signal level, setting the limiter level, and then attenuating it as in the conventional method is omitted, which not only improves accuracy, but also allows it to function as a voltage follower for the main signal. In order to operate, the gain does not depend on the resistance ratio as in the conventional case, and the accuracy is high. Further, the distortion current flowing through the amplitude limiting circuit can be prevented from flowing through the ground circuit as in the conventional case, and the influence on other circuits can be prevented. Furthermore, it is easy to set two or more limiter levels and select them using a changeover switch. For example, the limiter level of the auxiliary signal path can be changed depending on the type of tape used as the recording medium, the noise reduction method, etc. Switching is easy.
なお、本発明は上記実施例のみに限定されるも
のではなく、たとえば3個以上の振幅制限回路お
よび4個以上の抵抗を用いて、3以上のリミツタ
レベルの間で切換選択を可能とすることも容易に
実現できる。 It should be noted that the present invention is not limited to the above-mentioned embodiments; for example, three or more amplitude limiting circuits and four or more resistors may be used to enable switching selection among three or more limiter levels. It can be easily achieved.
第1図はノイズリダクシヨン装置の圧縮回路の
基本構成を示すブロツク図、第2図は第1図の回
路の伝達特性を示すグラフ、第3図はトーンバー
スト信号の入出力応答を示すタイムチヤート、第
4図は第1図の回路の従来の具体例を示す回路図
である。第5図は本発明の先行技術としてのノイ
ズリダクシヨン装置の圧縮回路を示す回路図であ
る。第6図は本発明の第1の実施例となるノイズ
リダクシヨン装置の圧縮回路を示す回路図、第7
図は該第1の実施例の具体的回路構成を示し圧
縮、伸張動作切換可能とした構成を示す回路図で
ある。第8図は本発明の第2の実施例としての圧
縮、伸張動作切換可能なノイズリダクシヨン装置
を示す回路図である。
21……入力端子、22……出力端子、23…
…主信号路、24……副信号路、25……加算手
段としての演算増幅器、26……可変遮断周波数
の高域通過フイルタ、27……制御回路、28,
41,42……振幅制限回路、33……電圧−電
流変換器、40……切換スイツチ、51,61…
…第1の抵抗、52,62……第2の抵抗、5
3,63……第3の抵抗。
Figure 1 is a block diagram showing the basic configuration of the compression circuit of the noise reduction device, Figure 2 is a graph showing the transfer characteristics of the circuit in Figure 1, and Figure 3 is a time chart showing the input/output response of the tone burst signal. , FIG. 4 is a circuit diagram showing a conventional example of the circuit shown in FIG. FIG. 5 is a circuit diagram showing a compression circuit of a noise reduction device as a prior art of the present invention. FIG. 6 is a circuit diagram showing a compression circuit of a noise reduction device according to a first embodiment of the present invention;
The figure is a circuit diagram showing a specific circuit configuration of the first embodiment, and shows a configuration in which compression and expansion operations can be switched. FIG. 8 is a circuit diagram showing a noise reduction device capable of switching between compression and expansion operations as a second embodiment of the present invention. 21...Input terminal, 22...Output terminal, 23...
...Main signal path, 24...Sub signal path, 25...Operation amplifier as addition means, 26...High-pass filter with variable cut-off frequency, 27...Control circuit, 28,
41, 42... Amplitude limiting circuit, 33... Voltage-current converter, 40... Changeover switch, 51, 61...
...First resistance, 52, 62...Second resistance, 5
3,63...Third resistance.
Claims (1)
関数回路及びその制御回路を含み上記入力信号が
供給される副信号路とから構成され、 上記主信号路の主信号と上記副信号路の副信号
との加算手段である演算増幅器と、 上記可変伝達関数回路の出力を電流に変換する
手段と、 この電流変換手段の出力電流の切換手段と、 第1、第2の振幅制限手段とを具備し 上記演算増幅器の非反転入力端子に上記主信号
を印加し、該演算増幅器の反転入力端子と出力端
子との間に第1の抵抗を接続し、第2の抵抗の一
端を上記演算増幅器の反転入力端子に接続し、該
第2の抵抗の他端を上記第1の振幅制限手段の一
端と上記電流変換手段出力の切換手段の一方の切
換出力端子に接続し、第3の抵抗の一端を上記第
2の抵抗に接続し、該第3の抵抗の他端を上記第
2の振幅制限手段の一端と上記切換手段の他方の
切換出力端子に接続し、上記第1及び第2の振幅
制限手段の他端を上記演算増幅器の出力端子に接
続し、少なくとも上記第2の抵抗の値から上記第
1の振幅制限手段の制限特性が設定され、少なく
とも上記第3の抵抗の値から上記第2の振幅制限
手段の制限特性が設定されるようにしたことを特
徴とするノイズリダクシヨン装置。[Claims] 1. Consisting of a main signal path to which an input signal is supplied, and a sub-signal path including a variable transfer function circuit and its control circuit and to which the input signal is supplied, the main signal of the main signal path is and a sub-signal of the sub-signal path; a means for converting the output of the variable transfer function circuit into a current; a means for switching the output current of the current converting means; applying the main signal to the non-inverting input terminal of the operational amplifier; connecting a first resistor between the inverting input terminal and the output terminal of the operational amplifier; One end is connected to the inverting input terminal of the operational amplifier, and the other end of the second resistor is connected to one end of the first amplitude limiting means and one switching output terminal of the current converting means output switching means. , one end of a third resistor is connected to the second resistor, the other end of the third resistor is connected to one end of the second amplitude limiting means and the other switching output terminal of the switching means, The other ends of the first and second amplitude limiting means are connected to the output terminal of the operational amplifier, and the limiting characteristic of the first amplitude limiting means is set based on the value of at least the second resistor, and the limiting characteristic of the first amplitude limiting means is set based on the value of at least the second resistor. A noise reduction device characterized in that the limiting characteristic of the second amplitude limiting means is set from the value of the resistance.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56214825A JPS58116819A (en) | 1981-12-29 | 1981-12-29 | Noise reduction device |
| CA000417843A CA1188384A (en) | 1981-12-29 | 1982-12-16 | Noise reduction circuit |
| US06/451,453 US4462008A (en) | 1981-12-29 | 1982-12-20 | Noise reduction circuit having voltage to current converting means in the auxiliary channel |
| GB08236737A GB2113955B (en) | 1981-12-29 | 1982-12-24 | Noise reduction circuits |
| DE19823248552 DE3248552A1 (en) | 1981-12-29 | 1982-12-29 | CIRCUIT ARRANGEMENT TO REDUCE NOISE |
| FR8222030A FR2519174B1 (en) | 1981-12-29 | 1982-12-29 | NOISE REDUCTION CIRCUIT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56214825A JPS58116819A (en) | 1981-12-29 | 1981-12-29 | Noise reduction device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58116819A JPS58116819A (en) | 1983-07-12 |
| JPH03815B2 true JPH03815B2 (en) | 1991-01-09 |
Family
ID=16662149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56214825A Granted JPS58116819A (en) | 1981-12-29 | 1981-12-29 | Noise reduction device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58116819A (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2619192A1 (en) * | 1976-04-30 | 1977-11-17 | Licentia Gmbh | CIRCUIT FOR AUTOMATIC DYNAMIC COMPRESSION OR EXPANSION |
| JPS5441006A (en) * | 1977-09-08 | 1979-03-31 | Sony Corp | Compression expansion unit |
| JPS56154836A (en) * | 1980-04-30 | 1981-11-30 | Sony Corp | Noise reduction circuit |
-
1981
- 1981-12-29 JP JP56214825A patent/JPS58116819A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58116819A (en) | 1983-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4249136A (en) | PWM Signal power amplifier | |
| US4256980A (en) | Electronic switchover circuit | |
| US4403199A (en) | Gain control systems | |
| JPH0226883B2 (en) | ||
| US4547741A (en) | Noise reduction circuit with a main signal path and auxiliary signal path having a high pass filter characteristic | |
| US4462003A (en) | Variable gain amplifier | |
| US4462008A (en) | Noise reduction circuit having voltage to current converting means in the auxiliary channel | |
| HK35497A (en) | Input circuit for a high-frequency amplifier | |
| US4300102A (en) | Variable gain control circuit | |
| KR940001817B1 (en) | Voltage-current transformation circuit for active filter | |
| KR830001876B1 (en) | Suppression Circuit for Differential Amplifier | |
| GB1594735A (en) | Noise reduction system | |
| US4929908A (en) | Gain controllable amplifier circuit | |
| JP3404209B2 (en) | Transimpedance amplifier circuit | |
| US4331931A (en) | Gain control systems | |
| US4122402A (en) | Buffer amplifier circuit suitable for manufacture in monolithic integrated circuit form | |
| JPH03815B2 (en) | ||
| US5767662A (en) | Amplifier having single-ended input and differential output and method for amplifying a signal | |
| JPH03814B2 (en) | ||
| JP2719251B2 (en) | Noise attenuation circuit with main signal path and auxiliary signal path with high-pass filter characteristics | |
| JPS59185007A (en) | Feedback circuit | |
| JPS6056322B2 (en) | Wideband balanced amplifier with gain switching function | |
| JPS58154911A (en) | Gain control amplifier | |
| JPS6316053B2 (en) | ||
| JPS6161286B2 (en) |