JPH0382007A - Manufacture of laminated capacitor - Google Patents
Manufacture of laminated capacitorInfo
- Publication number
- JPH0382007A JPH0382007A JP1218276A JP21827689A JPH0382007A JP H0382007 A JPH0382007 A JP H0382007A JP 1218276 A JP1218276 A JP 1218276A JP 21827689 A JP21827689 A JP 21827689A JP H0382007 A JPH0382007 A JP H0382007A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- dielectric
- laminated
- electrode material
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000007772 electrode material Substances 0.000 claims abstract description 76
- 239000000463 material Substances 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000010030 laminating Methods 0.000 claims description 14
- 238000003475 lamination Methods 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 6
- 239000013043 chemical agent Substances 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 description 47
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000005245 sintering Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000219112 Cucumis Species 0.000 description 1
- 235000015510 Cucumis melo subsp melo Nutrition 0.000 description 1
- FJJCIZWZNKZHII-UHFFFAOYSA-N [4,6-bis(cyanoamino)-1,3,5-triazin-2-yl]cyanamide Chemical compound N#CNC1=NC(NC#N)=NC(NC#N)=N1 FJJCIZWZNKZHII-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 210000000130 stem cell Anatomy 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、積層コンデンサの製造方法に関し、より特定
的には、内部電極と誘電体側面との間のサイドマージン
領域の形成工程が改良された積層コンデンサの製造方法
に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a multilayer capacitor, and more specifically, the present invention relates to a method for manufacturing a multilayer capacitor, and more specifically, to an improved method for forming a side margin region between an internal electrode and a dielectric side surface. The present invention relates to a method of manufacturing a multilayer capacitor.
コンデンサの小型・大容量化を果たすために、積層コン
デンサが広く用いられている。積層コンデンサは、例え
ば第2図(a)及び(b)に示すように、導電ペースト
よりなる内部電極材1. 2が塗布されたセラミックグ
リーンシート3.4を用意し、それぞれを交互に複数枚
積層し、得られた積層体を厚み方向に圧着した後に焼威
し、内部電極材1. 2の引出されている焼結体側面に
外部電極を形成することにより得られている。Multilayer capacitors are widely used to make capacitors smaller and larger in capacity. For example, as shown in FIGS. 2(a) and 2(b), a multilayer capacitor includes an internal electrode material 1 made of conductive paste. A plurality of ceramic green sheets 3.4 coated with internal electrode materials 1. This is obtained by forming an external electrode on the side surface of the drawn sintered body of No. 2.
ところで、セ・ラミックグリーンシート3.4上に形成
されている内部電極材1.2は、各セラミックグリーン
シート3.4の第1の端縁3a、4aから第2の端a3
b、4b側に向かって延びるように形成されている。ま
た、各内部電極材l。By the way, the internal electrode material 1.2 formed on the ceramic green sheets 3.4 extends from the first edge 3a, 4a to the second edge a3 of each ceramic green sheet 3.4.
b, is formed to extend toward the 4b side. In addition, each internal electrode material l.
2は、セラミックグリーンシート3.4の側端縁3c、
3d、4c、4dとの間に、暢Xのサイドマージン領域
5を残すような幅に形成されている。2 is the side edge 3c of the ceramic green sheet 3.4;
3d, 4c, and 4d, the width is such that a wide side margin area 5 is left.
サイドマージン領域5を設けているのは、内部電極材1
.2の上下に位置するセラミックグリーンシート同士の
密着性を高めると共に、内部電極材1.2が焼結後に焼
結体側面に露出することを防止するためである。従って
、従来より、積層コンデンサにおいては、内部電極材1
. 2の側方に幅Xのサイドマージン領域5を形成する
ことが必須不可欠であった。The side margin region 5 is provided by the internal electrode material 1
.. This is to improve the adhesion between the ceramic green sheets located above and below 2 and to prevent the internal electrode material 1.2 from being exposed on the side surface of the sintered body after sintering. Therefore, conventionally, in multilayer capacitors, internal electrode material 1
.. It was essential to form a side margin region 5 having a width of X on the sides of 2.
〔発明が解決しようとする技術的課題〕しかしながら、
サイドマージン領域5の幅Xが広い場合には、当然のこ
とながら、内部電極材1゜2の幅が挟まり、大容量化を
妨げることになる。[Technical problem to be solved by the invention] However,
When the width X of the side margin region 5 is wide, the width of the internal electrode material 1.degree.2 is naturally pinched, which impedes an increase in capacity.
従って、より小型・大容量化を果たすには、サイドマー
ジン領域5の幅Xは狭い方が好ましい。Therefore, in order to achieve smaller size and larger capacity, it is preferable that the width X of the side margin region 5 is narrower.
他方、積層コンデンサの量産に際しては、第3図(a)
、(b)に示すように、比較的大きな母セラ電ツクグリ
ーンシート6.7を用意し、その一方主面に複数の骨内
部電極材8.9を形成したものを交互に複数枚積層した
後に、−点鎖線A。On the other hand, when mass-producing multilayer capacitors, Fig. 3(a)
, As shown in (b), a relatively large mother cell electrode green sheet 6.7 was prepared, and a plurality of bone internal electrode materials 8.9 formed on one main surface were alternately laminated. Later, - dotted chain line A.
Bに沿って積層体を切断することにより、個々の積層体
を得、咳個々の積層体を坑底することにより個々の積層
コンデンサを製造している。Individual laminates are obtained by cutting the laminate along line B, and individual laminate capacitors are produced by drilling the individual laminates.
ところが、複数の骨内部電極材8.9が形成された母セ
ラ主ツクグリーンシート6.7の積層に際しては、幾分
かの積層ずれが生じざるを得す、その結果、切断後に個
々の積層体内において内部電極材が積層体の側面に露出
する恐れがある。内部電極材が積層体の側面に露出する
と、耐圧不良や内部電極材同士の短絡が生じる。However, when laminating the matrix green sheets 6.7 on which a plurality of bone internal electrode materials 8.9 are formed, some lamination misalignment inevitably occurs, and as a result, after cutting, the individual laminated There is a possibility that the internal electrode material may be exposed on the side surface of the laminate inside the body. If the internal electrode materials are exposed on the side surfaces of the laminate, voltage resistance failure or short circuits between the internal electrode materials occur.
また、露出しないまでも、内部電極材が焼結体の側面近
傍にまで至っている場合、すなわち第2図(a)、(b
)のサイドマージン領域5が小さい場合には、上下のセ
ラミック層の密着強度が充分でなく、焼結後に層剥がれ
が生じる原因となる。In addition, if the internal electrode material reaches near the side surface of the sintered body, even if it is not exposed, that is, Fig. 2 (a), (b)
), the adhesion strength between the upper and lower ceramic layers is not sufficient, causing layer peeling after sintering.
さらに、積層ずれが生じた場合には、内部電極材同士の
重なり面積も小さくなり、容量値が設計容量よりも低下
するおそれがあった。Furthermore, if a lamination misalignment occurs, the overlapping area of the internal electrode materials will also become smaller, and there is a risk that the capacitance value will be lower than the designed capacitance.
上記の諸理由により、サイドマージン領域5の幅Xが狭
い方が好ましいにも関わらず、該暢Xを必要以上に大き
くする必要があり、小型化・大容量化の妨げとなってい
た。また、積層ずれによる容量値のばらつきやデラミネ
ーションも生じがちであった。For the above-mentioned reasons, although it is preferable that the width X of the side margin region 5 be narrow, it is necessary to make the width X larger than necessary, which hinders miniaturization and increase in capacity. In addition, variations in capacitance and delamination due to stacking misalignment tended to occur.
よって、本発明の目的は、従来の積層コンデンサに比べ
て、より一層小型化・大容量化が可能であり、容量値の
ばらつきが少なく、かつ比較的簡単な工程で製造し得る
安価な積層コンデンサの製造方法を提供することにある
。Therefore, an object of the present invention is to provide an inexpensive multilayer capacitor that can be made smaller and larger in capacity than conventional multilayer capacitors, has less variation in capacitance value, and can be manufactured through a relatively simple process. The purpose of this invention is to provide a method for manufacturing the same.
本発明の積層コンデンサの製造方法は矩形の誘電体シー
トの一方主面に、ljF誘電体シートの一方端縁から、
該一方端縁と対向している他方端縁側に向かって、但し
他方端縁には至らないように延び、かつ両端縁を連結し
ている側端縁間の全幅に渡って内部電極材を形成する工
程と、上記内部電極材が引出された上記一方端縁が交互
に反対側となるように、上記誘電体シートを複数枚積層
して積層型の誘電体を得る工程と、前記誘電体シートの
内部電極材が引出されている端縁に由来する積層・型の
誘電体の第1.第2の側面をレジスト材で被覆する工程
と、誘電体シートの上記両端縁に由来する誘電体の第3
.第4の側面に露出している内部電極を上記レジスト材
を侵さない工52チング材でエツチングすることにより
、第3.第4の側面と内部電極との間にサイドマージン
領域を形成する工程と、上記レジスト材を除去する工程
と、誘電体の第1.第2の側面に一対の外部電極を形成
する工程kを備える。なお、上記外部電極の形成工程と
、レジスト材で被覆する工程に先立って行ってもよい。The method for manufacturing a multilayer capacitor according to the present invention is to apply the following steps to one main surface of a rectangular dielectric sheet from one edge of the ljF dielectric sheet.
An internal electrode material is formed extending toward the other edge facing the one edge, but not reaching the other edge, and spanning the entire width between the side edges connecting the two edges. a step of laminating a plurality of the dielectric sheets so that the one edge from which the internal electrode material is pulled out is alternately on the opposite side to obtain a laminated dielectric, and the dielectric sheet The first part of the dielectric of the laminated mold originates from the edge from which the internal electrode material of A step of covering the second side surface with a resist material, and a step of covering the second side surface with a resist material,
.. The internal electrodes exposed on the fourth side surface are etched using a processing material 52 that does not attack the resist material. forming a side margin region between the fourth side surface and the internal electrode; removing the resist material; A step k of forming a pair of external electrodes on the second side surface is provided. Note that this step may be performed prior to the step of forming the external electrodes and the step of covering with the resist material.
また、本発明の積層コンデンサの製造方法においては、
矩形の母誘電体シートの一方主面に、母誘電体シートの
対向している端縁間に延びるように複数の母内部電極材
を形成し、母内部電極材の形成された母誘電体シートを
積層し、該積層された母誘電体を積層方向に切断するこ
とにより、上述した積層型の個別誘電体を得てもよい。Furthermore, in the method for manufacturing a multilayer capacitor of the present invention,
A plurality of base internal electrode materials are formed on one principal surface of a rectangular base dielectric sheet so as to extend between opposing edges of the base dielectric sheet, and the base dielectric sheet has the base internal electrode materials formed thereon. The laminated individual dielectrics described above may be obtained by laminating the laminated base dielectrics and cutting the laminated base dielectrics in the lamination direction.
本発明の製造方法では、サイドマージン領域が誘電体シ
ートの積層後にエツチングにより形成されている。従っ
て、サイドマージン領域の幅を正確に形成することがで
き、内部!極の重なり面積を正確に制御することができ
、容量ばらつきを低減することができる。In the manufacturing method of the present invention, the side margin regions are formed by etching after laminating the dielectric sheets. Therefore, the width of the side margin area can be precisely formed, and the width of the inside! The overlapping area of the poles can be accurately controlled, and capacitance variations can be reduced.
また、誘電体シートの側端縁間の全幅に渡って内部電極
材を形成し、該誘電体シート積層後にエツチングにより
サイドマージン領域を形成するものであるため、11層
ずれを考慮して必要以上にサイドマージン領域の輻を拡
げる必要がない、従って、より小型・大容量のlINコ
ンデンサを得ることができる。In addition, since the internal electrode material is formed over the entire width between the side edges of the dielectric sheets, and the side margin area is formed by etching after laminating the dielectric sheets, the amount of material used is more than necessary in consideration of the misalignment of 11 layers. Therefore, it is not necessary to widen the radius of the side margin region, and therefore a smaller and larger capacity IN capacitor can be obtained.
さらに、誘電体シートの全幅にわたる内部電極材を形成
するものであるため、積層体の段階で内部電極材の側面
に露出している部分から、切断等によって内部電極材の
垂れが生したとしても、このような乗れはエツチングに
より確実に除去される。Furthermore, since the internal electrode material is formed over the entire width of the dielectric sheet, even if the internal electrode material sag from the exposed side of the internal electrode material during the laminate stage due to cutting, etc. , such scratches can be reliably removed by etching.
しかも、誘電体シートの側端縁間の全幅に渡って内部電
極材が形成された誘電体シートを111するものである
ため、積層ずれに対する許容度が大きいので、積層作業
を容易に行うことができ、従って必要最小限の輻のサイ
ドマージン領域を有する積層コンデンサを簡単にかつ安
定に得ることができる。Moreover, since the dielectric sheet is made of a dielectric sheet in which internal electrode material is formed over the entire width between the side edges of the dielectric sheet, there is a high tolerance for lamination misalignment, so the lamination work can be easily performed. Therefore, a multilayer capacitor having a necessary minimum side margin area can be easily and stably obtained.
さらに、エツチングに先立って、レジスト材が第1.第
2の側面に付与されるので、エツチングに際して外部電
極と接続される内部電極部分や、外部電極が蝕刻される
おそれがない。Furthermore, prior to etching, a resist material is first applied. Since it is applied to the second side surface, there is no risk that the internal electrode portion connected to the external electrode or the external electrode will be etched during etching.
[実施例の説明]
第4図〜第10図を参照して、本発明の一実施例の製造
方法を説明する0本実施例は、誘電体セラミックスを用
いた積層コンデンサの製造方法に適用したものである。[Explanation of Example] A manufacturing method of an example of the present invention will be described with reference to FIGS. 4 to 10. This example is applied to a method of manufacturing a multilayer capacitor using dielectric ceramics. It is something.
第4図は、本実施例の製造に用いられる誘電体シートと
してのセラミックグリーンシート及びその上に形成され
る内部電極材を説明するための斜視図である。矩形のセ
ラミックグリーンシート11.12の上面に、それぞれ
、内部電極材13゜14が膜状に形成されている。FIG. 4 is a perspective view for explaining a ceramic green sheet as a dielectric sheet used in the production of this example and an internal electrode material formed thereon. Internal electrode materials 13 and 14 are formed in the form of films on the upper surfaces of the rectangular ceramic green sheets 11 and 12, respectively.
セラミックグリーンシート11.12は、誘電体セラミ
ックスを主体とするセラミック・スラリーを図示の形状
に成形するこεにより得られる。The ceramic green sheets 11 and 12 are obtained by forming a ceramic slurry mainly made of dielectric ceramic into the shape shown in the figure.
内部電極材13.14は、NiまたはCuのような導電
性材料を主体とする導電ペーストを塗布することにより
構成されている。内部電極材を構成する材料としては、
Ni及びCuの他、AgまたはAg−Pdのような種々
の金属材料を用いることができる。もつ上も、後述する
エツチングに際し、適宜のエッチャントにより蝕刻され
得る材料紀より構成することが必要である。The internal electrode materials 13 and 14 are constructed by applying a conductive paste mainly composed of a conductive material such as Ni or Cu. The materials that make up the internal electrode material are:
In addition to Ni and Cu, various metal materials such as Ag or Ag-Pd can be used. Moreover, it is necessary to use a material that can be etched with an appropriate etchant during etching, which will be described later.
内部電極材13は、矩形のセラミックグリーンシート1
1の一方端縁11aから反対側の端縁11b側に向かっ
て延びるように、かつ端縁11bには至らないように形
成されている。また、内部電極材13の幅は、セラもン
クグリーンシート11の輻と同一とされている。すなわ
ち、セラミックグリーンシート11の側端縁11c、1
1層間の全幅に至る幅に、内部電極材13が形成されて
いる。The internal electrode material 13 is a rectangular ceramic green sheet 1
It is formed so as to extend from one edge 11a of 1 toward the opposite edge 11b, but not to reach the edge 11b. Further, the width of the internal electrode material 13 is the same as the radius of the ceramic green sheet 11. That is, the side edges 11c, 1 of the ceramic green sheet 11
The internal electrode material 13 is formed with a width that extends to the entire width between one layer.
内部電極材14についても、内部電極材13と同様に構
成されている。但し、セラ烏ツクグリーンシー)11.
12を積層した際に、内部電極材13と内部電極材14
とが積層体の対向する側面に引出されるように、内部電
極材14が引出されているセラミックグリーンシー)1
2の一方端縁12aは、セラミックグリーンシート11
の一方端縁11aと反対側に位置されている。The internal electrode material 14 is also configured in the same manner as the internal electrode material 13. However, 11.
When stacking 12, internal electrode material 13 and internal electrode material 14
Ceramic green sea) 1 in which internal electrode material 14 is drawn out so that
One edge 12a of the ceramic green sheet 11
It is located on the opposite side to one end edge 11a of.
第4図に示したセラミックグリーンシート11゜12を
、交互に複数枚積層することにより、第5図に示す積層
体15を得ることができる。積層体15では、第1.第
2のセラミックグリーンシー)11.12が3枚ずつ、
交互に積層されており、さらに最上部に(必要により最
下部にも)内部電極材の付与されていないセラミックグ
リーンシー)16が適宜数積層されている。By alternately stacking a plurality of ceramic green sheets 11 and 12 shown in FIG. 4, a laminate 15 shown in FIG. 5 can be obtained. In the laminate 15, the first. 2nd Ceramic Green Sea) 11.3 pieces each,
They are alternately laminated, and an appropriate number of ceramic green sheets 16 to which no internal electrode material is applied are further laminated on the top (or on the bottom if necessary).
ここでは、3枚の一方の内部電極13a〜13Cが積層
体15の第1の側面15aに、他方の内部電極材14a
x14cが第2の側面15bに引出されている。また、
各内部電極材13a−13c、14ax14cは、共に
、積層体15の第3゜第4の側面15c、15dにも露
出している。Here, one of the three internal electrodes 13a to 13C is placed on the first side surface 15a of the laminate 15, and the other internal electrode material 14a is
x14c is drawn out to the second side surface 15b. Also,
Each internal electrode material 13a-13c, 14ax14c is also exposed to the 3rd degree fourth side surface 15c, 15d of the laminated body 15.
なお、積層体15を得るに際しては、実際の量産工程で
は、第6図に示す母セラミックグリーンシートを用いる
ことが好ましい、すなわち、比較的大きな矩形の母セラ
ξツクグリーンシート17上に、所定距離を隔てて一方
端縁17aから他方端&117bに至る社内部電極材1
8a、18bを形成する。同様に、母誘電体シートとし
てのセラミックグリーンシート19上にも社内部電極材
20a、20bをセラミックグリーンシー)19の一方
端縁19.eから他方端縁19bに至るように形成する
。In order to obtain the laminate 15, in the actual mass production process, it is preferable to use the mother ceramic green sheet shown in FIG. Internal electrode material 1 extending from one end edge 17a to the other end &117b across
8a and 18b are formed. Similarly, internal electrode materials 20a and 20b are placed on one edge 19 of the ceramic green sheet 19 as the mother dielectric sheet. It is formed so as to extend from e to the other end edge 19b.
そして、セラミックグリーンシー)17.19を図示の
向きのまま交互に複数枚積層し、−点鎖線A、Bに沿う
部分に相当する部分で切断することにより、第5図に示
す積層体15と同様の構造を多数得ることができる。Then, by stacking a plurality of Ceramic Green Sea) 17.19 alternately in the direction shown in the figure and cutting them at the parts corresponding to the parts along the dashed-dotted lines A and B, the laminate 15 shown in Fig. 5 is obtained. Many similar structures can be obtained.
このように、母セラξツクグリーンシート17゜19を
利用することにより、第5図に示した積層体15を効率
良く量産することができる。しかも、第5図の積層体1
5では、各内部電極材13a’−13c、14a−14
cは、第3.第4の側面15c、15dにも露出する幅
に形成されている。In this way, by using the mother ceramic ξtsk green sheets 17 and 19, the laminate 15 shown in FIG. 5 can be efficiently mass-produced. Moreover, the laminate 1 in FIG.
5, each internal electrode material 13a'-13c, 14a-14
c is the third. It is formed in such a width that it is also exposed to the fourth side surfaces 15c and 15d.
従って、第6図のセラミックグリーンシート17゜19
を積層するに際し、第6図の矢印C方向に多少ずれが生
じたとしても、得られた積層型の誘電体15においては
矢印C方向には内部電極材の重なりずれは生じない、よ
って、母セラミックグリーンシート17.19の積層に
際して避けることができない積層ずれが多少生じたとし
て−も、電極量なり面積のばらつきが少ない積層体15
を安定に得ることができる。Therefore, the ceramic green sheet 17°19 in Fig. 6
Even if some misalignment occurs in the direction of arrow C in FIG. 6 when laminating the internal electrode materials, there will be no overlapping misalignment of the internal electrode materials in the direction of arrow C in the obtained laminated dielectric 15. Even if some unavoidable lamination misalignment occurs when laminating the ceramic green sheets 17.19, the laminated body 15 has little variation in electrode amount or area.
can be obtained stably.
また、第2図に示した従来例では、内部電極材1を構成
するための導電ペーストを塗布した場合、ペーストの表
面張力により、第71P11(a)に示すように、内部
電極材1の側端縁に隆起部21a。In addition, in the conventional example shown in FIG. 2, when a conductive paste for configuring the internal electrode material 1 is applied, the surface tension of the paste causes the side of the internal electrode material 1 to A raised portion 21a on the edge.
21bが形成されていた。従って、複数枚のセラミック
グリーンシートを積層した場合、内部電極材の厚みが均
一でないため、焼結後に層剥がれが生じ易い原因の一つ
となっていた。21b was formed. Therefore, when a plurality of ceramic green sheets are laminated, the thickness of the internal electrode material is not uniform, which is one of the reasons why the layers tend to peel off after sintering.
これに対して、本実施例では、第7図(b)に相当の断
面図で示すように、内部電極材13は、セラミックグリ
ーンシート11の側端縁11C。On the other hand, in this embodiment, as shown in a corresponding cross-sectional view in FIG. 7(b), the internal electrode material 13 is formed on the side edge 11C of the ceramic green sheet 11.
11a間の全幅に至るように形成されるため、内部電極
材13の厚みが幅方向において一様とされる。従って、
内部電極材の厚みの不均一に起因するデラξネーシッン
の発生を効果的に防止することができる。Since the internal electrode material 13 is formed to span the entire width between the electrodes 11a, the thickness of the internal electrode material 13 is uniform in the width direction. Therefore,
It is possible to effectively prevent the occurrence of delamination caused by non-uniform thickness of the internal electrode material.
第5図に戻り、積層体15は、坑底に先立ち、厚み方向
にプレスすることにより各セラミックグリーンシー1間
が密着される。この場合、本実施例の積層体15では、
内部電極材13ax13c。Returning to FIG. 5, the laminate 15 is pressed in the thickness direction prior to being placed at the bottom of the pit, so that the ceramic green seams 1 are brought into close contact with each other. In this case, in the laminate 15 of this embodiment,
Internal electrode material 13ax13c.
14a−14cが第3.第4の側面15c、156間の
全幅に至るように形成されているので、第5図の■−■
線に沿う第8図(b)の模式的断面図で示すように、第
5図のY方向において厚みが均一となるように圧着する
ことができる。14a-14c are the third. Since it is formed to span the entire width between the fourth side surfaces 15c and 156,
As shown in the schematic cross-sectional view of FIG. 8(b) along the line, the pressure bonding can be performed so that the thickness is uniform in the Y direction of FIG. 5.
これに対して、第21!fに示したセラミックグリーン
シートを用いた従来例では、サイドマージン領域5が予
め形成されているため、第8図(a)に示すように、積
層体15中のサイドマージン領域が形成されている部分
において厚みが薄くなり、の内部電極材1.2が形成さ
れている部分の積層体の厚み己サイドマージン領域が形
成されている側方の領域との厚みとの差により、得られ
る焼結体の側面においてデラミネーシロンが生じがちで
あった。従って、本実施例の積層体では、このような理
由によるデラミネーシヨンの発往を効果的に防止できる
。On the other hand, the 21st! In the conventional example using the ceramic green sheet shown in f, the side margin region 5 is formed in advance, so that the side margin region in the laminate 15 is formed as shown in FIG. The thickness of the laminate becomes thinner in the part where the internal electrode material 1.2 is formed and the thickness of the laminate in the side area where the side margin area is formed. Delaminosis tended to occur on the sides of the body. Therefore, the laminate of this embodiment can effectively prevent delamination from occurring due to such reasons.
次に、積層方向に圧着された第5図の積層体15を焼威
し、積層型誘電体としての焼結体を得る。Next, the laminate 15 shown in FIG. 5, which has been pressed in the stacking direction, is burned to obtain a sintered body as a laminate dielectric.
さらに、第9図に示すように、得られた焼結体25の第
1.第2の側面をレジスト+426a、26bで被覆す
る。このレジスト材26a、26bは、後述するエツチ
ングに際して用いるエラチャン)・により侵されない材
料により構成されており、例を挙げるとエポキシ樹脂等
の合成樹脂を用いることができる。Furthermore, as shown in FIG. 9, the first . The second side is coated with resist +426a, 26b. The resist materials 26a and 26b are made of a material that is not attacked by etching (etching) used in etching, which will be described later, and for example, synthetic resin such as epoxy resin can be used.
焼結体25内には、前述した内部電極材がセラミックス
の焼成に際して焼付けらねることにより、内部電極13
ax13c、14a 〜14cが形成されている。なお
、内部電極の参照番号は、前述した内部電極材と同一の
参照番号を付して説明することにする。Inside the sintered body 25, the internal electrode material 13 is formed by firing the above-mentioned internal electrode material during firing of the ceramics.
ax 13c, 14a to 14c are formed. Note that the reference numbers of the internal electrodes will be explained using the same reference numbers as those of the internal electrode materials described above.
各内部電極13a 〜13e、IJa 〜14eは、レ
ジスト材26a、26bで被覆された部分を除いて、す
なわち焼結体25の第3.第4の側面25c、25dに
露出されている。Each of the internal electrodes 13a to 13e and IJa to 14e is connected to the third electrode of the sintered body 25 except for the portions covered with the resist materials 26a and 26b. It is exposed on the fourth side surfaces 25c and 25d.
次に、上記焼結体25の第3.第4の側面25C,25
dを、内部電極13a〜13c、14a〜14eを構成
している材料を蝕刻し得るエッチャントによりエツチン
グする。エッチャントとしては、例えば硝酸のような強
酸を用いることができるが、内部電極材料として、Cu
及びNj以外の金属材料を用いた場合には、そのような
金属材料をエツチングし得る適宜のエッチャントが用い
られる。Next, the third. Fourth side 25C, 25
d is etched using an etchant capable of etching the materials constituting the internal electrodes 13a to 13c and 14a to 14e. As an etchant, for example, a strong acid such as nitric acid can be used, but as an internal electrode material, Cu
When a metal material other than Nj is used, an appropriate etchant capable of etching such a metal material is used.
エツチングを行った後、レジスト材26a、26bを除
去する。レジスト材26a、26bの除去は、焼結体2
5の第1.第2の側面側を機械的に研磨することにより
、あるいは適宜の薬剤を用いて行い得る。After etching, the resist materials 26a and 26b are removed. Removal of the resist materials 26a and 26b is performed by removing the sintered body 2.
5, 1st. This can be done by mechanically polishing the second side surface or by using a suitable chemical.
レジスト材26a、26bを除去した状態を、第10図
に平面断面図で示す、第1θ図から明らかなように、焼
結体25内においては、内部電極13aが焼結体25の
第1の側面25aに引出されている端縁31と隣接して
いる二辺32.33が、サイドマージン領域34.35
を第3.第4の側面25e、25dとの間に形成するよ
うに、第3.第4の側面25e、25dから内側に後退
されている。これは、エツチングにより、内部電極13
aの両側端縁部分が蝕刻され、それによってサイドマー
ジン領域34.35が形成されていることを意味する。The state in which the resist materials 26a and 26b have been removed is shown in a cross-sectional plan view in FIG. 10. As is clear from FIG. The two sides 32.33 adjacent to the edge 31 drawn out to the side surface 25a form the side margin area 34.35.
3rd. The third side is formed between the fourth sides 25e and 25d. It is retreated inward from the fourth side surfaces 25e and 25d. This is done by etching the internal electrode 13.
This means that both side edge portions of a are etched, thereby forming side margin regions 34 and 35.
他の内部電極f3b、13e、14a 〜14c部分に
おいても同様にサイドマージン領域が形成されている。Side margin regions are similarly formed in the other internal electrodes f3b, 13e, 14a to 14c.
本実施例では、サイドマージン領域34.35が、エツ
チングにより形成されるので、焼結体25の第3.第4
の側面25e、25dから内側に正確な幅のサイドマー
ジン領域を形成することができる。しかも、セラミック
グリーンシートと内部電極材εを積層し、積層体を得た
後に、このサイドマージン領域34.35が形成される
ものであるため、積層ずれ等を考慮して余分な幅のサイ
ドマージン領域を形成する必要がない、すなわち、従来
例に比べて、より狭い幅にサイドマージン領域34.3
5を形成することができる。従って、小型・大容量の積
層コンデンサを実現し得ることがわかる。In this embodiment, the side margin regions 34 and 35 are formed by etching, so the third side margin regions 34 and 35 of the sintered body 25 are formed by etching. Fourth
A side margin region with an accurate width can be formed inward from the side surfaces 25e and 25d. Moreover, since the side margin regions 34 and 35 are formed after laminating the ceramic green sheets and the internal electrode material ε to obtain a laminate, an extra width of side margin is required to take into consideration lamination misalignment, etc. There is no need to form a side margin region 34.3, that is, the width of the side margin region 34.3 is narrower than in the conventional example.
5 can be formed. Therefore, it can be seen that a small-sized, large-capacity multilayer capacitor can be realized.
最後に、レジスト材26a、26bが除去された面に例
えばAgを主体とする導電ベーストを塗布し、焼付ける
ことにより、第1図及び第11図に示すように、一対の
外部電極36.37を形成する。外部電極36は、内部
電極13a〜13eに、外部電極37は内部電極14a
〜14cに電気的に接続される。Finally, a conductive base material mainly composed of, for example, Ag is applied to the surface from which the resist materials 26a and 26b have been removed, and is baked, thereby forming a pair of external electrodes 36 and 37, as shown in FIGS. 1 and 11. form. The external electrode 36 is connected to the internal electrodes 13a to 13e, and the external electrode 37 is connected to the internal electrode 14a.
~14c electrically connected.
好ましくは、外部電極36.37を形成した後に、焼結
体25の第3.第4の側面25c、25dに酸化処理を
施してもよい、酸化処理は、例えば第11図の積層コン
デンサを酸化雰囲気中において所定の時間加熱処理を行
うことにより遠戚される0本実施例では、焼結体25の
第3.第4の側面25c、2゜5dにおいて、比較的狭
い幅のサイドマージン領域34.35を経て内部電極1
3a〜l 3 c、 14 a−14cの側端縁が配
置されているため、またエツチングによりサイドマージ
ン領域が形成されているものであるため、内部電極の側
端縁が酸化雰囲気により酸化されやすく、それによって
内部電極側端縁に酸化被膜が形成される。そして、この
酸化被膜の形成により、内部電極とセラミックスとの密
着強度が効果的に高められる。これは、酸化される際に
、誘電体セラミックスと内部電極との間に化学結合を生
じるからである。Preferably, after forming the external electrodes 36 and 37, the third. The fourth side surfaces 25c and 25d may be subjected to oxidation treatment. In this embodiment, the oxidation treatment may be performed by, for example, heating the multilayer capacitor shown in FIG. 11 for a predetermined time in an oxidizing atmosphere. , the third sintered body 25. At the fourth side surface 25c, 2.5d, the internal electrode 1 passes through a relatively narrow width side margin region 34.35.
Because the side edges of 3a to l3c and 14a to 14c are arranged, and the side margin region is formed by etching, the side edges of the internal electrodes are easily oxidized by the oxidizing atmosphere. , thereby forming an oxide film on the edge of the internal electrode. The formation of this oxide film effectively increases the adhesion strength between the internal electrodes and the ceramic. This is because a chemical bond is formed between the dielectric ceramic and the internal electrode when it is oxidized.
よって、上記のような酸化処理を行うことにより、内部
電極13a〜13c、14a〜14cと誘電体セラミッ
クスとの密着性をより一層高め得ることが可能となる。Therefore, by performing the oxidation treatment as described above, it is possible to further improve the adhesion between the internal electrodes 13a to 13c, 14a to 14c and the dielectric ceramic.
なお、上記酸化処理は、エツチングによりサイドマージ
ン領域34.35を形成した後であれば何れの段階にお
いて行ってもよい、すなわち、外部電極36.37の形
成に先立って酸化処理を行ってもよい。Note that the above oxidation treatment may be performed at any stage after the side margin regions 34.35 are formed by etching, that is, the oxidation treatment may be performed prior to the formation of the external electrodes 36.37. .
さらに、残留エッチャントによる内部電極の腐蝕を防止
するために、エツチング後に、焼結体25を加熱雰囲気
下に置き、それによって残留エッチャントを除去しても
よい、なお、外部電極36゜37を焼付けにより形成す
る場合には、この焼付は時の加熱を利用して残留エッチ
ャントを除去することができる。Furthermore, in order to prevent corrosion of the internal electrodes due to residual etchant, the sintered body 25 may be placed in a heated atmosphere after etching to remove residual etchant. In the case of formation, this baking can be performed using heating to remove residual etchant.
また、使用エッチャントがHNO,のような強酸の場合
には、アルカリ性溶液に焼結体を浸漬し、中和してもよ
い、この中和処理によっても、残留エッチャントによる
内部電極の腐蝕を防止し得るからである。In addition, if the etchant used is a strong acid such as HNO, the sintered body may be immersed in an alkaline solution to neutralize it.This neutralization treatment also prevents corrosion of the internal electrodes due to residual etchant. Because you will get it.
また、上記エツチングを行うことにより、サイドマージ
ン領域が形成されるが、その場合内部電極13 a−1
3c、 14 a 〜14 cが蝕刻されるものであ
るため、蝕刻された部分に第12図に断面図で示すよう
な空隙38が形成されることになる。よって、好ましく
は、この空隙38に、エポキシ樹脂等の合成樹脂39を
加圧注入することにより、焼結体25の側面25c、2
5dをシールすることができる。なお、シール材として
は、合成樹脂の他、ゴム等の任意の材料を用い得る。Further, by performing the above etching, a side margin region is formed, in which case the internal electrode 13a-1
Since the portions 3c, 14a to 14c are etched, a gap 38 as shown in the cross-sectional view of FIG. 12 is formed in the etched portion. Therefore, preferably, a synthetic resin 39 such as an epoxy resin is injected into the void 38 under pressure to form the side surfaces 25c and 2 of the sintered body 25.
5d can be sealed. Note that as the sealing material, in addition to synthetic resin, any material such as rubber can be used.
上記シール処理についても、外部電極の形成後に行って
もよく、あるいは外部電極の形成に先立って行ってもよ
い。The above-mentioned sealing treatment may also be performed after the formation of the external electrodes, or may be performed prior to the formation of the external electrodes.
さらに、上述した実施例では、エツチングを施した後に
、一対の外部電極36.37を形成したが、外部電極の
形成はエツチングに先立って行ってもよい。Further, in the above embodiment, the pair of external electrodes 36 and 37 are formed after etching, but the external electrodes may be formed prior to etching.
上記実施例では、内部電極13ax13c、14ax1
4cが安価なNiまたはCuを用いて構威されているの
で、電極コストを低減することができる。また、積層ず
れ等を余り気にせずに母セラミックグリーンシートを積
層することができるので、製造工程が簡略化され、積層
コンデンサの量産コストを効果的に低減することができ
る。In the above embodiment, the internal electrodes 13ax13c, 14ax1
Since 4c is constructed using inexpensive Ni or Cu, the electrode cost can be reduced. Further, since the base ceramic green sheets can be stacked without worrying too much about stacking misalignment, the manufacturing process is simplified and the mass production cost of multilayer capacitors can be effectively reduced.
なお、好ましくは、外部電極36.37が形成される焼
結体側面に、Niを主体とする導電ペーストをコーティ
ングし、しかる後外部電極36゜37を形成するように
すれば、内部電極と外部電極との電気的接続の信頼性を
高めることができる。Preferably, the side surfaces of the sintered body on which the external electrodes 36 and 37 are formed are coated with a conductive paste mainly composed of Ni, and then the external electrodes 36 and 37 are formed, so that the internal electrodes and the external The reliability of electrical connection with the electrode can be increased.
また、Niに代えて、他の導電性材料層を焼結体25の
第1.第2の側面25a、25bに塗布しておいてもよ
く、その場合、エッチャントにより蝕刻されない材料を
用いれば、上述したレジスト材26a、26bの機能を
も持たせることができる。すなわち、外部電極形成用の
下地電極でレジスト材26a、26bを構威し得る。こ
の場合には、レジスト材の除去は必要でない。Further, in place of Ni, another conductive material layer is applied to the first layer of the sintered body 25. It may be applied to the second side surfaces 25a and 25b, and in that case, if a material that is not etched by the etchant is used, it can also have the function of the resist materials 26a and 26b described above. That is, the resist materials 26a and 26b can be used as base electrodes for forming external electrodes. In this case, removal of the resist material is not necessary.
上述した実施例では、硝酸等の化学的薬剤をエッチャン
トとして用いて内部電極の側端縁をエツチングしたが、
実際のエツチングは、エッチャントに焼結体を浸漬する
ことにより、あるいは回転バレル内にエッチャントを貯
留しておき、該バレル内に焼結体を投入しバレルを回転
させることにより行い得る。In the embodiments described above, the side edges of the internal electrodes were etched using a chemical agent such as nitric acid as an etchant.
Actual etching can be performed by immersing the sintered body in an etchant, or by storing the etchant in a rotating barrel, placing the sintered body into the barrel, and rotating the barrel.
上述してきた実施例では、誘電体シートとして、セラミ
ックグリーンシートを用いたが、本発明は、セラミック
グリーンシートを複数枚lfi層して内部電極材と共に
一体焼成してなる積層セラQ7クコンデンサに限定され
るものではない、すなわち、誘電体シートとしては、誘
電体樹脂フィルムを用いることもでき、いわゆる積層型
フィルムコンデンサにも本発明を適用することができる
。In the embodiments described above, a ceramic green sheet was used as the dielectric sheet, but the present invention is limited to a multilayer ceramic Q7 capacitor formed by laminating a plurality of ceramic green sheets and firing them together with the internal electrode material. In other words, a dielectric resin film can be used as the dielectric sheet, and the present invention can also be applied to a so-called multilayer film capacitor.
以上のように、本発明の製造方法では、内部電極側方の
サイドマージン領域が、内部電極の引出されている端縁
に隣接する内部電極の2辺をエツチングすることにより
形成される。すなわち、積層後にエツチングによりサイ
ドマージン領域が形成されるものであるため、11層ず
れ等を考慮することな(必要最小限の輻のサイドマージ
ン領域を正確に形成することができる。よって、小型・
大容量であり、かつ容量値のばらつきの少ない積層コン
デンサを得ることができる。As described above, in the manufacturing method of the present invention, the side margin region on the side of the internal electrode is formed by etching the two sides of the internal electrode adjacent to the extended edge of the internal electrode. In other words, since the side margin region is formed by etching after lamination, it is possible to accurately form the side margin region with the minimum necessary radius without considering layer misalignment, etc.
It is possible to obtain a multilayer capacitor that has a large capacity and has less variation in capacitance value.
また、積層後にエツチングによりサイドマージン領域を
形成するものであるため、上記のような小型・大容量の
積層コンデンサを得ることができるだけでなく、誘電体
シートの積層に際しても位置決め許容範囲が広がるため
、la層作業を比較的簡単に行うことができる。さらに
、内部電極形成用電極パターンを誘電体層と同一幅に形
成するものであるため、電極パターンの種類を少なくす
ることかで合る。よって、積層コンデンサのコストを低
減することが可能となる。In addition, since side margin regions are formed by etching after lamination, it is possible not only to obtain a multilayer capacitor with a small size and large capacity as described above, but also to widen the positioning tolerance range when laminating dielectric sheets. La layer work can be done relatively easily. Furthermore, since the electrode pattern for forming internal electrodes is formed to have the same width as the dielectric layer, it is possible to reduce the number of types of electrode patterns. Therefore, it is possible to reduce the cost of the multilayer capacitor.
さらに、エツチングに先立って、外部電極と接続される
内部電極引出し端縁または外部電極がレジスト材で被覆
されているので、内部電極の引出し端縁や外部電極が蝕
刻されるおそれもない。Furthermore, since the leading edge of the internal electrode or the external electrode connected to the external electrode is coated with a resist material prior to etching, there is no fear that the leading edge of the internal electrode or the external electrode will be etched.
また、好ましくは、社誘電体シートに母内部電極材を形
成したものを積層し、切断することにより個別の積層型
誘電体を形成すれば、上記した積層コンデンサを効率良
く量産することができる。Preferably, the above-described multilayer capacitors can be efficiently mass-produced by laminating and cutting a dielectric sheet with a mother internal electrode material formed thereon to form individual multilayer dielectrics.
さらに、誘電体としてセラミックを用い、エツチング等
の処理前に焼結するものの場合には、側面に露田してい
る内部電極が誘電体内部の焼結を促進する媒体となり、
焼結が短時間で良好に行い得る。Furthermore, when ceramic is used as the dielectric and is sintered before etching or other processing, the internal electrodes exposed on the side surfaces become a medium that promotes sintering inside the dielectric.
Sintering can be performed well in a short time.
第1図は本発明の一実施例の積層コンデンサの平面断面
図、第2図(a)及び(b)は従来の積層コンデンサを
製造するのに用いられるセラミックグリーンシート及び
その上に形成される内部電極材形状を示す各平面図、第
3図(a)及び(b)は従来の積層コンデンサの量産に
際して用いられる母セラミックグリーンシート及びその
上に形成される母内部電極材の形状を説明するための各
平面図、第4図は本発明の一実施例の製造に用いられる
誘電体シートとしてのセラミックグリーンシート及びそ
の上に形成される内部電極材の形状を説明するための斜
視図、第5図は積層体を示す斜視図、第6図は母セラミ
ックグリーンシートを積層する工程を説明するための斜
視図、第7図(a)及び(b)は、従来例及び実施例に
おける内部電極材の側端縁の形状を説明するための各断
面図であり、第8図(a)及び(b)は、それぞれ、従
来例及び実施例における積層体の圧着後の形状を説明す
るための略図的断面図であり、第8図(b)は第5図の
■−■線に沿う部分の断面図、第9図は焼結体の側面に
レジスト材を付与した状態を示す斜視図、第10図はエ
ツチング後の内部電極形状を説明するための平面断面図
、第11図は本発明の一実施例の積層コンデンサの斜視
図、第12図はシール材を充填した状態を示す断面図で
ある。
図において、11.12は誘電体シートとしてのセラミ
ックグリーンシート、lla、llb。
12a、12bは端縁、lie、lid、12c。
12dは側端縁、13.13a〜13c、14゜14a
〜14eは内部電極材、17.19は瓜セラミックグリ
ーンシート、f8a、18b、20a、20bは母内部
電極材、25は焼結体、25a、25bは第1.第2の
側面、25e、25dは第3.第4の側面、26a、2
6bはレジスト材、34.35はサイドマージン領域、
36,37は外部電極を示す。
2
ヰdFigure 1 is a cross-sectional plan view of a multilayer capacitor according to an embodiment of the present invention, and Figures 2 (a) and (b) are ceramic green sheets used to manufacture conventional multilayer capacitors and the ceramic green sheets formed thereon. Each plan view showing the shape of the internal electrode material, FIGS. 3(a) and 3(b), explains the shape of the mother ceramic green sheet used in the mass production of conventional multilayer capacitors and the shape of the mother internal electrode material formed thereon. FIG. 4 is a perspective view for explaining the shape of a ceramic green sheet as a dielectric sheet used in manufacturing an embodiment of the present invention and the internal electrode material formed thereon. 5 is a perspective view showing a laminate, FIG. 6 is a perspective view for explaining the process of laminating mother ceramic green sheets, and FIGS. 7(a) and (b) are internal electrodes in the conventional example and the example. FIGS. 8(a) and 8(b) are cross-sectional views for explaining the shape of the side edges of the material, and FIGS. 8(b) is a sectional view of a portion along the line ■-■ in FIG. 5; FIG. 9 is a perspective view showing a state in which a resist material is applied to the side surface of the sintered body; FIG. 10 is a plan sectional view for explaining the shape of the internal electrode after etching, FIG. 11 is a perspective view of a multilayer capacitor according to an embodiment of the present invention, and FIG. 12 is a sectional view showing a state filled with sealing material. It is. In the figure, reference numerals 11 and 12 indicate ceramic green sheets, lla and llb, as dielectric sheets. 12a, 12b are edges, lie, lid, 12c. 12d is the side edge, 13.13a to 13c, 14°14a
-14e are internal electrode materials, 17.19 are melon ceramic green sheets, f8a, 18b, 20a, 20b are mother internal electrode materials, 25 is a sintered body, 25a, 25b are first. The second side surface, 25e, 25d is the third side surface. Fourth side, 26a, 2
6b is a resist material, 34.35 is a side margin area,
36 and 37 indicate external electrodes. 2.
Claims (2)
トの一方端縁から、該一方端縁と対向している他方端縁
側に向かって該他方端縁には至らないように、かつ前記
両端縁を連結している側端縁間の全幅に渡って内部電極
材を形成する工程と、前記内部電極材が引出された前記
一方端縁が交互に反対側となるように、前記誘電体シー
トを複数枚積層して積層型の誘電体を得る工程と、前記
誘電体シートの内部電極材が引出されている端縁に由来
する積層型の誘電体の第1,第2の側面をレジスト材で
被覆する工程と、 前記誘電体シートの側端縁に由来する積層型の誘電体の
第3,第4の側面に露出している内部電極材部分を前記
レジスト材を侵さないエッチング剤によりエッチングす
ることにより、第3,第4の側面と内部電極との間にサ
イドマージン領域を形成する工程と、 前記レジスト材を除去する工程と、 前記積層型の誘電体の第1,第2の側面に一対の外部電
極を形成する工程とを備えることを特徴とする、積層コ
ンデンサの製造方法。(1) On one main surface of a rectangular dielectric sheet, from one edge of the dielectric sheet toward the other edge opposite to the one edge so as not to reach the other edge. and forming the internal electrode material over the entire width between the side edges connecting the two end edges, and the step of forming the internal electrode material so that the one end edge from which the internal electrode material is pulled out is alternately on the opposite side. A step of laminating a plurality of dielectric sheets to obtain a laminated dielectric, and first and second side surfaces of the laminated dielectric originating from edges from which internal electrode materials of the dielectric sheet are drawn out. and etching the internal electrode material portions exposed on the third and fourth side surfaces of the laminated dielectric material originating from the side edges of the dielectric sheet without corroding the resist material. forming a side margin region between the third and fourth side surfaces and the internal electrodes by etching with a chemical agent; removing the resist material; 1. A method for manufacturing a multilayer capacitor, comprising: forming a pair of external electrodes on two side surfaces.
シートの対向している端縁間に延びるように複数の母内
部電極材を所定距離を隔てて平行に形成する工程と、 前記母内部電極材が形成された母誘電体シートを積層し
、積層型の母誘電体を得る工程と、前記積層型の母誘電
体を積層方向に切断することにより、請求項1に記載の
積層型の誘電体を得る工程を備えることを特徴とする、
積層コンデンサの製造方法。(2) forming a plurality of base internal electrode materials in parallel at a predetermined distance on one main surface of a rectangular base dielectric sheet so as to extend between opposing edges of the base dielectric sheet; , the step of laminating the mother dielectric sheets on which the mother internal electrode material is formed to obtain a laminated mother dielectric, and cutting the laminated mother dielectric in the lamination direction, according to claim 1. characterized by comprising a step of obtaining a laminated dielectric material of
Method of manufacturing multilayer capacitors.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1218276A JPH0831396B2 (en) | 1989-08-24 | 1989-08-24 | Manufacturing method of multilayer capacitor |
| PCT/JP1990/001075 WO1991003064A1 (en) | 1989-08-24 | 1990-08-24 | Laminated capacitor and method of producing the same |
| US07/663,942 US5144527A (en) | 1989-08-24 | 1990-08-24 | Multilayer capacitor and method of fabricating the same |
| DE4091418A DE4091418C2 (en) | 1989-08-24 | 1990-08-24 | Method of manufacturing a multilayer capacitor |
| DE4091418T DE4091418T1 (en) | 1989-08-24 | 1990-08-24 | Multilayer capacitor and process for its manufacture |
| GB9103350A GB2242070B (en) | 1989-08-24 | 1991-02-18 | Multilayer capacitor and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1218276A JPH0831396B2 (en) | 1989-08-24 | 1989-08-24 | Manufacturing method of multilayer capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0382007A true JPH0382007A (en) | 1991-04-08 |
| JPH0831396B2 JPH0831396B2 (en) | 1996-03-27 |
Family
ID=16717329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1218276A Expired - Lifetime JPH0831396B2 (en) | 1989-08-24 | 1989-08-24 | Manufacturing method of multilayer capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831396B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5565423A (en) * | 1978-11-13 | 1980-05-16 | Nichicon Capacitor Ltd | Method of manufacturing laminated film capacitor |
| JPS5565421A (en) * | 1978-11-13 | 1980-05-16 | Nichicon Capacitor Ltd | Method of manufacturing laminated porcelain capacitor |
-
1989
- 1989-08-24 JP JP1218276A patent/JPH0831396B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5565423A (en) * | 1978-11-13 | 1980-05-16 | Nichicon Capacitor Ltd | Method of manufacturing laminated film capacitor |
| JPS5565421A (en) * | 1978-11-13 | 1980-05-16 | Nichicon Capacitor Ltd | Method of manufacturing laminated porcelain capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831396B2 (en) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5144527A (en) | Multilayer capacitor and method of fabricating the same | |
| KR100587006B1 (en) | Laminated chip capacitor and manufacturing method thereof | |
| KR970004272B1 (en) | Method of manufacturing electronic seramic parts | |
| JP3502988B2 (en) | Multi-terminal multilayer ceramic electronic components | |
| JPH09129476A (en) | Ceramic electronic part | |
| JP7151543B2 (en) | Multilayer ceramic capacitor | |
| US12051547B2 (en) | Component built-in substrate including multilayer ceramic electronic component including protruding connection portions | |
| JP2000012377A (en) | Laminated ceramic electronic component and manufacture of the same | |
| JP2624849B2 (en) | Manufacturing method of multilayer capacitor | |
| JP4427960B2 (en) | Manufacturing method of thin film laminated electronic component | |
| KR102597153B1 (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| JPH0382006A (en) | Laminated capacitor | |
| JP2000340448A (en) | Multilayer ceramic capacitors | |
| JPH1012455A (en) | Lamination type coil component and its manufacture | |
| JP3882718B2 (en) | Manufacturing method of thin film laminated electronic component | |
| JP2000106320A (en) | Multilayer ceramic capacitors | |
| JPH0382007A (en) | Manufacture of laminated capacitor | |
| JPH0382008A (en) | Manufacture of laminated capacitor | |
| JP4412837B2 (en) | Multilayer electronic component and manufacturing method thereof | |
| JP2002299149A (en) | Multilayer ceramic capacitors | |
| JPH0828309B2 (en) | Multilayer capacitor | |
| JP4623987B2 (en) | Capacitor and its mounting structure | |
| JP3523548B2 (en) | Multilayer electronic component and manufacturing method thereof | |
| JPH03129812A (en) | Manufacture of laminated capacitor | |
| US11600445B2 (en) | Method for manufacturing a multilayer ceramic electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |