JPH0382129A - 半導体チップ - Google Patents

半導体チップ

Info

Publication number
JPH0382129A
JPH0382129A JP1217297A JP21729789A JPH0382129A JP H0382129 A JPH0382129 A JP H0382129A JP 1217297 A JP1217297 A JP 1217297A JP 21729789 A JP21729789 A JP 21729789A JP H0382129 A JPH0382129 A JP H0382129A
Authority
JP
Japan
Prior art keywords
pads
bumping
semiconductor chip
testing
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1217297A
Other languages
English (en)
Inventor
Naoki Kobayashi
直樹 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP1217297A priority Critical patent/JPH0382129A/ja
Publication of JPH0382129A publication Critical patent/JPH0382129A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 フリップチップ方式で実装する半導体チップに関し、 ブロービングテストの際の針を立てる対象として、実装
の接続に供するバンプ用パッドまたはその上の半田バン
ブを除外し得るようにすることを目的とし、 上記バンプ用パッドの近傍に、該バンプ用パッドと電気
的に接続された試験用パッドを具えるように構成する。
〔産業上の利用分野〕
本発明は、半導体チップに係り、特に、フリップチップ
方式で実装する半導体チップに関する。
コンピュータの高速化に伴い、半導体装置の実装技術も
新しい技術が要求されている。従来のパッケージによる
実装方法では実装密度及び高速性の点で限界が見えてき
た。そこで、パッケージを用いずにペアチップを直接実
装するフリップチップ方式が注目されている。
フリップチップ方式は、半導体チップの表面にバンプ用
パッドを設け、その上に半田バンプを形威し、この半田
バンプにより半導体チップを直接実装基板に半田付けす
る実装方式である。この方式は、実装密度を高くなし得
るばかりではなく、接続用のリードが不要となることか
ら電気的特性の劣化が小さい利点がある。
(従来の技術〕 第2図はフリップチップ方式で実装する半導体チップの
従来例の平面図である。
同図において、11は半導体チップ、12は回路パター
ン領域、13はバンプ用パッド、である。回路パターン
領域12とバンプ用パッド13との間の配線は記載を省
略しである。
バンプ用パッド13は、配線金属からなり半導体チップ
11の表面に配置されて大きさが200 a m φ程
度であり、配線金属の表面に半田バンブに対するバリア
メタルの膜を設けである。そしてその上に半田バンプが
形成されて、フリップチップ方式による実装の接続に供
せられる。
この半導体チップは、実装の以前にブロービングテスト
により良否の確認が行われる。その際のブロービングと
しては、次の2通りがある。即ち、■ バンプ用パッド
13上(バリアメタル上)に針を立てる。
■ 半田バンブ形成後に、半田バンブ上に針を立てる。
〔発明が解決しようとする課題〕
しかしながら、上記■の場合には、バリアメタルに傷が
つき、半田バンプと配線金属が反応して配線の断線を起
こす恐れがあり、■の場合には、半田バンプが変形して
実装の接続を不安定にさせるので、何れの場合も信頼性
を低下させる問題がある。
そこで本発明は、フリップチップ方式で実装する半導体
チップにおいて、ブロービングテストの際の針を立てる
対象として、実装の接続に供するバンプ用パッドまたは
その上の半田バンプを除外し得るようにすることを目的
とする。
〔課題を解決するための手段〕
上記目的は、実装の接続に供するバンプ用パッドの近傍
に、該バンプ用パッドと電気的に接続された試験用パッ
ドを具える本発明の半導体チップによって達成される。
〔作 用〕
上記試験用パッドが上記バンプ用パッドと電気的に接続
されていることから、この試験用パッドに針を立てるこ
とにより従来例と同様なブロービングテストを行うこと
が可能となる。
そしてそのようにしてブロービングテストを行えば、バ
ンプ用パッドまたはその上の半田バンプが針を立てる対
象から除外されて、バンプ用パッドに傷が付いたりバン
プ用パッド上の半田バンプが変形したりすることがなく
なり、その傷や変形に起因する信頼性の低下を防止する
ことができる。
〔実施例〕
以下本発明の実施例について、それを模式的に示す第1
図の模式平面図を用いて説明する。
同図において、1は半導体チップ、2は回路パターン領
域、3はバンプ用パッド、4は試験用パッド、である。
回路パターン領域2とバンプ用パッド3または試験用パ
ッド4との間の配線は記載を省略しである。
バンプ用パッド3は、従来例のバンプ用パッド13と同
様に、配線金属からなり半導体チップ1の表面に配置さ
れて大きさが200μmφ程度であり、配線金属の表面
に半田バンプに対するバリアメタルの膜を設けである。
そしてその上に半田バンプが形成されて、フリップチッ
プ方式による実装の接続に供せられる。
試験用パッド4は、配線金属からなり半導体チップlの
表面でバンプ用パッド3の近傍に配置され、バンブ用パ
ッド3と配線5で接続されて大きさが80μm角程度で
あり、表面は配線金属のままである。
また、バンプ用パッド3または試験用パッド4の中の回
路パターン領域2に近いものが、回路パターン領域2の
回路と不図示の配線で接続されている。
そして、バンブ用バンド3、試験用パッド4及び配線5
は、回路パターン領域2からの配線と同一配線層で形成
されている。
この半導体チップ1のブロービングテストは、先に述べ
たように、試験用パッド4に針を立てて行う。こうする
ことにより、バンプ用パッド3に傷を付けたりバンプ用
パッド3上の半田バンブを変形させたりすることなしに
、従来例と同様なブロービングテストを行うことが可能
である。
なお言うまでもなく、バンプ用バッド3及び試験用バッ
ド4の大きさや配列は、実施例で述べた寸法や第1図に
示す配列に限定されるものではない。
〔発明の効果〕
以上説明したように本発明の槽底によれば、フリップチ
ップ方式で実装する半導体チップにおいて、ブロービン
グテストの際の針を立てる対象として、実装の接続に供
するバンプ用パッドまたはその上の半田バンプを除外し
得るようにすることができて、ブロービングテストの際
にバンプ用パッドに傷が付いたりバンブ用パッド上の半
田バンプが変形したりすることがなくなり、その傷や変
形に起因する信頼性の低下を防止させる効果がある。
【図面の簡単な説明】
第1図は実施例の模式平面図、 第2図は従来例の模式平面図、 である。 図において、 ■、11は半導体チップ、 2.12は回路パターン領域、 3.13はバンプ用バッド、 4は試験用バッド、 5は配線、 である。

Claims (1)

    【特許請求の範囲】
  1. フリップチップ方式で実装する半導体チップであって、
    実装の接続に供するバンプ用パッドの近傍に、該バンプ
    用パッドと電気的に接続された試験用パッドを具えるこ
    とを特徴とする半導体チップ。
JP1217297A 1989-08-25 1989-08-25 半導体チップ Pending JPH0382129A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1217297A JPH0382129A (ja) 1989-08-25 1989-08-25 半導体チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1217297A JPH0382129A (ja) 1989-08-25 1989-08-25 半導体チップ

Publications (1)

Publication Number Publication Date
JPH0382129A true JPH0382129A (ja) 1991-04-08

Family

ID=16701932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1217297A Pending JPH0382129A (ja) 1989-08-25 1989-08-25 半導体チップ

Country Status (1)

Country Link
JP (1) JPH0382129A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475236A (en) * 1991-09-02 1995-12-12 Fujitsu Limited Semiconductor chip for mounting on a semiconductor package substrate by a flip-clip process
US5554940A (en) * 1994-07-05 1996-09-10 Motorola, Inc. Bumped semiconductor device and method for probing the same
US5751015A (en) * 1995-11-17 1998-05-12 Micron Technology, Inc. Semiconductor reliability test chip
US5834849A (en) * 1996-02-13 1998-11-10 Altera Corporation High density integrated circuit pad structures
KR19990018725A (ko) * 1997-08-28 1999-03-15 윤종용 반도체 웨이퍼 및 그의 전기적 특성 검사 방법
US6445001B2 (en) * 1996-06-12 2002-09-03 Kabushiki Kaisha Toshiba Semiconductor device with flip-chip structure and method of manufacturing the same
JP2006203215A (ja) * 2006-01-23 2006-08-03 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2007311432A (ja) * 2006-05-17 2007-11-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2010034595A (ja) * 2009-11-12 2010-02-12 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP4837132B1 (ja) * 2011-03-23 2011-12-14 和也 山口 ゴルフクラブゲージ
US9443811B2 (en) * 2014-07-15 2016-09-13 Lapis Semiconductor Co., Ltd. Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5230381A (en) * 1975-09-03 1977-03-08 Hitachi Ltd Semiconductor integrating circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5230381A (en) * 1975-09-03 1977-03-08 Hitachi Ltd Semiconductor integrating circuit

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475236A (en) * 1991-09-02 1995-12-12 Fujitsu Limited Semiconductor chip for mounting on a semiconductor package substrate by a flip-clip process
US5554940A (en) * 1994-07-05 1996-09-10 Motorola, Inc. Bumped semiconductor device and method for probing the same
US6770906B2 (en) 1995-11-17 2004-08-03 Micron Technology, Inc. Semiconductor reliability test chip
US5751015A (en) * 1995-11-17 1998-05-12 Micron Technology, Inc. Semiconductor reliability test chip
US5936260A (en) * 1995-11-17 1999-08-10 Micron Technology, Inc. Semiconductor reliability test chip
US6157046A (en) * 1995-11-17 2000-12-05 Micron Technology, Inc. Semiconductor reliability test chip
US6320201B1 (en) 1995-11-17 2001-11-20 Micron Technology, Inc. Semiconductor reliability test chip
US6538264B2 (en) 1995-11-17 2003-03-25 Micron Technology, Inc. Semiconductor reliability test chip
US5834849A (en) * 1996-02-13 1998-11-10 Altera Corporation High density integrated circuit pad structures
US6445001B2 (en) * 1996-06-12 2002-09-03 Kabushiki Kaisha Toshiba Semiconductor device with flip-chip structure and method of manufacturing the same
KR19990018725A (ko) * 1997-08-28 1999-03-15 윤종용 반도체 웨이퍼 및 그의 전기적 특성 검사 방법
JP2006203215A (ja) * 2006-01-23 2006-08-03 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2007311432A (ja) * 2006-05-17 2007-11-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2010034595A (ja) * 2009-11-12 2010-02-12 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP4837132B1 (ja) * 2011-03-23 2011-12-14 和也 山口 ゴルフクラブゲージ
US9443811B2 (en) * 2014-07-15 2016-09-13 Lapis Semiconductor Co., Ltd. Semiconductor device
US9659887B2 (en) 2014-07-15 2017-05-23 Lapis Semiconductor Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP2825085B2 (ja) 半導体装置の実装構造、実装用基板および実装状態の検査方法
US5475236A (en) Semiconductor chip for mounting on a semiconductor package substrate by a flip-clip process
JP2000294607A (ja) 半導体装置の製造方法
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
JP4117603B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
JP2674536B2 (ja) チップキャリア半導体装置及びその製造方法
JPH01256141A (ja) 半田付け方法
KR101169687B1 (ko) 반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법
KR100216844B1 (ko) 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조 및 제조방법
JPS60123093A (ja) 半導体装置の装着方法
US20250336832A1 (en) Semiconductor package and method for manufacturing the same
JP5308464B2 (ja) 半導体装置の製造方法
JP4948035B2 (ja) 樹脂封止型半導体装置の製造方法
JPH1074803A (ja) 電子部品及びその実装方法
JP3119245B2 (ja) ウェハ検査用補助プローブカード及びウェハ検査方法
JPH0851178A (ja) ボールグリッドアレイパッケージおよびそのボールグリッドアレイの形成方法
KR100378092B1 (ko) 플립 칩 본딩 방법
KR20240143981A (ko) 패드 및 이를 포함하는 패키지
JP2001102416A (ja) 半導体装置の検査方法及び製造方法
KR100255558B1 (ko) 반도체칩의 본드패드 구조
JPS5949719B2 (ja) 混成集積回路装置
KR950005494B1 (ko) 반도체장치 및 그 실장방법
JPH05315404A (ja) Tab用半導体基板
JP2001308125A (ja) 実装基板及び半導体装置
JPH10199909A (ja) 半導体装置およびその製造方法