JPH0385891A - ディジタルカメラ - Google Patents
ディジタルカメラInfo
- Publication number
- JPH0385891A JPH0385891A JP1221993A JP22199389A JPH0385891A JP H0385891 A JPH0385891 A JP H0385891A JP 1221993 A JP1221993 A JP 1221993A JP 22199389 A JP22199389 A JP 22199389A JP H0385891 A JPH0385891 A JP H0385891A
- Authority
- JP
- Japan
- Prior art keywords
- subframe
- memory
- signal
- output
- subframes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は２次元直交変換符号化を用いたディジタルカメ
ラに関するものである。
ラに関するものである。
従来の技術
第４図に従来のカメラ信号処理のブロック図を示す。撮
像素子（図示せず）からのインクレース走査された信号
１−１１ 増幅、ガンマ補正、°ホワイトバランス等
の前処理が行われた後、ノンインタレ−ス変換回路４ｔ
でノンインタレース変換の処理が行われ、第１のフレー
ムメモリ４２に書き込まれる。ここで、撮像素子は、偽
色信号に発生の少ないＳ／Ｎの良い色信号と分解能の高
い輝度信号を得るために、第５図に示すような原色フィ
ルタを用い、ノンインタレース走査変換時の隣接した任
意の２×２画素で、１つのＲ，Ｂと２つのＧ信号が納ま
るように配列されている。
像素子（図示せず）からのインクレース走査された信号
１−１１ 増幅、ガンマ補正、°ホワイトバランス等
の前処理が行われた後、ノンインタレ−ス変換回路４ｔ
でノンインタレース変換の処理が行われ、第１のフレー
ムメモリ４２に書き込まれる。ここで、撮像素子は、偽
色信号に発生の少ないＳ／Ｎの良い色信号と分解能の高
い輝度信号を得るために、第５図に示すような原色フィ
ルタを用い、ノンインタレース走査変換時の隣接した任
意の２×２画素で、１つのＲ，Ｂと２つのＧ信号が納ま
るように配列されている。
次に、第１のフレームメモリ４２の中の２×２のマトリ
クスのＲ，Ｇ、 Ｂから輝度信号と色差信号を得るた
めに、マトリクス演算回路４３によりマトリクス演算さ
れる。そして、水平、垂直方向に順次１画素ずつシフト
して、ラインメモリ４４に書き込まれる。ラインメモリ
４４に書き込まれた信号は、２次元ローパスフィルタ４
５により帯域制限され、サブサンプリング回路４６でサ
ブサンプリングされる。ここで、２次元ローパスフィル
タ４５は、折り返し歪みを無くすため、サブサンプリン
グのナイキスト周波数以下に帯域制限する。また、サブ
サンプリング回路４６では、輝度信号は、２：１にオフ
セットサンプリングされ、色差信号は水平、垂直方向に
２＝１（画素数の比は４：１）にサンプリングされる。
クスのＲ，Ｇ、 Ｂから輝度信号と色差信号を得るた
めに、マトリクス演算回路４３によりマトリクス演算さ
れる。そして、水平、垂直方向に順次１画素ずつシフト
して、ラインメモリ４４に書き込まれる。ラインメモリ
４４に書き込まれた信号は、２次元ローパスフィルタ４
５により帯域制限され、サブサンプリング回路４６でサ
ブサンプリングされる。ここで、２次元ローパスフィル
タ４５は、折り返し歪みを無くすため、サブサンプリン
グのナイキスト周波数以下に帯域制限する。また、サブ
サンプリング回路４６では、輝度信号は、２：１にオフ
セットサンプリングされ、色差信号は水平、垂直方向に
２＝１（画素数の比は４：１）にサンプリングされる。
そして、サブサンプリングされた信号は、バッファ用の
第２のフレームメモリ４７に書き込まれ、分割処理回路
４８で複数のブロックに分割処理された後、２次元直交
変換符号器４９へ送られる。ここでいう分割処理とは、
ブロック毎に順次走査変換することであり、画面を構成
する画素のアドレス変換がおこなわれる。
第２のフレームメモリ４７に書き込まれ、分割処理回路
４８で複数のブロックに分割処理された後、２次元直交
変換符号器４９へ送られる。ここでいう分割処理とは、
ブロック毎に順次走査変換することであり、画面を構成
する画素のアドレス変換がおこなわれる。
第６図を参照、して説明すると、例えば、分割処理前（
同図（Ａ））の画素の座標を （縦、 横）＝（ｉ、ｊ） 分割処理後（同図（Ｂ））の座標を （ブロックＮｉ１． 縦、横）：ｃ）ｃ、 ｉ、
ｍ）としたとき、 ｉ＝ ｉ ｎ ｔ （ｋ／ＫＨ） ＸＬ＋１ｊ ＝ｍｏ
ｄ （ｋ／ＫＨ） ＸＭ＋ｍの関係が成り立つ。従っ
て、分割処理とはアドレス変換を行うことであるから分
割処理前のアドレスをｎ’、分割処理後のアドレスをｎ
２とするとｎ＋＝ｉ＋Ｊ＋ｊ ｎａ” ｒｉ ｎ ｔ （ｋ／ＫＩ４）ＸＬ＋
ｌ） ＸＪ＋ （ｍｏ ｄ （ｋ／Ｋｅ）ＸＭ＋
ｍ）となる。
同図（Ａ））の画素の座標を （縦、 横）＝（ｉ、ｊ） 分割処理後（同図（Ｂ））の座標を （ブロックＮｉ１． 縦、横）：ｃ）ｃ、 ｉ、
ｍ）としたとき、 ｉ＝ ｉ ｎ ｔ （ｋ／ＫＨ） ＸＬ＋１ｊ ＝ｍｏ
ｄ （ｋ／ＫＨ） ＸＭ＋ｍの関係が成り立つ。従っ
て、分割処理とはアドレス変換を行うことであるから分
割処理前のアドレスをｎ’、分割処理後のアドレスをｎ
２とするとｎ＋＝ｉ＋Ｊ＋ｊ ｎａ” ｒｉ ｎ ｔ （ｋ／ＫＩ４）ＸＬ＋
ｌ） ＸＪ＋ （ｍｏ ｄ （ｋ／Ｋｅ）ＸＭ＋
ｍ）となる。
発明が解決しようとする課題
しかしながら上記従来の構成では、ノンインタレース回
路の後段と２次元直交変換符号器の前段にフレームメモ
リ、及びマトリクス演算回路の後段には輝度信号用及び
色差信号用のラインメモリと大容量メモリが多数必要と
なり、コスト削減において重要な課題となっていた。
路の後段と２次元直交変換符号器の前段にフレームメモ
リ、及びマトリクス演算回路の後段には輝度信号用及び
色差信号用のラインメモリと大容量メモリが多数必要と
なり、コスト削減において重要な課題となっていた。
課題を解決するための手段
上記課題を解決するために本発明のディジタルカメラは
、第１のサブフレームメモリの出力である映像信号を輝
度成分と色成分に分けるマトリクス演算手段の前段に映
像信号を複数のザブフレームに分割する分割手段と、前
記分割手段の出力であるサブフレーム単位の映像信号を
書き込む前記第１のサブフレームメモリとを備え、後段
には前記マトリクス演算手段の出力を書き込む第２のサ
グフレームメモリと、前記第２のサブフレームメモリの
出力をサンプリングするサンプリング手段と、前記サン
プリング手段の出力を書き込む第３のサブフレームメモ
リとを具備してなるものである。
、第１のサブフレームメモリの出力である映像信号を輝
度成分と色成分に分けるマトリクス演算手段の前段に映
像信号を複数のザブフレームに分割する分割手段と、前
記分割手段の出力であるサブフレーム単位の映像信号を
書き込む前記第１のサブフレームメモリとを備え、後段
には前記マトリクス演算手段の出力を書き込む第２のサ
グフレームメモリと、前記第２のサブフレームメモリの
出力をサンプリングするサンプリング手段と、前記サン
プリング手段の出力を書き込む第３のサブフレームメモ
リとを具備してなるものである。
作用
上記した構成により本願発明のディジタルカメラは、大
容量で高価なメモリを使うフレームメモリやラインメモ
リのかわりに１フレームの映像信号をいくつかのサブフ
レームに分割し、小容量で安価なメモリに書き込み、マ
トリクス演算以降の処理をサブフレーム単位でおこなう
。
容量で高価なメモリを使うフレームメモリやラインメモ
リのかわりに１フレームの映像信号をいくつかのサブフ
レームに分割し、小容量で安価なメモリに書き込み、マ
トリクス演算以降の処理をサブフレーム単位でおこなう
。
実施例
次に、上記手段を用いた本発明の実施例を図を用いて説
明する。
明する。
第１図において、撮像素子（図示せず）からインクレー
ス走査された信号は、増幅、ガンマ補正。
ス走査された信号は、増幅、ガンマ補正。
ホワイトバランス等の前処理が行われた後、ノンインタ
レース変換回路１でノンインタレース変換され、フレー
ム単位にフレームメモリ２に書き込まれる。次に、フレ
ームメモリ２から読み出された信号は、分割処理回路３
で分割処理され（分割処理された個々のフレームをサブ
フレームと呼ぶ）、サブフレーム単位に第１のサブフレ
ームメモリ４に順次走査変換され書き込まれる。
レース変換回路１でノンインタレース変換され、フレー
ム単位にフレームメモリ２に書き込まれる。次に、フレ
ームメモリ２から読み出された信号は、分割処理回路３
で分割処理され（分割処理された個々のフレームをサブ
フレームと呼ぶ）、サブフレーム単位に第１のサブフレ
ームメモリ４に順次走査変換され書き込まれる。
ここで、サブフレームのサイズ（画素数）は、後で行わ
れる２次元直交変換のブロックに合わせるために、２次
元直交変換のサイズに対して、水平、垂直共に２の倍数
を乗じた値を選ぶ。
れる２次元直交変換のブロックに合わせるために、２次
元直交変換のサイズに対して、水平、垂直共に２の倍数
を乗じた値を選ぶ。
また、フィルタリング等の処理を行う場合、サブフレー
ムの境界部において歪みが生じるが、これを防ぐため、
フィルタのタップ数の数の分だけサブフレームの、サイ
ズを多くして、第２図に示すサブフレーム２１のように
オーバラップして分割するのが良い。同図斜線ハツチン
グ部がオーバラップ領域である。
ムの境界部において歪みが生じるが、これを防ぐため、
フィルタのタップ数の数の分だけサブフレームの、サイ
ズを多くして、第２図に示すサブフレーム２１のように
オーバラップして分割するのが良い。同図斜線ハツチン
グ部がオーバラップ領域である。
サブフレームの２×２画素（１つのＲ，Ｂｉ号と２つの
Ｇ信号）のデータを使って、１画素ずつシフトしながら
、輝度信号と色差信号にマトリクス演算回路５でマトリ
クス演算され、それぞれ第２のサブフレームメモリ６に
書き込まれる。第２のサブフレームメモリ６に書き込ま
れた信号は、サブサンプルした時に折り返し歪みが生じ
ないように、２次元ローパスフィルタ７により帯域制限
される。そして、帯域制限された輝度信号と色差信号は
、それぞれ、２：１と４；１にサブサンプリング回路８
でサブサンプリングされ、第３のサブフレームメモリ９
に書き込まれる。ここで第３のサブフレームメモリ９は
、第３図に示すように２次元直交変換のブロックのサイ
ズに合わせて、輝度信号ブロック３１と、色差信号ブロ
ック３２に分けて書き込む。
Ｇ信号）のデータを使って、１画素ずつシフトしながら
、輝度信号と色差信号にマトリクス演算回路５でマトリ
クス演算され、それぞれ第２のサブフレームメモリ６に
書き込まれる。第２のサブフレームメモリ６に書き込ま
れた信号は、サブサンプルした時に折り返し歪みが生じ
ないように、２次元ローパスフィルタ７により帯域制限
される。そして、帯域制限された輝度信号と色差信号は
、それぞれ、２：１と４；１にサブサンプリング回路８
でサブサンプリングされ、第３のサブフレームメモリ９
に書き込まれる。ここで第３のサブフレームメモリ９は
、第３図に示すように２次元直交変換のブロックのサイ
ズに合わせて、輝度信号ブロック３１と、色差信号ブロ
ック３２に分けて書き込む。
次に第３のサブフレームメモリ９に書き込まれた信号は
、それぞれブロックごとに２次元直交変換符号器１０へ
送られ、符号化される。
、それぞれブロックごとに２次元直交変換符号器１０へ
送られ、符号化される。
本実施例によれば上記した構成により、大容損のメモリ
であるラインメモリとフレームメモリを小容量のメモリ
に置き換えることができる。
であるラインメモリとフレームメモリを小容量のメモリ
に置き換えることができる。
発明の効果
以上のように本発明によれば、撮像信号からの映像信号
をノンインターレス変換するノンインターレス変換手段
と、前記ノンインターレス変換手段の出力である映像信
号をフレーム単位に複数のサブフレームに分割する分割
手段と、前記分割手段の出力であるサブフレーム単位の
映像信号を書き込む第１のサブフレームメモリと、前記
第１のサブフレームメモリの出力を輝度成分と色成分に
分けるマトリクス演算手段と、前記マトリクス演算手段
の出力をサブフレーム単位に書き込む第２のサブフレー
ムメモリと、前記第２のサブフレームメモリの出力を帯
域制限するディジタルフィルタと、前記ディジタルフィ
ルタの出力をサンプリングするサンプリング手段と、前
記サンプリング手段の出力を書き込む第３のサブフレー
ムメモリと、前記第３のサブフレームメモリの出力を符
号化する符号化手段とを設けることにより、従来フィル
タリングに必要とされたラインメモリと直交変換前に映
像信号のブロック化に必要とされたフレームメモリをは
るかにメモリ容蚤の少ないサブフレームメモリに置き換
えることができ、低コスト化が図れ実用上その効果は大
である。
をノンインターレス変換するノンインターレス変換手段
と、前記ノンインターレス変換手段の出力である映像信
号をフレーム単位に複数のサブフレームに分割する分割
手段と、前記分割手段の出力であるサブフレーム単位の
映像信号を書き込む第１のサブフレームメモリと、前記
第１のサブフレームメモリの出力を輝度成分と色成分に
分けるマトリクス演算手段と、前記マトリクス演算手段
の出力をサブフレーム単位に書き込む第２のサブフレー
ムメモリと、前記第２のサブフレームメモリの出力を帯
域制限するディジタルフィルタと、前記ディジタルフィ
ルタの出力をサンプリングするサンプリング手段と、前
記サンプリング手段の出力を書き込む第３のサブフレー
ムメモリと、前記第３のサブフレームメモリの出力を符
号化する符号化手段とを設けることにより、従来フィル
タリングに必要とされたラインメモリと直交変換前に映
像信号のブロック化に必要とされたフレームメモリをは
るかにメモリ容蚤の少ないサブフレームメモリに置き換
えることができ、低コスト化が図れ実用上その効果は大
である。
第１図は、本発明のディジタルカメラのブロック図、第
２図はサブフレームを示した図、第３図は２次元直交変
換前の映像信号の輝度成分と色成分のブロック配列図、
第４図は従来のディジタルカメラのブロック図、第５図
は撮像素子の色フィルタの配列図、第８図は分割処理を
説明するための模式図である。 １・・・ノンインタレース変換回路、 ２・・・第１
のフレームメモリ、 ３・・・分割処理回路、 ４
・・・第ｉのサブフレームメモリ、 ５・・・マトリ
クス演算回路、 ６・・・第２のサブフレームメモリ
、 ７・・・２次元ローパスフィルタ、 ８・・・
サブサンプリング回路、 ９・・・第３のサブフレー
ムメモリ、１０・・・２次元直交変換符号器。
２図はサブフレームを示した図、第３図は２次元直交変
換前の映像信号の輝度成分と色成分のブロック配列図、
第４図は従来のディジタルカメラのブロック図、第５図
は撮像素子の色フィルタの配列図、第８図は分割処理を
説明するための模式図である。 １・・・ノンインタレース変換回路、 ２・・・第１
のフレームメモリ、 ３・・・分割処理回路、 ４
・・・第ｉのサブフレームメモリ、 ５・・・マトリ
クス演算回路、 ６・・・第２のサブフレームメモリ
、 ７・・・２次元ローパスフィルタ、 ８・・・
サブサンプリング回路、 ９・・・第３のサブフレー
ムメモリ、１０・・・２次元直交変換符号器。
Claims (3)
- （１）撮像素子からの映像信号をノンインターレス変換
するノンインターレス変換手段と、前記ノンインターレ
ス変換手段の出力である映像信号をフレーム単位に複数
のサブフレームに分割する分割手段と、前記分割手段の
出力であるサブフレーム単位の映像信号を書き込む第１
のサブフレームメモリと、前記第１のサブフレームメモ
リの出力を輝度成分と色成分に分けるマトリクス演算手
段と、前記マトリクス演算手段の出力をサブフレーム単
位に書き込む第２のサブフレームメモリと、前記第２の
サブレームメモリの出力を帯域制限するディジタルフィ
ルタと、前記ディジタルフィルタの出力をサンプリング
するサンプリング手段と、前記サンプリング手段の出力
を書き込む第３のサブフレームメモリと、前記第３のサ
ブフレームメモリの出力を符号化する符号化手段とを具
備してなるディジタルカメラ。 - （２）サブフレームのサイズは、 （縦、横）＝（ｍ＊２＾ａ＋ｒ、ｎ＊２＾ａ＋ｒ）（ｐ
、ｑは整数）但し、符号化を行うブロックサイズを（ｍ
、ｎ）、ディジタルフィルタのタップ数をｒとすること
を特徴とする請求項１記載のディジタルカメラ。 - （３）分割手段は、隣接するサブフレームがｒ以上（ｒ
はディジタルフィルタのタップ数）画素が重なるように
１フレームの映像信号を分割することを特徴とする請求
項１記載のディジタルカメラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1221993A JPH0385891A (ja) | 1989-08-29 | 1989-08-29 | ディジタルカメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1221993A JPH0385891A (ja) | 1989-08-29 | 1989-08-29 | ディジタルカメラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0385891A true JPH0385891A (ja) | 1991-04-11 |
Family
ID=16775405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1221993A Pending JPH0385891A (ja) | 1989-08-29 | 1989-08-29 | ディジタルカメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0385891A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019054341A (ja) * | 2017-09-13 | 2019-04-04 | キヤノン株式会社 | 画像処理装置及び方法、及び撮像装置 |
-
1989
- 1989-08-29 JP JP1221993A patent/JPH0385891A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019054341A (ja) * | 2017-09-13 | 2019-04-04 | キヤノン株式会社 | 画像処理装置及び方法、及び撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7397944B2 (en) | Processing pipeline of pixel data of a color image acquired by a digital sensor | |
| JP4263190B2 (ja) | 映像合成回路 | |
| US6593965B1 (en) | CCD data pixel interpolation circuit and digital still camera equipped with it | |
| JPH03185995A (ja) | 画像信号処理方法 | |
| US7595805B2 (en) | Techniques to facilitate use of small line buffers for processing of small or large images | |
| JP4286124B2 (ja) | 画像信号処理装置 | |
| JP4997172B2 (ja) | 画像分割処理用の画像信号処理装置、方法及びプログラム | |
| JP5171287B2 (ja) | データ処理装置 | |
| US6348950B1 (en) | Video signal processing circuit and image pickup apparatus using the circuit | |
| JPH09172615A (ja) | 信号処理装置 | |
| JPH0385891A (ja) | ディジタルカメラ | |
| US7443428B2 (en) | Image processing device | |
| JP4464325B2 (ja) | 画像処理装置 | |
| US8483428B1 (en) | Apparatus for processing a digital image | |
| JP3123225B2 (ja) | データ並べ換え装置 | |
| JP2025013122A (ja) | イメージ信号処理装置およびそれを含む撮影システム | |
| US20070247644A1 (en) | Image processing system | |
| JP4109328B2 (ja) | ビデオ信号符号化装置 | |
| JP2002056385A (ja) | 画像補正方法及び画像補正装置 | |
| JP2005159596A (ja) | デジタルカメラ | |
| CN115829842A (zh) | 一种基于fpga实现图片超分辨率重建的装置 | |
| KR19990061449A (ko) | Ama 프로젝터용 영상 신호 처리 장치 | |
| JPH08221562A (ja) | 画像信号処理装置 | |
| EP1750457A1 (en) | Method and circuit arrangement for processing a video signal, and respective camera | |
| GB2561002A (en) | Storage system |