JPH0388356A - 集積回路及びその接続回路 - Google Patents
集積回路及びその接続回路Info
- Publication number
- JPH0388356A JPH0388356A JP1225194A JP22519489A JPH0388356A JP H0388356 A JPH0388356 A JP H0388356A JP 1225194 A JP1225194 A JP 1225194A JP 22519489 A JP22519489 A JP 22519489A JP H0388356 A JPH0388356 A JP H0388356A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- terminals
- balanced
- grounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
- H10W44/203—Electrical connections
- H10W44/206—Wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Semiconductor Integrated Circuits (AREA)
- Noise Elimination (AREA)
- Amplifiers (AREA)
- Filters And Equalizers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的１
（産業上の利用分野）
本発明は、平衡動作する高周波用集積回路の端子構造及
びその内部接続を特徴づけると共に、他の同種の集積回
路との接続方法を特徴づけた集積回路とその接続回路に
関する。
びその内部接続を特徴づけると共に、他の同種の集積回
路との接続方法を特徴づけた集積回路とその接続回路に
関する。
（従来の技術）
近年の半導体素子の発達によって、ＶＨＦ帯。
ＵＨＦ帯の高周波回路が集積回路化される傾向にある。
第４図は集積回路によって構成したＰＬＬ−ＦＭ１１調
回路の構成例である。
回路の構成例である。
第４図において、１は高周波信号の入力端子、２はｍ請
出力の出力端子、３は発振器と混合器の機能を有した高
周波用集積回路（以下ＩＣとする〉、４は差動増幅式高
周波増幅用ＩＣであり、ＩＣ３は信号を差動増幅によっ
て平衡処理し、平衡入力、平衡出力を行う。ＩＣ４は平
衡入力、平衡出力のＩＣであるが、出力は不平衡で取出
している。
出力の出力端子、３は発振器と混合器の機能を有した高
周波用集積回路（以下ＩＣとする〉、４は差動増幅式高
周波増幅用ＩＣであり、ＩＣ３は信号を差動増幅によっ
て平衡処理し、平衡入力、平衡出力を行う。ＩＣ４は平
衡入力、平衡出力のＩＣであるが、出力は不平衡で取出
している。
端子１は結合コンデンサ５を介して平衡−不平衡変換バ
ルン・トランス６の不平衡入力巻線に接続される。バル
ン・トランス６の平衡出力巻輪の一端はＩＣ３の平衡入
力端子Ｐｒｏに接続され、他端はコンデンサ７を介して
ＩＣａの平衡入力端子Ｐ １２に接続される。
ルン・トランス６の不平衡入力巻線に接続される。バル
ン・トランス６の平衡出力巻輪の一端はＩＣ３の平衡入
力端子Ｐｒｏに接続され、他端はコンデンサ７を介して
ＩＣａの平衡入力端子Ｐ １２に接続される。
１Ｃ３の端子Ｐ３〜Ｐ５はｖＣＯのタンク回路接続用端
子である。タンク回路は、コイル１４と直列接続したＶ
ＣＯｆＩＩＪＩＩＩバリキャップＩｓ、 、 １６との
並列接続にて構成され、その並列接続点の一端は外付は
コンデンサ１３を介して端子Ｐ３に接続され、他端はそ
れぞれ外付はコンデンサｉｆ、 １２を介して端子ＰＳ
、Ｐ４に接続されている。また、Ｐ９は接地用端子、Ｐ
７は電源用端子であり、端子Ｐ９は接地点に接続され、
端子Ｐ７は電圧＠２４に接続されている。
子である。タンク回路は、コイル１４と直列接続したＶ
ＣＯｆＩＩＪＩＩＩバリキャップＩｓ、 、 １６との
並列接続にて構成され、その並列接続点の一端は外付は
コンデンサ１３を介して端子Ｐ３に接続され、他端はそ
れぞれ外付はコンデンサｉｆ、 １２を介して端子ＰＳ
、Ｐ４に接続されている。また、Ｐ９は接地用端子、Ｐ
７は電源用端子であり、端子Ｐ９は接地点に接続され、
端子Ｐ７は電圧＠２４に接続されている。
１Ｃ３の端子Ｐ１４．Ｐ１は平衡出力端子であり、端子
Ｐ１４．Ｐｉからの信号は、それぞれラグ形リードフィ
ルタ１９．２０を介してＩＣ４の平衡入力端子Ｐｓ 、
Ｐｇに導かれる。
Ｐ１４．Ｐｉからの信号は、それぞれラグ形リードフィ
ルタ１９．２０を介してＩＣ４の平衡入力端子Ｐｓ 、
Ｐｇに導かれる。
１Ｃ４は入力信号を平衡処理し、その平衡出力の一方は
、端子Ｐ４から不平衡出力として出力端子２に導出され
、他方は端子Ｐ５から■ＣＯ制御信号として、トラップ
回路１８．抵抗１７を介して上記バリキャップ１５．１
６の交点に印加される。又、ＩＣ４の端子Ｐ３は接地点
に接続され、端子Ｐ６は電圧源２５に接続されている。
、端子Ｐ４から不平衡出力として出力端子２に導出され
、他方は端子Ｐ５から■ＣＯ制御信号として、トラップ
回路１８．抵抗１７を介して上記バリキャップ１５．１
６の交点に印加される。又、ＩＣ４の端子Ｐ３は接地点
に接続され、端子Ｐ６は電圧源２５に接続されている。
更に、ｌｃ４の出力端子Ｐ４．Ｐ５には、それぞれゲイ
ン抵抗２３゜２２が接続されている。尚、ＩＣ３，ＩＣ
４の電源用端子Ｐｙ、Ｐ６には、それぞれコンデンサ８
゜２１が接続され、ＩＣ３の電源用端子Ｐ７は、バイア
ス抵抗９．チョーク・コイル１０を介してＩＣ３の端子
Ｐ５に接続されている。
ン抵抗２３゜２２が接続されている。尚、ＩＣ３，ＩＣ
４の電源用端子Ｐｙ、Ｐ６には、それぞれコンデンサ８
゜２１が接続され、ＩＣ３の電源用端子Ｐ７は、バイア
ス抵抗９．チョーク・コイル１０を介してＩＣ３の端子
Ｐ５に接続されている。
上記のごとく、ＩＣ化高周波回路は、高速動作する素子
の耐圧が低く、低電圧源を用いる都合上、入・出力ダイ
ナミックレンジを高くできないことから、平衡動作に適
した！！勤増ｍ回路が用いられる。又、外部回路（バル
ン・トランス６の入力巻線及びリードフィルタ１９．２
０）は、不平衡動作している。
の耐圧が低く、低電圧源を用いる都合上、入・出力ダイ
ナミックレンジを高くできないことから、平衡動作に適
した！！勤増ｍ回路が用いられる。又、外部回路（バル
ン・トランス６の入力巻線及びリードフィルタ１９．２
０）は、不平衡動作している。
平衡動作する回路は、電源用線路、接地用線路からのＭ
導信号が同相ノイズとなって出力には現れないようにす
る効果もある。上記電源線路等からの１ｔＩＩＩは、高
周波接地面を大きくすると、接地電位が低下されて少な
くなるが、ＩＣ内部では、接地面も小さく、接地電位の
低下は不可能に近い。
導信号が同相ノイズとなって出力には現れないようにす
る効果もある。上記電源線路等からの１ｔＩＩＩは、高
周波接地面を大きくすると、接地電位が低下されて少な
くなるが、ＩＣ内部では、接地面も小さく、接地電位の
低下は不可能に近い。
そこで、回路を平衡動作させて、同相ノイズを除去する
。もし、平衡動作させず、ｌｃの平衡入力層子の一方を
接地して強制的に不平衡動作させた場合は、平衡動作さ
せた場合の２倍の振幅が必要になるので、入力ダイナミ
ックレンジが問題になってくる。又、接地した他方の入
力端子におけるＩＣ内部のボンディングワイヤー等が新
たなインピーダンスを持ち、接地した端子からの誘導饅
が多くなるという不都合が起きる。
。もし、平衡動作させず、ｌｃの平衡入力層子の一方を
接地して強制的に不平衡動作させた場合は、平衡動作さ
せた場合の２倍の振幅が必要になるので、入力ダイナミ
ックレンジが問題になってくる。又、接地した他方の入
力端子におけるＩＣ内部のボンディングワイヤー等が新
たなインピーダンスを持ち、接地した端子からの誘導饅
が多くなるという不都合が起きる。
ところで平衡動作する回路は、上記効果を有する反面、
信＠端子ｍＪＷＲ士の！Ｉｆ導によるノイズは排除でき
ない。そこで、例えば平衡入力端子ＰＩＧ。
信＠端子ｍＪＷＲ士の！Ｉｆ導によるノイズは排除でき
ない。そこで、例えば平衡入力端子ＰＩＧ。
ＰＩ３の間に空き端子Ｐｔｔを設け、信号端子間の誘導
が少なくなるようにしている。又、ＩＣ３の端子Ｐ１．
Ｐ１４及び［Ｃ４の端子Ｐｔ 、Ｐａのように、デュア
ルラインの対称位置に配置して、距離を離している。
が少なくなるようにしている。又、ＩＣ３の端子Ｐ１．
Ｐ１４及び［Ｃ４の端子Ｐｔ 、Ｐａのように、デュア
ルラインの対称位置に配置して、距離を離している。
しかし、このような空き端子を作ることは、ＩＣ化して
Ｉ！極度を上げたにもかかわらず端子の数が増え、パッ
ケージサイズが大型化すると共に、その他の機能を搭載
する面での制約になってしまう。
Ｉ！極度を上げたにもかかわらず端子の数が増え、パッ
ケージサイズが大型化すると共に、その他の機能を搭載
する面での制約になってしまう。
また、いたずらに多端子のパッケージを用いると、第５
図に示すように、接地用端子Ｐ９．’ｉｎ圧源端子Ｐ７
及び信号端子Ｐ１０．Ｐ１２がらチップ３ａまでのＩＣ
内部ボンディングワイヤー長が長くなって高周波特性が
悪化すると共に、かつそれぞれ長さが異なるために、平
衡動作による同相誘導ノイズの排除効果が減少してしま
う。尚、第５図はＩＣ３の内のチップと各端子との接続
を示している。
図に示すように、接地用端子Ｐ９．’ｉｎ圧源端子Ｐ７
及び信号端子Ｐ１０．Ｐ１２がらチップ３ａまでのＩＣ
内部ボンディングワイヤー長が長くなって高周波特性が
悪化すると共に、かつそれぞれ長さが異なるために、平
衡動作による同相誘導ノイズの排除効果が減少してしま
う。尚、第５図はＩＣ３の内のチップと各端子との接続
を示している。
（発明が解決しようとするａｍ）
以上説明したように、従来の高周波用集積回路は、平衡
動作のための２信号端子の間に空き端子を設けて信号端
子間のｌｉ？導が少なくなるようにしているが、各信号
端子及び接地用端子から内部チップまでのそれぞれのボ
ンディングワイヤー長を考慮すると、その長さがそれぞ
れ異なることになり、高周波的な特性が悪化すると共に
誘導同相ノイズ排除性能という面からも好ましくないと
いう問題があった。
動作のための２信号端子の間に空き端子を設けて信号端
子間のｌｉ？導が少なくなるようにしているが、各信号
端子及び接地用端子から内部チップまでのそれぞれのボ
ンディングワイヤー長を考慮すると、その長さがそれぞ
れ異なることになり、高周波的な特性が悪化すると共に
誘導同相ノイズ排除性能という面からも好ましくないと
いう問題があった。
本発明は上記問題点を除去し、高周波特性及び誘導ノイ
ズ排除性能を向上するようにした集積回路及びその接続
回路を提供することを目的とする。
ズ排除性能を向上するようにした集積回路及びその接続
回路を提供することを目的とする。
［発明の構成］
（課題を解決するための手段）
第１の発明は、１つの接地用端子及びこの接地用端子に
隣接した２つの信号端子にて入力又は出力端子群として
の組を成す平衡３端子群を有することを特徴とする。
隣接した２つの信号端子にて入力又は出力端子群として
の組を成す平衡３端子群を有することを特徴とする。
第２の発明は、上記平衡３端子群を有する第１の集積回
路と、同様の平衡３端子群を入力端子群として有する第
２の集積回路とが、各接地用端子同士及び信号端子同士
それぞれ接続されることを特徴とする 第３の発明は、入力又は出力端子群としての組を成す平
衡３端子群と、この端子群と内部チップのそれぞれ対応
する電極群とがボンディングワイヤーにて接続され、信
号端子とチップを結ぶ２つのボンディングワイヤーは接
地用端子とチップを結ぶボンディングワイヤーを中心に
対称に配線されていることを特徴とする。
路と、同様の平衡３端子群を入力端子群として有する第
２の集積回路とが、各接地用端子同士及び信号端子同士
それぞれ接続されることを特徴とする 第３の発明は、入力又は出力端子群としての組を成す平
衡３端子群と、この端子群と内部チップのそれぞれ対応
する電極群とがボンディングワイヤーにて接続され、信
号端子とチップを結ぶ２つのボンディングワイヤーは接
地用端子とチップを結ぶボンディングワイヤーを中心に
対称に配線されていることを特徴とする。
（作用）
このような構成によれば、信号端子間が接地用端子を介
して離れており、信号端子間の直接誘導を減じる距離が
実現される。又、接地用端子に信号端子からの信号がそ
れぞれ誘導するが、これによって接地用端子に現れるノ
イズは、振幅が等しく互いに逆位相になることで打消し
合う。又、接地用端子は基準電位端子としても用いるこ
とができ、端子数を節約する。
して離れており、信号端子間の直接誘導を減じる距離が
実現される。又、接地用端子に信号端子からの信号がそ
れぞれ誘導するが、これによって接地用端子に現れるノ
イズは、振幅が等しく互いに逆位相になることで打消し
合う。又、接地用端子は基準電位端子としても用いるこ
とができ、端子数を節約する。
（実施例）
以下、本発明を図示の実施例によって詳細に説明する。
第１図は本発明に係る集積回路及びその接続回路の一実
施例を示す。同図中、３０．３９は本発明に係る端子構
造を持つｔＣである。ＩＣ３Ｇは、Ｐ２１゜Ｐ２３が平
衡出力端子対を成す信号端子、Ｐ２２が接地用端子であ
る。１ｃ３９は、Ｐ２４．Ｐ２Ｏが平衡入力端子対を成
す信号端子、Ｐ２Ｏが接地用端子である。
施例を示す。同図中、３０．３９は本発明に係る端子構
造を持つｔＣである。ＩＣ３Ｇは、Ｐ２１゜Ｐ２３が平
衡出力端子対を成す信号端子、Ｐ２２が接地用端子であ
る。１ｃ３９は、Ｐ２４．Ｐ２Ｏが平衡入力端子対を成
す信号端子、Ｐ２Ｏが接地用端子である。
これら２つの１０３０．３９は、それぞれ信号端子Ｐ２
１とＰ２４、Ｐ２３とＰ２Ｏがコンデンサ３４．３５を
介して接続され、接地用端子Ｐ２２とＰ２Ｏが直接接続
される。Ｐ２２とＰ２Ｏの接続線路は接地される。
１とＰ２４、Ｐ２３とＰ２Ｏがコンデンサ３４．３５を
介して接続され、接地用端子Ｐ２２とＰ２Ｏが直接接続
される。Ｐ２２とＰ２Ｏの接続線路は接地される。
このような接続回路によれば、信号を出力するＩＣ３０
は、出力を平衡形式のままＩＣ３９に供給し、従来のＩ
Ｃ３からＩＣ４のようにリードフィルタを介して供給す
ることがない。又、信号端子Ｐ２１゜Ｐ２３及びＰ２４
．Ｐ２６１ｍの誘導は、端子間隔を接地用端子Ｐ２２．
Ｐ２Ｓによってあけであるので、従来と同じ効果がある
。
は、出力を平衡形式のままＩＣ３９に供給し、従来のＩ
Ｃ３からＩＣ４のようにリードフィルタを介して供給す
ることがない。又、信号端子Ｐ２１゜Ｐ２３及びＰ２４
．Ｐ２６１ｍの誘導は、端子間隔を接地用端子Ｐ２２．
Ｐ２Ｓによってあけであるので、従来と同じ効果がある
。
一方、ＩＣ３Ｇから平衡形式で出力する信号は、１０３
９の内部チップに、第２図のように表される等備回路を
経て入力することになる。
９の内部チップに、第２図のように表される等備回路を
経て入力することになる。
第２図は、ＩＣ３９の入力端子Ｐ２４〜Ｐ２６から内部
チップまでのボンディングワイヤーによる高周波等価回
路を示す。第２図において、ＩＣ３９の端子 Ｐ２４．
Ｐ２り、 Ｐ２Ｏからチップ４０に対してボンディン
グワイヤー４３．４４．４５が接続されている。
チップまでのボンディングワイヤーによる高周波等価回
路を示す。第２図において、ＩＣ３９の端子 Ｐ２４．
Ｐ２り、 Ｐ２Ｏからチップ４０に対してボンディン
グワイヤー４３．４４．４５が接続されている。
このとき、端子Ｐ ２４とＰ ２５ ＩＩ及びＰ２Ｏと
Ｐ２６間には、容ＩＣ１，０２なるパッケージキャパシ
タ４１゜４２が存在し、ボンディングワイヤー４３．４
４．４５によるインダクタンスによってＭｌ、Ｍ２なる
ワイヤー間の相互インダクタンスが存在する。
Ｐ２６間には、容ＩＣ１，０２なるパッケージキャパシ
タ４１゜４２が存在し、ボンディングワイヤー４３．４
４．４５によるインダクタンスによってＭｌ、Ｍ２なる
ワイヤー間の相互インダクタンスが存在する。
上記容量及び相互インダクタンスは、隣接端子間以外に
も存在するが、隣接端子間に比べてその値は小さい。こ
こで、ボンディングワイヤー４３゜４５は、接地用ポン
デインワイヤー４４を中心に幾何学的に対称になる。こ
のとき、容ｆｆ１ｃｔ 、Ｃ２と相互インダクタンスＭ
ｌ 、Ｍ２は、 Ｃ１−０２−Ｃ・・・■ 及び Ｍｌ ＝Ｍ２ ＝Ｍ ・・・
■となる。即ち、端子Ｐ２４．Ｐ２６と接地用端子Ｐ２
Ｓ間に、同一容量による結合と、同一インダクタンスに
よる誘導結合が起る。
も存在するが、隣接端子間に比べてその値は小さい。こ
こで、ボンディングワイヤー４３゜４５は、接地用ポン
デインワイヤー４４を中心に幾何学的に対称になる。こ
のとき、容ｆｆ１ｃｔ 、Ｃ２と相互インダクタンスＭ
ｌ 、Ｍ２は、 Ｃ１−０２−Ｃ・・・■ 及び Ｍｌ ＝Ｍ２ ＝Ｍ ・・・
■となる。即ち、端子Ｐ２４．Ｐ２６と接地用端子Ｐ２
Ｓ間に、同一容量による結合と、同一インダクタンスに
よる誘導結合が起る。
従って、端子Ｐ２４．Ｐ２６を通して、第３図Ｓｘ。
Ｓ３に示すような波形の信号が入力された場合、接地用
端子Ｐ２Ｓに現れる波形は、第３図８２のようになる。
端子Ｐ２Ｓに現れる波形は、第３図８２のようになる。
第３図８２は、振幅同一、逆位相の信号Ｓ１及びＳ３が
、点線にて示す波形８１′及び−点鎖線にて示す波形８
３’のように誘起し、打消し合って、接地用端子Ｐ２Ｓ
には現れない無信号波形を示している。厳密には、接地
用端子Ｐ２５に誘起する信号は、容量及びインダクタン
スの合成和になるので、接地用端子Ｐ２Ｓと対接地面と
のインピーダンスが明確でないと、完全には打消される
ことにならないが、例えば同相のＭ導結合が支配的な場
合を想定すれば、信号Ｓ１は８１′に、Ｓ３は８３’に
略一致して、接地用端子Ｐ２Ｓへの誘導成分を打ち消す
ことができる。
、点線にて示す波形８１′及び−点鎖線にて示す波形８
３’のように誘起し、打消し合って、接地用端子Ｐ２Ｓ
には現れない無信号波形を示している。厳密には、接地
用端子Ｐ２５に誘起する信号は、容量及びインダクタン
スの合成和になるので、接地用端子Ｐ２Ｓと対接地面と
のインピーダンスが明確でないと、完全には打消される
ことにならないが、例えば同相のＭ導結合が支配的な場
合を想定すれば、信号Ｓ１は８１′に、Ｓ３は８３’に
略一致して、接地用端子Ｐ２Ｓへの誘導成分を打ち消す
ことができる。
上記■、■式のような関係は、ＩＣ３Ｇの端子Ｐ ２ｔ
、 Ｐ ２２ 、 Ｐ ２３にも適用でき、チップ側
から端子側へのボンディングワイヤーによっても接地用
端子におけるＭＩＪ信号成分は排除される。即ち、端子
間の結合が接地端子を中心に対称であれば、■、■が成
り立ち、それらの容量及びインダクタンス値にかかわら
ず、入力出力のどちらにも適用することができる。
、 Ｐ ２２ 、 Ｐ ２３にも適用でき、チップ側
から端子側へのボンディングワイヤーによっても接地用
端子におけるＭＩＪ信号成分は排除される。即ち、端子
間の結合が接地端子を中心に対称であれば、■、■が成
り立ち、それらの容量及びインダクタンス値にかかわら
ず、入力出力のどちらにも適用することができる。
従来の場合は、平衡信号端子が隣り合っているので、入
力振幅は減少される。端子構造が非対称であるので、 Ｃ１１Ｃ２及びＭ１１Ｍ２ ・・・■とな
り、ＩＣチップの接地電位に高周波信号が残留してしま
う。これは、いわゆるアースが浮いた状態である。
力振幅は減少される。端子構造が非対称であるので、 Ｃ１１Ｃ２及びＭ１１Ｍ２ ・・・■とな
り、ＩＣチップの接地電位に高周波信号が残留してしま
う。これは、いわゆるアースが浮いた状態である。
こうして、本実施例は高周波性能を向上させることがで
きる。又、空き端子が必要ないので、パッケージサイズ
を小さくしたり、他の機能のために使用することができ
るという効果がある。
きる。又、空き端子が必要ないので、パッケージサイズ
を小さくしたり、他の機能のために使用することができ
るという効果がある。
尚、上記説明は、後段ＩＣと同一配列の出力端子を持っ
た素子との接続例であるが、他にも、平衡出力を有する
素子であり、接地線路が平衡線路の間に等距離で配置さ
れている場合であれば、前段素子の配列が後段ＩＣの配
列と同じである必要はない。
た素子との接続例であるが、他にも、平衡出力を有する
素子であり、接地線路が平衡線路の間に等距離で配置さ
れている場合であれば、前段素子の配列が後段ＩＣの配
列と同じである必要はない。
［発明の効果］
以上説明したように本発明によれば、ＩＣの空き端子が
なく、高周波特性及び誘導ノイズ排除性能の良好な回路
を実現する。
なく、高周波特性及び誘導ノイズ排除性能の良好な回路
を実現する。
第１図は本発明に係る集積回路の一実施例を示す構成図
、第２図は集積回路内部の等価回路図、第３図は本発明
による誘導ノイズ排除動作を示す波形図、刀４図は従来
の高周波回路を示す回路ず、第５図は従来のＩＣ内部を
説明する説明図である。 ３０、３９・・・集積回路、３４．３５・・・コンデン
サ、４０・・・チップ、４１．４２・・・パッケージキ
ャパシタ、４３〜４５・・・ボンディングワイヤー、４
６．４７・・・相互インダクタンス、 Ｐ２１゜ Ｐ２３・・・平衡出力端子、 Ｐ２４゜ ２６ ・・・平衡入力端子、 Ｐ２２゜ Ｐ２Ｓ・・・接地用端子。 第１ 図 第２図 第３図 第５図
、第２図は集積回路内部の等価回路図、第３図は本発明
による誘導ノイズ排除動作を示す波形図、刀４図は従来
の高周波回路を示す回路ず、第５図は従来のＩＣ内部を
説明する説明図である。 ３０、３９・・・集積回路、３４．３５・・・コンデン
サ、４０・・・チップ、４１．４２・・・パッケージキ
ャパシタ、４３〜４５・・・ボンディングワイヤー、４
６．４７・・・相互インダクタンス、 Ｐ２１゜ Ｐ２３・・・平衡出力端子、 Ｐ２４゜ ２６ ・・・平衡入力端子、 Ｐ２２゜ Ｐ２Ｓ・・・接地用端子。 第１ 図 第２図 第３図 第５図
Claims (3)
- （１）１つの接地用端子及びこの接地用端子に隣接した
２つの信号端子にて入力又は出力端子群としての組を成
す平衡３端子群が設けられていることを特徴とする集積
回路。 - （２）１つの接地用端子及びこの接地用端子に隣接した
２つの信号端子にて出力端子群としての組を成す平衡３
端子群を有する第１の集積回路と、上記と同様の平衡３
端子群を入力端子群として有する第２の集積回路とが、
各接地用端子同士及び信号端子同士それぞれ接続されて
いることを特徴とする集積回路の接続回路。 - （３）１つの接地用端子及びこの接地用端子に隣接した
２つの信号端子にて入力又は出力端子群としての組を成
す平衡３端子群と、これら端子群に対応する内部チップ
の電極群とが、それぞれボンディングワイヤーにて接続
され、信号端子とチップを結ぶ２つのボンディングワイ
ヤーは接地用端子とチップを結ぶボンディングワイヤー
を中心に対称に配線されていることを特徴とする集積回
路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1225194A JP2880734B2 (ja) | 1989-08-31 | 1989-08-31 | 集積回路及びその接続回路 |
| CA002024123A CA2024123C (en) | 1989-08-31 | 1990-08-28 | Integrated circuit with balanced connecting circuit |
| GB9018760A GB2235821B (en) | 1989-08-31 | 1990-08-28 | Integrated circuit connection arrangement |
| US07/574,781 US5444311A (en) | 1989-08-31 | 1990-08-30 | Integrated circuit and its connecting circuit |
| DE4027686A DE4027686C2 (de) | 1989-08-31 | 1990-08-31 | Hochfrequenzschaltung |
| US08/353,353 US5459420A (en) | 1989-08-31 | 1994-12-02 | Integrated circuit and its connecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1225194A JP2880734B2 (ja) | 1989-08-31 | 1989-08-31 | 集積回路及びその接続回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0388356A true JPH0388356A (ja) | 1991-04-12 |
| JP2880734B2 JP2880734B2 (ja) | 1999-04-12 |
Family
ID=16825446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1225194A Expired - Fee Related JP2880734B2 (ja) | 1989-08-31 | 1989-08-31 | 集積回路及びその接続回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5444311A (ja) |
| JP (1) | JP2880734B2 (ja) |
| CA (1) | CA2024123C (ja) |
| DE (1) | DE4027686C2 (ja) |
| GB (1) | GB2235821B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218776A (ja) * | 2007-03-06 | 2008-09-18 | Renesas Technology Corp | 半導体装置 |
| JPWO2015111534A1 (ja) * | 2014-01-22 | 2017-03-23 | アルプス電気株式会社 | センサモジュール、並びに、これに用いるセンサチップ及び処理回路チップ |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177833B1 (en) * | 1999-04-30 | 2001-01-23 | International Business Machine Corp. | Integrated circuit module having reduced impedance and method of providing the same |
| US7119607B2 (en) * | 2002-12-31 | 2006-10-10 | Intel Corporation | Apparatus and method for resonance reduction |
| US7304393B1 (en) | 2004-03-24 | 2007-12-04 | Microtune (Texas), L.P. | System and method for coupling internal circuitry of an integrated circuit to the integrated circuit's package pins |
| US7378876B2 (en) * | 2006-03-14 | 2008-05-27 | Integrated Device Technology, Inc. | Complementary output inverter |
| DE102007007356B4 (de) * | 2007-02-14 | 2009-01-15 | Infineon Technologies Ag | Hochfrequenzschaltung, Standardzelle, Entwurfsystem und Testverfahren |
| KR101263663B1 (ko) * | 2011-02-09 | 2013-05-22 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| EP3314651B1 (en) * | 2015-06-26 | 2023-04-19 | Intel Corporation | Package assembly with gathered insulated wires |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4023053A (en) * | 1974-12-16 | 1977-05-10 | Tokyo Shibaura Electric Co., Ltd. | Variable capacity diode device |
| DE3268802D1 (en) * | 1982-07-13 | 1986-03-13 | Ibm Deutschland | Phase splitter with integrated latching circuit |
| JPS5958920A (ja) * | 1982-09-28 | 1984-04-04 | Fujitsu Ltd | バツフア回路 |
| DE3316184C2 (de) * | 1983-05-04 | 1985-08-14 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Anordnung zur Verbesserung der elektromagnetischen Verträglichkeit bei Niederfrequenz-Verstärkern |
| DE3334592C2 (de) * | 1983-09-24 | 1985-07-11 | Nukem Gmbh, 6450 Hanau | Funktionsgenerator |
| WO1986005322A1 (fr) * | 1985-02-28 | 1986-09-12 | Sony Corporation | Dispositif a circuit a semi-conducteurs |
| CA1246755A (en) * | 1985-03-30 | 1988-12-13 | Akira Miyauchi | Semiconductor device |
| US4866507A (en) * | 1986-05-19 | 1989-09-12 | International Business Machines Corporation | Module for packaging semiconductor integrated circuit chips on a base substrate |
| GB2215121B (en) * | 1988-02-10 | 1991-03-13 | Plessey Co Plc | Multi-layer integrated circuit devices |
| US5063358A (en) * | 1990-11-01 | 1991-11-05 | Westinghouse Electric Corp. | Ultra low noise crystal oscillator circuit |
| US5140174A (en) * | 1991-01-25 | 1992-08-18 | Hewlett-Packard Co. | Symmetric edge true/complement buffer/inverter and method therefor |
| US5130566A (en) * | 1991-07-29 | 1992-07-14 | Fujitsu Limited | Pulse generator circuit for producing simultaneous complementary output pulses |
| US5198700A (en) * | 1991-11-08 | 1993-03-30 | Dallas Semiconductor Corp. | Doubletpulse generator |
-
1989
- 1989-08-31 JP JP1225194A patent/JP2880734B2/ja not_active Expired - Fee Related
-
1990
- 1990-08-28 CA CA002024123A patent/CA2024123C/en not_active Expired - Fee Related
- 1990-08-28 GB GB9018760A patent/GB2235821B/en not_active Expired - Fee Related
- 1990-08-30 US US07/574,781 patent/US5444311A/en not_active Expired - Fee Related
- 1990-08-31 DE DE4027686A patent/DE4027686C2/de not_active Expired - Fee Related
-
1994
- 1994-12-02 US US08/353,353 patent/US5459420A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218776A (ja) * | 2007-03-06 | 2008-09-18 | Renesas Technology Corp | 半導体装置 |
| JPWO2015111534A1 (ja) * | 2014-01-22 | 2017-03-23 | アルプス電気株式会社 | センサモジュール、並びに、これに用いるセンサチップ及び処理回路チップ |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2235821A (en) | 1991-03-13 |
| US5459420A (en) | 1995-10-17 |
| CA2024123A1 (en) | 1991-03-01 |
| GB2235821B (en) | 1993-08-18 |
| JP2880734B2 (ja) | 1999-04-12 |
| DE4027686C2 (de) | 1997-07-10 |
| CA2024123C (en) | 1994-09-20 |
| GB9018760D0 (en) | 1990-10-10 |
| DE4027686A1 (de) | 1991-03-14 |
| US5444311A (en) | 1995-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100525094C (zh) | 平衡-不平衡变换器 | |
| US5886589A (en) | Balanced to unbalanced transmission line transformers | |
| US7327131B2 (en) | Balun transformer and low-pass filter | |
| EP2911296A1 (en) | Common mode filter | |
| EP2757686B1 (en) | Filter circuit | |
| US20010004224A1 (en) | Circuit for interfacing a balanced radio frequency power amplifier with an unbalanced load | |
| JP2000165202A (ja) | 単相−差動変換回路 | |
| US20080062727A1 (en) | Laminated balun transformer | |
| JP2859584B2 (ja) | 集中パラメータバラン | |
| JP2880734B2 (ja) | 集積回路及びその接続回路 | |
| US3609601A (en) | Monolithic filter having "m" derived characteristics | |
| WO1999048199A1 (en) | Multiplexer/branching filter | |
| JP2003087074A (ja) | 積層型フィルタ | |
| JPH01109811A (ja) | ノイズフィルタ | |
| JP3254020B2 (ja) | ダイオード・ミクサー | |
| JPS61157111A (ja) | ラインフイルタ | |
| JPH0456207A (ja) | 積層セラミックコンデンサ及びそれを使用した回路 | |
| JPH04284606A (ja) | フィルタ素子 | |
| JP2633524B2 (ja) | ラインフイルタ | |
| CN111313856A (zh) | 一种集成dc耦合电容的芯片 | |
| US12438513B2 (en) | Filter | |
| JP3016250B2 (ja) | 直流遮断回路 | |
| JPH02237211A (ja) | 弾性表面波フィルタ | |
| JP2004158598A (ja) | Ｍｉｍ容量 | |
| US20200350885A1 (en) | Balanced filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |