JPH0388535A - 受信データ処理装置 - Google Patents
受信データ処理装置Info
- Publication number
- JPH0388535A JPH0388535A JP22509589A JP22509589A JPH0388535A JP H0388535 A JPH0388535 A JP H0388535A JP 22509589 A JP22509589 A JP 22509589A JP 22509589 A JP22509589 A JP 22509589A JP H0388535 A JPH0388535 A JP H0388535A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sampling
- received data
- received
- timing pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、例えば、受信データに発生しているインパ
ルスノイズの影響を軽減するのに適用して好適な受信デ
ータ処理装置に関する。
ルスノイズの影響を軽減するのに適用して好適な受信デ
ータ処理装置に関する。
[従来の技術]
第3図は、N RZ (N on−Return to
Z ero)信号を受信する回路の構成例を示すもの
である。
Z ero)信号を受信する回路の構成例を示すもの
である。
同図において、受信部1からのNRZ信号の受信データ
S1はCPU2のデータ格納部(メモリ)3に供給され
る。
S1はCPU2のデータ格納部(メモリ)3に供給され
る。
また、受信部1からの受信データS1はタイミング抽出
回路4に供給される。このタイミング抽出回路4からは
受信データS1に同期しにタイミングパルスS2が発生
され、このタイミングパルスS2はデータ格納部3に供
給される。
回路4に供給される。このタイミング抽出回路4からは
受信データS1に同期しにタイミングパルスS2が発生
され、このタイミングパルスS2はデータ格納部3に供
給される。
そして、データ格納部3では、受信データS1がタイミ
ングパルスS2でサンプリングされ、そのサンプリング
データがデータ格納部3に格納される。
ングパルスS2でサンプリングされ、そのサンプリング
データがデータ格納部3に格納される。
例えば、受信データS1が、第4図Aに示すようである
とき、タイミングパルスS2は、同図Cに示すようにな
り、CPU2のデータ格納部3には、同図りに示すよう
なデータが格納される。
とき、タイミングパルスS2は、同図Cに示すようにな
り、CPU2のデータ格納部3には、同図りに示すよう
なデータが格納される。
[発明が解決しようとする課題]
ところで、この第3図に示すような構成によれば、第4
図Bに示すように、・受信データS1の→ノンブリング
点に対応する部分にインパルスノイズNが発生している
ときには、CPU2のデータ格納部3に、同図Eに示す
ような誤ったデータが格納されてしまう。
図Bに示すように、・受信データS1の→ノンブリング
点に対応する部分にインパルスノイズNが発生している
ときには、CPU2のデータ格納部3に、同図Eに示す
ような誤ったデータが格納されてしまう。
そこで、この発明では、受信データに発生しているイン
パルスノイズによるデータの誤りを軽減することを目的
とするものである。
パルスノイズによるデータの誤りを軽減することを目的
とするものである。
[!!題を解決するための手段]
この発明は、受信データに同期したタイミングパルスを
発生するタイミング抽出手段と、このタイミング抽出手
段からのタイミングパルスの変化点を検出するエツジ検
出手段と、受信データを、そのビット周期の1/n(n
は2以上の整数)の周期でサンプリングするサンプリン
グ手段と、エツジ検出手段で検出される変化点の前後に
おけるサンプリング手段からのn個のサンプリングデー
タに基づいて受信データを確定するデータ確定手段とを
有してなるものである。
発生するタイミング抽出手段と、このタイミング抽出手
段からのタイミングパルスの変化点を検出するエツジ検
出手段と、受信データを、そのビット周期の1/n(n
は2以上の整数)の周期でサンプリングするサンプリン
グ手段と、エツジ検出手段で検出される変化点の前後に
おけるサンプリング手段からのn個のサンプリングデー
タに基づいて受信データを確定するデータ確定手段とを
有してなるものである。
[作 用]
上述構成においては、11個のサンプリングデータに基
づいて、例えば多数決によって受信データの各ビットを
確定するようにしたので、インパルスノイズ等、ビット
速度に比べて短時間のレベル変動によるデータの誤りを
軽減し得る。
づいて、例えば多数決によって受信データの各ビットを
確定するようにしたので、インパルスノイズ等、ビット
速度に比べて短時間のレベル変動によるデータの誤りを
軽減し得る。
[実 施 例〕
以下、第1図を参照しながら、この発明の一実施例につ
いて説明する。本例はNRZ信号を受信する回路に適用
した例である。この第1図において、第3図と対応する
部分には同一符号を付し、その詳細説明は省略する。
いて説明する。本例はNRZ信号を受信する回路に適用
した例である。この第1図において、第3図と対応する
部分には同一符号を付し、その詳細説明は省略する。
本例において、タイミング抽出回路4からのタイミング
パルスS2は、CPU2のエツジ検出部5およびサンプ
リングタイマ6に供給される。
パルスS2は、CPU2のエツジ検出部5およびサンプ
リングタイマ6に供給される。
サンプリングタイマ6からは、タイミングパルスS2に
基づいて、受信データS1のビット周期の1/10の周
期のクロックCKIが発生され、このクロックCKIは
エツジ検出部5にサンプリングクロックとして供給され
る。
基づいて、受信データS1のビット周期の1/10の周
期のクロックCKIが発生され、このクロックCKIは
エツジ検出部5にサンプリングクロックとして供給され
る。
エツジ検出部5では、タイミングパルスS2がクロック
CKIでサンプリングされ、そのサンプリングデータに
よってタイミングパルスS2の変化点、本例では立ち下
がりが検出される。そして、この変化点検出信号S3は
データ確定部7に供給される。
CKIでサンプリングされ、そのサンプリングデータに
よってタイミングパルスS2の変化点、本例では立ち下
がりが検出される。そして、この変化点検出信号S3は
データ確定部7に供給される。
また、受信部1からの受信データS1はCPU2のサン
プリング部8に供給される。上述したサンプリングタイ
マ6からは、クロックCK 1の他に、タイミングパル
スS2に基づいて、受信データS1のビット周期の17
3の周期のクロックCK2が発生され、このクロックC
K2はサンプリング部8にサンプリングクロックとして
供給される。
プリング部8に供給される。上述したサンプリングタイ
マ6からは、クロックCK 1の他に、タイミングパル
スS2に基づいて、受信データS1のビット周期の17
3の周期のクロックCK2が発生され、このクロックC
K2はサンプリング部8にサンプリングクロックとして
供給される。
サンプリング部8では受信データS1がクロックCK2
でサンプリングされ、そのサンプリングデータS4はデ
ータ確定部7に供給される。
でサンプリングされ、そのサンプリングデータS4はデ
ータ確定部7に供給される。
データ確定部7では、変化点検出信号S3に基づき、タ
イミングパルスS2の変化点の前後における3個のサン
プリングデータS4より多数決でデータが確定される。
イミングパルスS2の変化点の前後における3個のサン
プリングデータS4より多数決でデータが確定される。
そして、確定されたデータS5はデータ格納部3に供給
されて格納される。
されて格納される。
以上の構成において、例えば、受信データS1が、第2
図Aに示すようであるとき、タイミングパルスS2は、
同図Cに示すようになり、クロックCK 2は、同図り
に示すようになる。そのため、サンプリング部8からの
サンプリングデータS4は、同図Eに示すようになり、
データ確定部7からは、同図Fに示すような確定データ
S5が出力されてCPU2のデータ格納部3に格納され
る。
図Aに示すようであるとき、タイミングパルスS2は、
同図Cに示すようになり、クロックCK 2は、同図り
に示すようになる。そのため、サンプリング部8からの
サンプリングデータS4は、同図Eに示すようになり、
データ確定部7からは、同図Fに示すような確定データ
S5が出力されてCPU2のデータ格納部3に格納され
る。
また、同図Bに示すように、受信データS1のサンプリ
ング点に対応する部分にインパルスノイズNが発生して
いる場合は、サンプリング部8からのサンプリングデー
タS4は、同図Gに示すようになり、データ確定部7か
らは、同図Hに示すような確定データS5が出力されて
CPU2のデータ格納部3に格納される。つまり、この
場合も、データ格納部3には、インパルスノイズNが発
生していない場合と同様のデータが格納される。
ング点に対応する部分にインパルスノイズNが発生して
いる場合は、サンプリング部8からのサンプリングデー
タS4は、同図Gに示すようになり、データ確定部7か
らは、同図Hに示すような確定データS5が出力されて
CPU2のデータ格納部3に格納される。つまり、この
場合も、データ格納部3には、インパルスノイズNが発
生していない場合と同様のデータが格納される。
このように本例によれば、受信データS1にインパルス
ノイズが発生していても、データ格納部3には、正しい
データを格納することができる。
ノイズが発生していても、データ格納部3には、正しい
データを格納することができる。
なお、上述実施例においては、受信データS1のビット
周期の1/3の周期のクロックCK2で受信データをサ
ンプリングすると共に、3個のサンプリングデータに基
づいてデータを確定するようにしたものであるが、この
発明はこれに限定されるものではない。つまり、受信デ
ータS1のビット周期の1/n (nは2以上の整数)
の周期のクロックCK2で受信データをサンプリングす
ると共に、n個のサンプリングデータに基づいてデータ
を確定するようにすれば、上述実施例と同様の作用効果
を得ることができる。この場合、データ確定部7で多数
決でもってデータを確定するものにおいては、上述実施
例のようにnは奇数の方がよい。
周期の1/3の周期のクロックCK2で受信データをサ
ンプリングすると共に、3個のサンプリングデータに基
づいてデータを確定するようにしたものであるが、この
発明はこれに限定されるものではない。つまり、受信デ
ータS1のビット周期の1/n (nは2以上の整数)
の周期のクロックCK2で受信データをサンプリングす
ると共に、n個のサンプリングデータに基づいてデータ
を確定するようにすれば、上述実施例と同様の作用効果
を得ることができる。この場合、データ確定部7で多数
決でもってデータを確定するものにおいては、上述実施
例のようにnは奇数の方がよい。
[発明の効果コ
以上説明したように、この発明によれば、複数個のサン
プリングデータに基づいて受信データの各ビットを確定
するようにしたので、インパルスノイズによるデータの
誤りを軽減することができる。したがって、この発明を
、特に低速の無線によるデータ伝送に応用すると、移動
通信の際にフェージング等により瞬時のレベル変動が発
生した場合でも、ビット速度に比べ短時間のレベル変動
であればデータを正しく受信することができる利益があ
る。
プリングデータに基づいて受信データの各ビットを確定
するようにしたので、インパルスノイズによるデータの
誤りを軽減することができる。したがって、この発明を
、特に低速の無線によるデータ伝送に応用すると、移動
通信の際にフェージング等により瞬時のレベル変動が発
生した場合でも、ビット速度に比べ短時間のレベル変動
であればデータを正しく受信することができる利益があ
る。
第1図はこの発明の一実施例を示す構成図、第2図はそ
の動作説明図、第3図は従来例の構成図、第4図は第3
図例の動作説明図である。 受信部 PU データ格納部 タイミング抽出回路 ・エツジ検出部 ・サンプリングタイマ ・データ確定部 ・サンプリング部
の動作説明図、第3図は従来例の構成図、第4図は第3
図例の動作説明図である。 受信部 PU データ格納部 タイミング抽出回路 ・エツジ検出部 ・サンプリングタイマ ・データ確定部 ・サンプリング部
Claims (1)
- (1)受信データに同期したタイミングパルスを発生す
るタイミング抽出手段と、 このタイミング抽出手段からのタイミングパルスの変化
点を検出するエッジ検出手段と、 上記受信データを、そのビット周期の1/n(nは2以
上の整数)の周期でサンプリングするサンプリング手段
と、 上記エッジ検出手段で検出される変化点の前後における
上記サンプリング手段からの上記n個のサンプリングデ
ータに基づいて受信データを確定するデータ確定手段と
を有してなる受信データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22509589A JPH0388535A (ja) | 1989-08-31 | 1989-08-31 | 受信データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22509589A JPH0388535A (ja) | 1989-08-31 | 1989-08-31 | 受信データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0388535A true JPH0388535A (ja) | 1991-04-12 |
Family
ID=16823914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22509589A Pending JPH0388535A (ja) | 1989-08-31 | 1989-08-31 | 受信データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0388535A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001111632A (ja) * | 1999-09-27 | 2001-04-20 | Genesis Microchip Corp | シリアル通信チャネル中で符号化されたデータを回復する受信機 |
| WO2008035427A1 (fr) * | 2006-09-21 | 2008-03-27 | Fujitsu Limited | Terminal de communication, et procédé de réception du signal |
-
1989
- 1989-08-31 JP JP22509589A patent/JPH0388535A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001111632A (ja) * | 1999-09-27 | 2001-04-20 | Genesis Microchip Corp | シリアル通信チャネル中で符号化されたデータを回復する受信機 |
| WO2008035427A1 (fr) * | 2006-09-21 | 2008-03-27 | Fujitsu Limited | Terminal de communication, et procédé de réception du signal |
| US7885290B2 (en) | 2006-09-21 | 2011-02-08 | Fujitsu Limited | Communication terminal apparatus and signal receiving method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0388535A (ja) | 受信データ処理装置 | |
| US5148450A (en) | Digital phase-locked loop | |
| JP2005142615A (ja) | マンチェスタ符号データ受信装置 | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| JPS61148939A (ja) | フレ−ム同期方式 | |
| JP2873059B2 (ja) | 無線通信システムのパターン同期回路 | |
| JP2715953B2 (ja) | 同期回路 | |
| JP3137090B2 (ja) | エラー検出回路 | |
| JPS61158232A (ja) | 逐次的プリアンブル信号検出回路 | |
| KR910006000B1 (ko) | 고속 데이타-클럭동기프로세서 | |
| KR950001927B1 (ko) | 디지탈 데이타 동기 신호 검출회로 | |
| JP2666690B2 (ja) | 調歩同期データ伝送方法及び装置 | |
| JPH10327207A (ja) | 誤同期検出装置 | |
| JP2000188591A (ja) | 受信データ誤り検出回路 | |
| JPH04360334A (ja) | 調歩同期受信回路 | |
| JPH0568136B2 (ja) | ||
| JP2001273199A (ja) | シリアルインターフェイス | |
| JPH08166914A (ja) | 送信回路および受信回路 | |
| JPH07321774A (ja) | 同期ワード検出回路 | |
| JPH10308082A (ja) | データセパレータ | |
| JPH04929A (ja) | データ受信回路 | |
| JPH04335729A (ja) | フレーム同期回路 | |
| JPH08102679A (ja) | Crcエラー検出回路 | |
| JPH08315506A (ja) | 復調回路 | |
| JPS6276835A (ja) | 伝送制御方式 |